KR20020041582A - 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법 - Google Patents

반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20020041582A
KR20020041582A KR1020000071240A KR20000071240A KR20020041582A KR 20020041582 A KR20020041582 A KR 20020041582A KR 1020000071240 A KR1020000071240 A KR 1020000071240A KR 20000071240 A KR20000071240 A KR 20000071240A KR 20020041582 A KR20020041582 A KR 20020041582A
Authority
KR
South Korea
Prior art keywords
film
gas
aluminum oxide
insulating film
forming
Prior art date
Application number
KR1020000071240A
Other languages
English (en)
Inventor
유영섭
신현보
김영관
김석식
김지수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000071240A priority Critical patent/KR20020041582A/ko
Publication of KR20020041582A publication Critical patent/KR20020041582A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 층간절연막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법에 관하여 개시한다. 본 발명에 따른 층간절연막 형성 방법에서는, 반도체 기판상에 알루미늄 산화막(Al2O3)으로 이루어진 보호막을 형성하고, 보호막상에 절연막을 형성한 다음, 가스 압력을 1.5 atm 내지 50 atm으로 하여 절연막을 어닐링(annealing)한다. 또한, 본 발명에 따른 반도체 장치의 제조 방법에서는, 반도체 기판상에 복수의 게이트 전극을 형성하고, 복수의 게이트 전극이 형성된 반도체 기판상에 알루미늄 산화막으로 이루어진 보호막을 형성한다. 보호막상에 절연막을 형성하고, 가스 압력을 1.5 atm 내지 50 atm으로 하여 절연막을 어닐링한다. 인접하는 2개의 게이트 전극에 의하여 자기 정렬되는 콘택을 형성한다. 본 발명에 의하면, 층간절연막을 결함없이 형성할 수 있고, 결함없는 층간절연막을 포함하는 반도체 장치를 제조할 수 있다.

Description

반도체 장치의 층간절연막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법{Method for forming interlayer dielectrics of semiconductor device and method for fabricating semiconductor device using the same}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 층간절연막 형성방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 집적도가 높아지면서 기판상에 형성되는 패턴들의 단차가 커지고, 패턴들 간의 간격도 매우 좁아진다. 이에 따라, 반도체 기판상에 형성되는 층간절연막은 패턴들 간의 갭을 매립하는 특성이 우수하여야 한다. 또한, 후속 사진공정을 진행하기 위하여 평탄도가 우수하여야 한다.
도 1은 종래기술의 문제점을 설명하기 위해 도시한 단면도로서, 예컨대 트랜지스터의 게이트 전극 사이의 갭에 층간절연막을 채울 때 발생하는 문제점을 설명한다.
도 1을 참조하면, 반도체 기판(10)상에 게이트 절연막(15)을 개재하여 상부에는 캡핑층(20), 측벽상에는 스페이서(25)가 형성된 복수의 게이트 전극(30)을 형성한다. 다음에, 절연물질을 증착하여 절연막(35)을 형성한다. 반도체 장치의 집적화가 가속화됨에 따라, 상기 게이트 전극(30) 사이의 간격은 0.15㎛ 이하로 되는데, 이러한 경우 상기 게이트 전극(30) 사이의 좁은 갭내로 절연물질이 완전히 채워지지 않아 상기 갭내에 보이드(void)(A)가 형성되거나 상기 게이트 전극(30) 사이에 형성된 절연막(35) 표면에 씸(seam)(B)이 발생하는 경우가 생긴다. 이러한 보이드나 씸은 반도체 장치의 절연특성을 저하시키는 것은 물론, 절연막이 형성된 상태에서 이후 공정을 진행할 때 사진 공정의 불량 등을 유발한다.
절연막으로서 사용되는 막에는 BPSG(Boron Phosphorus Silicate Glass)막, SOG(Spin On Glass)막, USG(Undoped Silicate Glass)막, FOX(Flowable Oxide; Si-O-H계)막, HDP-CVD(High Density Plasma-Chemical Vapor Deposition)법을 이용하여형성한 실리콘 산화막 등이 있다.
이 중 BPSG막, USG막 또는 FOX막으로 된 절연막은, 원하는 평탄도를 얻기 위해서는 어닐링하여 리플로우(reflow)시켜야 한다. 종래기술에서는, 어닐링 공정의 가스 압력을 1 atm 이하로 하여 상기 절연막을 리플로우시킨다. 이 때, 상기 절연막내의 보이드나 절연막 표면의 씸을 제거하기 위해 850 ℃ 이상의 높은 온도에서 어닐링한다. 그러나, 보이드나 씸의 제거가 어려울 뿐만 아니라, 열적 버짓(thermal budget)의 제한이 있어서, 반도체 장치는 열적 부담을 받게 된다.
HDP-CVD법을 이용하여 형성한 실리콘 산화막은 리플로우시킬 필요없이 평탄도가 우수하고, 미세 패턴들 간의 공간을 매립하는 특성이 우수한 것으로 알려져 있다. 그러나, HDP-CVD법을 이용하여 형성한 실리콘 산화막 역시 어스펙트 비율(aspect ratio)이 2.5 이상인 홈 부분을 보이드 없이 채우기는 어렵다. 따라서, 후속의 어닐링 공정으로 보완할 필요가 있다. 이 때에도 반도체 장치에 열적 부담이 미치지 않도록 저온에서 수행하는 것이 바람직하다.
본 발명의 기술적 과제는 층간절연막을 결함없이 형성하는 방법을 제공하는 것이다.
본 발명의 다른 기술적 과제는 상기한 바와 같은 층간절연막을 포함하는 반도체 장치의 제조 방법을 제공하는 것이다.
도 1은 종래기술의 문제점을 설명하기 위해 도시한 단면도이다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 장치의 제조 방법을 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판, 110 : 게이트 절연막,
115 : 캡핑층, 120 : 스페이서,
130 : 게이트 전극, 135 : 알루미늄 산화막,
135a : 보호막, 140 : 절연막,
140a : 절연막 패턴, 145 : 콘택홀,
150 : 콘택
상기 기술적 과제를 달성하기 위해, 본 발명에 따른 반도체 장치의 층간절연막 형성 방법에서는 반도체 기판상에 알루미늄 산화막(Al2O3)으로 이루어진 보호막을 형성하고, 상기 보호막상에 절연막을 형성한 다음, 가스 압력을 1.5 atm 내지 50 atm으로 하여 상기 절연막을 어닐링(annealing)한다.
본 발명에 있어서, 상기 보호막을 형성하는 단계는 상기 반도체 기판상에 알루미늄 산화막을 증착하는 단계 및 상기 알루미늄 산화막을 결정화 열처리하는 단계를 포함할 수 있다. 이 때, 상기 알루미늄 산화막을 증착하는 단계는 ALD(Atomic Layer Deposition)법을 이용하는 것이 바람직하다.
본 발명에 있어서, 상기 절연막은 BPSG(Boron Phosphorus Silicate Glass)막, SOG(Spin On Glass)막, USG(Undoped Silicate Glass)막, FOX(Flowable Oxide; Si-O-H계)막, HDP-CVD(High Density Plasma-Chemical Vapor Deposition)법을 이용하여 형성한 실리콘 산화막, 플라즈마를 이용하여 형성한 TEOS막 및 플라즈마를 이용하여 형성한 SiH4막으로 이루어지는 군에서 선택되는 어느 하나인 것이 바람직하다.
본 발명에 있어서, 상기 절연막을 어닐링하는 단계의 가스는 O2가스, O2가스와 N2가스의 혼합가스, 및 O2가스와 H2O 가스의 혼합가스로 이루어지는 군에서 선택되는 어느 하나인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위해, 본 발명에 따른 반도체 장치의 제조 방법에서는 반도체 기판상에 복수의 게이트 전극을 형성한다. 상기 게이트 전극이 형성된 반도체 기판상에 알루미늄 산화막으로 이루어진 보호막을 형성하고, 상기 보호막상에 절연막을 형성한 후, 가스 압력을 1.5 atm 내지 50 atm으로 하여 상기 절연막을 어닐링한다. 인접하는 2개의 상기 게이트 전극에 의해서 자기 정렬되는 콘택을 형성한다.
본 발명에 있어서, 상기 보호막을 형성하는 단계는 상기 게이트 전극이 형성된 반도체 기판상에 알루미늄 산화막을 증착하는 단계 및 상기 알루미늄 산화막을 결정화 열처리하는 단계를 포함할 수 있다. 이 때, 상기 알루미늄 산화막을 증착하는 단계는 ALD법을 이용하는 것이 바람직하다.
본 발명에 있어서, 상기 절연막은 BPSG막, SOG막, USG막, FOX막, HDP-CVD법을 이용하여 형성한 실리콘 산화막, 플라즈마를 이용하여 형성한 TEOS막 및 플라즈마를 이용하여 형성한 SiH4막으로 이루어지는 군에서 선택되는 어느 하나인 것이 바람직하다.
본 발명에 있어서, 상기 절연막을 어닐링하는 단계의 가스는 O2가스, O2가스와 N2가스의 혼합가스, 및 O2가스와 H2O 가스의 혼합가스로 이루어지는 군에서 선택되는 어느 하나인 것이 바람직하다.
본 발명에 의하면, 층간절연막을 결함없이 형성할 수 있고, 결함없는 층간절연막을 포함하는 반도체 장치를 제조할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 장치의 제조 방법을 공정 순서에 따라 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(100)상에 게이트 절연막(110)을 개재하여 상부에는 캡핑층(115), 측벽상에는 스페이서(120)가 형성된 복수의 게이트 전극(130)을 통상의 방법을 이용하여 형성한다. 상기 캡핑층(115)과 스페이서(120)는 실리콘 질화막(Si3N4)으로 형성할 수 있다. 상기 게이트 전극(130)은 폴리사이드 구조로 할 수 있다.
도 2b를 참조하면, 상기 게이트 전극(130)이 형성된 반도체 기판(100)상에 알루미늄 산화막(135)을 증착한다. 이 때, 상기 알루미늄 산화막(135)은 MBE(Molecular Beam Epitaxy)법, CVD법, PE-MOCVD(Plasma Enhanced - Metalorganic Chemical Vapor Deposition)법 또는 반응성 스퍼터링(reactive sputtering)법을 이용하여 증착할 수도 있으나, ALD법을 이용하여 증착하는 것이 바람직하다. ALD법을 이용하면 상기 게이트 전극(130)이 형성된 반도체 기판(100)의 단차를 도포하는 특성이 우수하고, 막질이 균일한 알루미늄 산화막(135)을 증착할 수 있다. 상기 알루미늄 산화막(135)의 두께 조절도 용이하다.
ALD법을 이용하여 알루미늄 산화막(135)을 증착하는 단계는 통상의 방법에 의한다. 예를 들어, 전구체(precursor)로서 TMA(trimethylaluminum : Al(CH3)3)와 증류된 수증기(distilled water vapor : DIW)를 사용한다. 상기 TMA와 수증기를 반응시키면 알루미늄 옥사이드(Al2O3)와 메탄(CH4)가스가 생성된다는 것은 잘 알려진 사실이다. 반응기(미도시)안에 상기 기판(100)을 장착하고 상기 기판(100)의 온도를 370℃ 정도로 유지한다. 상기 반응기내로 TMA를 유입시켜 상기 기판(100)상에 알루미늄(Al) 소오스를 공급한다. 과잉된 TMA와 부산물을 퍼지(purge)한다. 다음에, 상기 반응기내로 증류된 수증기를 유입시켜 상기 기판(100)상에 산소(O) 소오스를 공급한다. 과잉된 수증기와 부산물을 퍼지한다. 상기 퍼지하는 단계는 Ar가스를 100 sccm의 유량으로 흘려보내는 방식으로 이루어진다. 이와 같은 상기 TMA를 유입하는 단계, 퍼지하는 단계, 증류된 수증기를 유입하는 단계 및 퍼지하는 단계를 사이클릭 방식으로 수행하여 알루미늄 산화막(135)을 증착한다. 이 때, 상기 반응기내의 압력은 TMA를 유입하는 단계 및 증류된 수증기를 유입하는 단계시 230 mTorr 정도, 퍼지하는 단계시 200 mTorr 정도로 유지한다.
도 2c를 참조하면, 상기 알루미늄 산화막(135)을 결정화 열처리(T)하여 보호막(135a)을 형성한다. 상기 결정화 열처리(T)를 통해 상기 알루미늄 산화막(135)의 막질이 치밀해진다. 상기 결정화 열처리(T)시, 가스 분위기는 Ar 가스, N2가스, He가스 및 NH3가스로 이루어지는 군에서 선택되는 적어도 하나로 형성할 수 있고, 온도는 400 ℃ 내지 1000 ℃의 범위로 할 수 있다. 이 때, RTA(Rapid Thermal Annealing) 방식에 의할 수 있다. 상기 결정화 열처리(T)는 10초 내지 100분 동안 수행할 수 있다.
상기 보호막(135a)은 후속의 절연막 어닐링 공정에서 상기 캡핑층(115) 및 스페이서(120)가 산화되는 것을 방지하는 기능을 한다. 또한, 후속의 자기 정렬 콘택(Self Aligned Contact : 이하 "SAC"이라 한다) 공정에서는 식각저지막으로 작용하여, 상기 캡핑층(115) 및 스페이서(120)가 소모되는 것을 방지한다.
도 2d를 참조하면, 상기 보호막(135a)상에 BPSG막, SOG막, USG막, FOX막, HDP-CVD법을 이용하여 형성한 실리콘 산화막, 플라즈마를 이용하여 형성한 TEOS막 또는 플라즈마를 이용하여 형성한 SiH4막을 증착하여 절연막(140)을 형성한 후 상기 절연막(140)을 어닐링한다. 어닐링 공정의 가스 분위기는 O2가스, O2가스와 N2가스의 혼합가스, 및 O2가스와 H2O 가스의 혼합가스로 이루어지는 군에서 선택되는 어느 하나로 한다. 이 때, 상기 가스 압력은 1.5 atm 내지 50 atm의 범위로 한다. 어닐링 공정의 온도는 400 ℃ 내지 850 ℃의 범위로 할 수 있다. 이와 같은 어닐링 조건을 이용하면, 보이드가 개재되는 문제없이 상기 게이트 전극(130) 사이의 공간이 잘 매립되며, 평탄화된 상기 절연막(140)을 형성할 수 있다.
종래기술에 따른 절연막의 어닐링 공정은 1atm 이하의 가스 압력과 850 ℃ 이상의 고온에서 수행함은 상기한 바와 같다. 이에 비하여, 본 발명에 따른 어닐링공정은 1.5 atm 이상의 가스 압력과 850 ℃ 이하의 온도에서 수행한다. 즉, 어닐링 공정의 가스 압력을 증가시킴으로써 어닐링 공정의 저온화를 도모하여, 반도체 장치에 미치는 열적 부담을 줄인다.
본 발명에 따라서 1.5 atm 이상의 가스 압력에서 절연막을 어닐링할 때, 종래기술에서 보호막으로서 흔히 사용되는 실리콘 질화막을 사용하면, 상기 실리콘 질화막이 산화된다. 상기 산화된 실리콘 질화막은 하지막이 산화되는 것을 방지하지 못할 뿐만 아니라, 후속의 SAC 공정에서 식각저지막으로 사용할 수 없다.
본 발명에 있어서, 보호막으로서의 상기 알루미늄 산화막은 1.5 atm 이상의 가스 압력에서 절연막을 어닐링하여도 하지막이 산화되는 것을 방지할 수 있다.
도 2e를 참조하면 SAC 공정을 수행하기 위하여, 상기 절연막(140)상에 포토레지스트 패턴(142)을 형성한다. 상기 포토레지스트 패턴(142)을 마스크로 하여 상기 절연막(140)을 식각하여, 인접하는 2개의 상기 게이트 전극(130) 사이에서 상기 캡핑층(115)의 일부 및 상기 스페이서(120)의 상부 영역에서 상기 보호막(135a)을 노출시키는 콘택홀(145)이 형성되도록 절연막 패턴(140a)을 형성한다.
상기 절연막(140)을 식각하는 단계는 통상의 건식 식각법에 의할 수 있다. 건식 식각법에서는 식각 과정에서 발생하는 부산물들이 결합하여 폴리머가 형성되어 낫 오픈(not open) 문제를 야기하기도 한다. 그러므로, 상기 폴리머를 제거하기 위해 상기 식각 가스에 O2가스를 포함시킨다. 그런데, 종래기술에서 보호막으로서 흔히 사용되는 실리콘 질화막은 상기 식각 가스 중의 O2가스에 의해 산화되기 쉽다. 실리콘 질화막이 산화되면 절연막과의 식각선택비가 없어지므로 식각저지막의 역할을 하지 못하여, 콘택홀 형성을 위한 식각시에 반도체 기판까지도 식각되어 버린다. 이러한 식각 데미지(damage)는 반도체 장치의 리프레시 타임(refresh time)을 감소시키는 등의 문제를 야기한다. 본 발명에 있어서, 상기 보호막(135a)은 알루미늄 산화막이므로 식각 가스 중의 O2가스와 화학적 반응을 잘 하지 않는다. 따라서, 상기 캡핑층(115) 및 스페이서(120)를 효과적으로 보호할 수 있다. 또한, 상기 알루미늄 산화막은 실리콘 질화막에 비하여 식각내성이 우수하므로 식각저지막으로서의 기능도 실리콘 질화막에 비하여 우수하다.
도 2f를 참조하면, 상기 포토레지스트 패턴(142)을 제거한 다음, 상기 콘택홀(145)내에 노출된 상기 보호막(135a)을 제거하여 상기 반도체 기판(100)의 표면을 노출시키는 보호막 패턴(135b)을 형성한다. 상기 콘택홀(145)을 매립하는 도전 물질을 증착하여 자기 정렬된 콘택(150)을 형성한다. 다음에, 통상의 방법대로 후속의 공정을 수행하여 반도체 장치를 제조한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 본 발명에 의하면, 알루미늄 산화막을 보호막으로서 도입하여, 절연막을 종래기술에 비하여 높은 가스 압력하에서 어닐링한다. 이로써, 종래기술에 비하여 낮은 온도에서도 절연막내에 보이드가 개재되거나, 절연막 표면에 씸이 발생하는 문제없이 패턴들 사이의 갭을 잘 매립하며 평탄화된 절연막을 형성할 수 있다. 따라서, 반도체 장치에 미치는 열적 부담을 줄이면서 결함없는 층간절연막을 형성할 수 있다. 또한, 상기한 바와 같은 층간절연막을 포함하는 반도체 장치를 제조할 수 있다.

Claims (10)

  1. 반도체 기판상에 알루미늄 산화막(Al2O3)으로 이루어진 보호막을 형성하는 단계;
    상기 보호막상에 절연막을 형성하는 단계; 및
    가스 압력을 1.5 atm 내지 50 atm으로 하여 상기 절연막을 어닐링(annealing)하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간절연막 형성 방법.
  2. 제1항에 있어서,
    상기 보호막을 형성하는 단계는
    상기 반도체 기판상에 알루미늄 산화막을 증착하는 단계; 및
    상기 알루미늄 산화막을 결정화 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간절연막 형성 방법.
  3. 제2항에 있어서,
    상기 알루미늄 산화막을 증착하는 단계는 ALD(Atomic Layer Deposition)법을 이용하는 것을 특징으로 하는 반도체 장치의 층간절연막 형성 방법.
  4. 제1항에 있어서,
    상기 절연막은 BPSG(Boron Phosphorus Silicate Glass)막, SOG(Spin On Glass)막, USG(Undoped Silicate Glass)막, FOX(Flowable Oxide; Si-O-H계)막, HDP-CVD(High Density Plasma-Chemical Vapor Deposition)법을 이용하여 형성한 실리콘 산화막, 플라즈마를 이용하여 형성한 TEOS(tetraethylorthosilicate)막 및 플라즈마를 이용하여 형성한 SiH4막으로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 장치의 층간절연막 형성 방법.
  5. 제1항에 있어서,
    상기 절연막을 어닐링하는 단계의 가스는 O2가스, O2가스와 N2가스의 혼합가스, 및 O2가스와 H2O 가스의 혼합가스로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 장치의 층간절연막 형성 방법.
  6. 반도체 기판상에 게이트 절연막을 개재하여 복수의 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 반도체 기판상에 알루미늄 산화막으로 이루어진보호막을 형성하는 단계;
    상기 보호막상에 절연막을 형성하는 단계;
    가스 압력을 1.5 atm 내지 50 atm로 하여 상기 절연막을 어닐링하는 단계; 및
    인접하는 2개의 상기 게이트 전극에 의해서 자기 정렬되는 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 보호막을 형성하는 단계는
    상기 게이트 전극이 형성된 반도체 기판상에 알루미늄 산화막을 증착하는 단계; 및
    상기 알루미늄 산화막을 결정화 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 알루미늄 산화막을 증착하는 단계는 ALD법을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제6항에 있어서,
    상기 절연막은 BPSG막, SOG막, USG막, FOX막, HDP-CVD법을 이용하여 형성한실리콘 산화막, 플라즈마를 이용하여 형성한 TEOS막 및 플라즈마를 이용하여 형성한 SiH4막으로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제6항에 있어서,
    상기 절연막을 어닐링하는 단계의 가스는 O2가스, O2가스와 N2가스의 혼합가스, 및 O2가스와 H2O 가스의 혼합가스로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020000071240A 2000-11-28 2000-11-28 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법 KR20020041582A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000071240A KR20020041582A (ko) 2000-11-28 2000-11-28 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000071240A KR20020041582A (ko) 2000-11-28 2000-11-28 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20020041582A true KR20020041582A (ko) 2002-06-03

Family

ID=19701929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000071240A KR20020041582A (ko) 2000-11-28 2000-11-28 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20020041582A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470562B2 (en) 2005-11-07 2008-12-30 Samsung Electronics Co., Ltd. Methods of forming field effect transistors using disposable aluminum oxide spacers
US7585786B2 (en) 2003-12-10 2009-09-08 Samsung Electronics Co., Ltd. Methods of forming spin-on-glass insulating layers in semiconductor devices and associated semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585786B2 (en) 2003-12-10 2009-09-08 Samsung Electronics Co., Ltd. Methods of forming spin-on-glass insulating layers in semiconductor devices and associated semiconductor device
US7470562B2 (en) 2005-11-07 2008-12-30 Samsung Electronics Co., Ltd. Methods of forming field effect transistors using disposable aluminum oxide spacers

Similar Documents

Publication Publication Date Title
US6531413B2 (en) Method for depositing an undoped silicate glass layer
US6372672B1 (en) Method of forming a silicon nitride layer in a semiconductor device
US5750403A (en) Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin
US7365000B2 (en) Method for fabricating semiconductor device
KR100715082B1 (ko) 플루오르화 ｂｐｓｇ 막의 증착 및 평탄화 방법
US6271119B1 (en) Method for making semiconductor device
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
EP0909461B1 (en) Method for simplifying the manufacture of an interlayer dielectric stack
US7846850B2 (en) Method of fabricating insulation layer and method of fabricating semiconductor device using the same
KR20060072680A (ko) 반도체 장치의 커패시터 및 그 제조방법
KR20020041582A (ko) 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법
KR20040055576A (ko) 반도체장치의 제조방법
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR20030049159A (ko) 반도체 소자 제조 방법
KR100639886B1 (ko) 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법
JPH06216122A (ja) 半導体装置の製造方法
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100322890B1 (ko) 반도체장치의 절연막 형성방법
KR100533969B1 (ko) 이너 캐패시터의 전하저장 전극 형성방법
JP4160317B2 (ja) 絶縁膜の製造方法および半導体装置の製造方法
KR100472518B1 (ko) 싱글 챔버식 화학 기상증착 장치를 이용한 질화막 증착방법
KR100384832B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100562316B1 (ko) 반도체 소자의 금속전 유전체막 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination