KR100715082B1 - 플루오르화 ｂｐｓｇ 막의 증착 및 평탄화 방법 - Google Patents

플루오르화 ｂｐｓｇ 막의 증착 및 평탄화 방법 Download PDF

Info

Publication number
KR100715082B1
KR100715082B1 KR1020000010853A KR20000010853A KR100715082B1 KR 100715082 B1 KR100715082 B1 KR 100715082B1 KR 1020000010853 A KR1020000010853 A KR 1020000010853A KR 20000010853 A KR20000010853 A KR 20000010853A KR 100715082 B1 KR100715082 B1 KR 100715082B1
Authority
KR
South Korea
Prior art keywords
layer
fbpsg
reflow
deposited
bpsg
Prior art date
Application number
KR1020000010853A
Other languages
English (en)
Other versions
KR20000062745A (ko
Inventor
리-퀀 지아
프랜시마 캠퍼너
엘리 위에
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20000062745A publication Critical patent/KR20000062745A/ko
Application granted granted Critical
Publication of KR100715082B1 publication Critical patent/KR100715082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

BPSG막의 리플로우 특성을 개선시키기 위한 방법이 기술되어 있다. 이에 따르면, 불소 또는 다른 할로겐으로 도핑된 BPSG 층이 기판 상에 증착되고 급열 펄스(RTP) 방법을 이용하여 리플로우된다. 이러한 RTP 리플로우 방법의 이용은 20 내지 40분의 종래의 퍼니스에서의 리플로우 공정과 비교하여 우수한 리플로우 특성을 초래한다. 본 발명자는 종래의 퍼니스 내에서 FBPSG막의 리플로우가 어닐링이 완료되기 이전에 고 이동성의 불소 원자가 막 내부로 확산됨을 발견하였다. 따라서, FBPSG 층은 막 내부로의 불소의 함유로 인해 개선된 리플로우 특성을 감소시킨다. RTP 리플로우는 막을 최소의 시간(예를 들어, 다른 요소들중에서 요구되는 평탄화 정도 및 층을 리플로우시키기 위해 이용되는 온도에 따라 달라지는 10-90초)에서 리플로우시킨다. 따라서, FBPSG 층 내의 불소 원자는 층이 PETEOS 산화물 또는 유사한 층 위로 증착된다 하더라도 층으로부터 이동되어질 충분한 시간을 갖지 못하게 된다.

Description

플루오르화 ＢＰＳＧ 막의 증착 및 평탄화 방법 {AN IMPROVED METHOD FOR DEPOSITING AND PLANARIZING FLUORINATED BPSG FILMS}
도 1a는 부분적으로 형성된 집적 회로를 구비하고 있는 실리콘 기판을 개략적으로 도시한 횡단면도로서, 본 발명의 방법에 따라 증착되고 평탄화되어진 BPSG 층이 형성되어 있는 도면.
도 1b는 BPSG 층이 평탄화되어진 이후에 도 1a에 도시된 실리콘 기판을 개략적으로 도시한 횡단면도.
도 2a는 BPSG 층이 본 발명의 실시예에 따라 리플로우된 후에 BPSG 층(40)을 도시한 SEM 사진의 약도.
도 2b는 BPSG 층이 본 발명의 실시예에 따라 리플로우된 후에 보이드(68)를 포함하는 BPSG층(60)을 도시한 SEM 사진의 약도.
도 3은 본 발명의 실시예에 따른 방법의 단계들을 도시한 흐름도.
도 4a 내지 도 4d는 FBPSG 막이 종래의 로에서 어닐링될 때 FBPSG 막으로부터 다양한 산화물 및 하부층까지 불소 원자의 이동을 도시한 그래프.
도 5a 내지 도 5d는 FBPSG 막이 본 발명의 방법에 따라 리플로우된 후에 FBPSG 막 내에 불소 원자가 유지되고 있음을 도시한 그래프.
*도면의 주요 부분에 대한 부호의 설명*
10 : 실리콘 기판 12 : 집적 회로
14 : 구조물 16 : 절연층
18 : 라이닝 층 20 : BPSG 갭 충전층
40 : FBPSG 층 44 : LP 질화물층
본 발명은 반도체 웨이퍼 상에 집적 회로를 제조하는 중에 보로포스포실리케이트 글라스(borophosphosilicate glass:"BPSG")의 형성에 관한 것이다. 보다 상세히 설명하면, 본 발명은 BPSG 막이 최근의 제조 프로세스의 열적 예산(thermal budget) 요건을 충족시키면서 고 종횡비를 갖는 소폭의 갭을 채우는 BPSG 막의 리플로우 특성을 개선시키기 위한 방법에 관한 것이다.
보로포스포실리케이트 글라스(BPSG)는 폴리실리콘 게이트/상호연결층과 MOS 트랜지스터의 제 1 금속층 사이의 분리층으로서 반도체 산업에서 널리 이용됨을 발견할 수 있다. 이러한 분리층은 때때로 선금속 유전(PMD:premetal dielectric)층으로 지칭되는데, 이는 상기 절연층이 다단 금속 구조물 내의 임의의 금속층 전에 증착되고 반도체 기판으로부터 제 1 증착 금속층 부분을 전기적으로 절연시키기 위해 이용되기 때문이다.
낮은 유전 상수, 낮은 응력, 및 우수한 부착 특성을 갖는 것 이외에도, PMD 층이 우수한 평탄화 및 갭 충전 특성을 갖는 것은 중요하다. BPSG 증착 방법은 상기 특성을 충족시키기 위해 개선되어져 왔으며, BPSG가 액체로 유동하도록 리플로우 온도 이상으로 층을 가열시킴으로써 층을 평탄화시키는 단계를 포함한다. 리플로우 프로세스는 BPSG가 고 종횡비의 소 폭의 트렌치를 보다 양호하게 충전시키며, 냉각시에 편평한 상부면을 초래한다. BPSG 층을 리플로우시키기 위해 필요한 가열은 급열 펄스 (RTP:rapid thermal pulse) 방법이나 건식(예를 들어, N2 또는 O2) 또는 습식(예를 들어, 스팀 H2/O2) 대기에서 종래의 퍼니스를 이용하여 달성될 수 있다. 이러한 프로세스는 일반적으로 다수 유사하게 간주되어 많은 분야에서 호환가능하게 이용된다. 하나의 프로세스가 다른 프로세스들에 비해 임의의 특정 잇점을 갖는다면, 당업자들은 습식 대기를 갖는 종래의 퍼니스에서 BPSG 층의 어닐링이 RTP 방법을 이용하는 것보다 양호한 갭 충전 특성을 제공하며, 종래의 건식 로 어닐링이 갭 충전 특성에서 RTP 방법과 기본적으로 동일함을 인식할 것이다.
표준 BPSG 막은 실리콘 산화물층을 형성하기 위해 정상적으로 요구되는 실리콘 및 산소 함유 공급원과 함께 인 함유 공급원 및 붕소 함유 공급원을 프로세싱 챔버에 도입시킴으로써 형성된다. 인 함유 공급원의 예는 트리에틸포스페이트 (TEPO), 트리에틸포스파이트(TEPi), 트리메틸포스페이트(TMOP), 트리메틸포스파이트 (TMPi), 및 유사 화합물을 포함한다. 붕소 함유 공급원의 예는 트리에틸보레이트 (TEB), 트리메틸보레이트(TMB), 및 유사 화합물을 포함한다.
반도체 설계가 진보됨에 따라, 반도체 소자의 피쳐 크기는 급격히 감소되어 왔다. 현재, 다수의 집적회로(ICs)는 직경으로 1 마이크론 이하의 트레이스 또는 트렌치 등의 피쳐(feature)를 갖는다. 피쳐 크기가 축소됨은 보다 큰 소자 밀도, 보다 복잡한 회로, 보다 낮은 작동 전력 소모, 및 보다 낮은 비용을 초래하지만, 보다 작은 형상은 새로운 문제점을 초래하게 되며, 보다 큰 형상에서 해결되어진 문제점들이 다시금 존재하게 된다.
마이크론 이하의 소자에서 제조상 해결해야 할 문제점의 일 예는 좁은 트렌치를 보이드가 없는 형태로 완전히 충전시키고 트렌치 충전 프로세스의 열적 예산을 최소 수치로 유지시키는 것이다. 예를 들어, 0.18 마이크론 이하의 구조 소자의 제조 요건을 충족시키기 위해서는, 6:1에 이르는 종횡비를 갖는 0.1 마이크론 및 이보다 좁은 갭을 채우는데 BPSG 층이 요구될 수도 있다. 동시에, 이러한 제조 요건은 BPSG 증착 및 리플로우 단계의 열적 예산이 최소로 유지될 것을 요한다.
제조업자들에 의한 상기 요건 및 유사 요건을 충족시키기 위한 노력중의 한 방법은 BPSG 막에 불소 또는 유사 할로겐 원소를 추가하는 것이다. 이러한 불소로 도핑된 BPSG 막은 "플루오르화 BPSG(Fluorinated-BPSG)" 또는 "FBPSG"로 지칭된다. 불소는 리플로우 단계중에 BPSG 층이 보다 용이하게 리플로우하도록 BPSG 막의 점성을 낮추는 것으로 여겨진다. 이러한 방식에서, 불소의 첨가는 주어진 온도에서 증착되고 리플로우될 때 BPSG 층의 갭 충전 및 평탄화를 개선시키는데 이용될 수 있다. 대안적으로, 불소의 첨가는 고온에서 리플로우되는 BPSG 막의 갭 충전 및 평탄화 특성을 유지시키는 동시에 BPSG 막의 리플로우 온도를 감소시키기 위해 이용될 수 있다. 미국 특허 제 5,633,211호는 FBPSG 층을 증착하기 위해 이용되는 방법의 일 실시예를 도시하고 있다.
본 발명은 소폭의 고 종횡비를 갖는 갭을 BPSG 층으로 충전시키기 위한 신규하고 개선된 방법을 제공하고 있다. 본 발명은 유전 재료로 충전을 요하는 소폭의 고 종횡비의 갭 위로 할로겐으로 도핑된 BPSG 층(바람직한 실시예에서는, 플루오르화 BPSG 층)을 증착시키고 급열 펄스(RTP) 퍼니스에서 상기 층을 리플로우시킨다. 본 발명자는 RTP 로 내에서의 플루오르화 BPSG 층의 리플로우가 건식 또는 습식 어닐링 프로세스를 이용하는 종래의 퍼니스에서 층을 리플로우시키는 것과 비교하여 예상외의 우수한 결과를 제공함을 발견하였다.
본 발명자는 상기 우수한 결과가 부분적으로 플루오르화 BPSG 막 내에 존재하는 불소 원자의 상당한 이동성에 의한 것으로 간주했다. 표준, 비-RTP BPSG 리플로우 방법은, 일반적으로 리플로우 프로세스에 이용되는 온도 및 요구되는 평탄화 정도에 따라 20 내지 40분 이상 동안 막의 리플로우 온도 이상으로 BPSG 막을 가열시킨다. 본 발명자는 상기 BPSG 층이 종래의 퍼니스 내에서 리플로우될 때 리플로우 프로세스의 온도 및 FBPSG 층 아래에 있는 층의 물리적인 특성이 FBPSG 층의 리플로우 특성에 중요함을 발견하였다. 보다 구체적으로, 본 발명자는 FBPSG 층이 PECVD TEOS 실리콘 산화물층(TEOS 및 산소 전구체 가스를 이용하는 플라즈마 CVD 프로세스에 의해 증착된 실리콘 산화물층) 위에 증착될 때, FBPSG 막의 리플로우 특성이 불소가 없는 유사한 BPSG 막과 거의 동일함을 발견하였다. 유사하게, FBPSG 층이 LP 질화물(저압의 CVD 프로세스로부터 증착된 실리콘 질화물 막) 층 위에 증착되고 대략 800℃ 이상의 온도에서 리플로우될 때, 막의 리플로우 특성은 불소가 없는 유사한 BPSG 막의 특성과 유사하다. 즉, 두 가지 모든 경우에, BPSG 막에 불소의 첨가는 막의 리플로우 특성을 많이 개선시키지는 못한다.
그러나, 본 발명자는 FBPSG 막이 LP 질화물층 등의 보다 조밀한 하부 층위에 증착되고 비교적 낮은 어닐링 온도(예를 들어, 대략 750℃ 이하의 온도) 에서 종래의 퍼니스 내에서 리플로우될 때 BPSG 막보다 양호한 리플로우 특성을 나타냄을 발견했다. BPSG 막 내의 고 이동성의 불소 원자가 막 아래의 층 내부로 이동됨은 이론화되었다. FBPSG 층이 LP 질화물층 등의 비교적 조밀한 층 위에 증착되고 대략 750℃ 이하의 온도에서 리플로우될 때, 하부층은 층 내부로 불소의 확산 속도를 감소시키는 장벽으로 작용한다. FBPSG 층이 PETEOS 산화물층 위에 증착될 때, 불소 원자는 리플로우 프로세스 중에 비교적 용이하게 FBPSG 층으로부터 산화물층 내부로 이동한다. 이러한 방식에서 본 발명자는 산화물층 내부로의 불소 원자의 이동이 어닐링 프로세스의 비교적 초기 단계에서 발생함으로써 리플로우 프로세스의 상당 부분에 대해 FBPSG 층에서 불소를 제거시키며 불소가 상기 층의 갭 충전 및 점성의 개선 경향을 방해하는 것을 알게 되었다.
본 발명의 방법에 따라, FBPSG 층은 기판 상에서 증착되고 급열 펄스(RTP) 방법을 이용하여 리플로우된다. 이러한 RTP 방법은 최소의 시간으로(예를 들어, 층을 리플로우시키기 위해 이용되는 온도 및 다른 요인 중에 요구되는 평탄화 정도에 따라 10 -90초) 막을 리플로우시킨다. 따라서, FBPSG 층 내의 불소 원자는 층이 PETEOS 산화물 또는 유사 층위로 증착된다 하더라도 층으로부터 이동하는데 충분한 시간을 갖지 못한다.
본 발명의 장점 및 특징과 함께 본 발명의 실시예는 지금부터 첨부된 도면을 참조로 보다 상세히 기술되어질 것이다.
도 1a는 실리콘 기판(10)을 개략적으로 도시하고 있으며, 상기 기판 상에 집적 회로(12)가 부분적으로 형성되어 있다. 도 1a에 도시되어진 것과 같이, 집적 회로(12)는 폴리사이드 도전성 라인, 폴리사이드 게이트 구조물 등의 다수의 상승된 구조물(14), 및 상기 상승된 구조물(14) 위에 증착된 절연층(16)을 포함한다. 절연층(16)은 라이닝 층(18) 및 BPSG 갭 충전층(20)을 포함한다. 라이닝 층(18)은 하부 기판 및 상승된 구조물로부터 갭 충전층(20)을 분리시키고 수분 및 이온이 기판 및 구조물 내부로 침투하여 발생하는 오염을 방지한다.
라이닝 층(18)은 일반적으로 도핑되지 않은 실리콘 산화물층 또는 실리콘 질화물층이다. 도핑되지 않은 실리콘 산화물층(18)을 형성하기 위한 하나의 통상적인 방법은 전구체 가스로서 TEOS 및 산소를 이용하는 플라즈마 강화 CVD 프로세스이다. 실리콘 질화물층(18)을 형성하기 위한 통상적인 방법은 전구체 가스로서 실란 및 질소를 이용한 저압 CVD 프로세스이다. 도 1a는 층의 평탄화 또는 리플로우 이전의 BPSG 층(20)을 도시하고 있다. BPSG 층이 증착된 임의의 두개의 인접한 상승된 구조물(14) 사이의 갭의 종횡비(폭에 대한 높이의 비)가 충분히 높은 경우에는 증착중에 BPSG 층 내에 형성될 수 있는 보이드(22)가 도 1a에 또한 도시되어 있다. 실질적인 집적회로의 제조에서와 같이, 도 1a는 고 종횡비의 좁은 폭의 갭(24)에 형성되고 낮은 종횡비의 넓은 폭의 갭(26)에는 형성되지 않는 보이드(22)를 도시하고 있다.
도 1b는 BPSG 층(20)이 리플로우된 이후의 집적회로(12)를 도시하고 있다. 도면에서 명백한 바와 같이, 리플로우 프로세스는 층(20)의 편평화 또는 평탄화, 및 이상적인 보이드(22)의 충전을 초래한다. 도 1b에 도시되어진 바와 같이 보이드(22)가 완전하게 채워지느냐의 여부는 이용된 리플로우 프로세스의 온도, 길이, 및 형태, BPSG 층의 붕소 및 인의 농도, BPSG 층(20)이 불소 등의 할로겐 원소로 차후 도핑되는지의 여부, 및 다른 요소들 중에 보이드의 형상에 따라 달라진다. 예를 들어, 당업자들에게 공지되어진 것과 같이, 주어진 BPSG 층(20)의 글라스 전이 온도(리플로우 온도)는 부분적으로 층의 붕소 및 인 도펀트 농도에 따라 달라진다. 표준 BPSG 막은 일반적으로 2 내지 6 중량%의 붕소 농도, 2 내지 9 중량%의 인 농도, 및 대략 11중량% 또는 그 이하의 조합된 도펀트(붕소 및 인) 농도를 갖는다. 일반적으로 말하여, BPSG 층의 붕소 농도의 증가로 인해 층의 리플로우 온도는 감소된다. 그러나, 6중량% 이상의 붕소 농도에서, 주어진 BPSG 층은 수분 및 확산 문제점을 갖게 된다.
도 1a 및 도 1b는 총칭 구조물이며 종래 기술의 실시예뿐만 아니라 본 발명의 실시예를 대표하고 있다.
전술한 본 발명의 배경 기술에서 설명된 것처럼, 막 내에 형성된 임의의 보이드(22)를 제거하기 위한 리플로우 프로세스의 성능을 포함한, 층(20)의 리플로우 특성을 개선하기 위한 공지된 방법은 막 증착 프로세스 중에 할로겐 원소를 BPSG 층 내부로 포함시키는 것이다. BPSG 층 내에 포함되는 가장 일반적인 할로겐 원소는 불소이다. 불소는 기화된 TEFS 등의 불소 함유 공급원 가스를 BPSG 프로세스 가스에 첨가함으로써 BPSG 막 내부로 함유될 수 있다.
그러나, 본 발명자는 BPSG 층의 리플로우 특성을 개선시키기 위해 불소 또는 또 다른 할로겐 원소가 층에 함유될 때, BPSG 층(20)을 평탄화시키는데 이용되는 리플로우 프로세스의 형태, 및 라이닝 층(18)의 물리적인 특성이 BPSG 층의 리플로우 특성에 크게 영향을 미침을 발견했다. 이전에 공지되지 않은 사실을 발견함에 따라, 본 발명자는 FBPSG 막의 갭 충전 성능을 개선시키기 위해 FBPSG 막의 한계를 실험하고 FBPSG 막으로 다수의 실험을 행하였다. 상기 실험중의 하나에서, 3 x 8 FBPSG 층(3 중량% 붕소, 8 중량% 인)은 LP 질화물 하부층(18) 위에 증착되며 건식 N2 대기에서 800℃에서 30분동안 어닐링된다. 막은 0.7 중량% 불소를 포함했다.
도 2a는 리플로우 프로세스 이후에 3 x 8 FBPSG 층(40)을 도시한 SEM 사진의 스케치를 나타내고 있다. 도 2a에 도시되어진 바와 같이, 증착된 FBPSG 층은 보이드 없이 대략 4:1의 종횡비를 갖는 소 폭의 갭(42)을 충전할 수 있다. 또한, 도 2a에 도시되어진 바와 같이 기판(50) 상에 형성된 상승된 구조물(46) 위에 LP 질화물층(44)이 증착된다.
그러나, 본 발명자는 FBPSG 층이 PETEOS 산화물층위에 증착될 때, 동일한 증착 프로세스(3×8 FBPSG 막) 및 리플로우 프로세스(N2 대기에서 30분간 800℃로 어닐링)는 동일한 크기의 갭을 충분히 채우지 못함을 알아냈다. 도 2b는 최종 구조물을 도시한 SEM 사진의 스케치이다. 도 2b에서, 리플로우 단계 이후에 보이드(68)가 존재한다. 또한, 도 2b에는 기판(70) 상에 형성된 FBPSG 층(60), PETEOS 산화물층(64), 4:1의 종횡비를 갖는 소 폭의 갭(62), 및 상승된 구조물(66)이 도시된다.
본 발명자는 도 2b에 도시된 FBPSG 막의 갭 충전 성능이 불소를 첨가하지 않고 증착된 3 x 8 BPSG 층의 갭 충전 성능과 크게 다르지 않음을 또한 알아냈다. 즉, 리플로우 프로세스 이후에, 동일한 방식으로 증착되고, 도 2a 및 도 2b 에 도시된 FBPSG 막(불소가 제거된 막)과 동일한 크기의 구조물 위에 증착되고 리플로우된 3 x 8 BPSG 층이 도 2b에 도시된 보이드(68)와 유사한 보이드를 갖는다.
전술한 테스트 결과 및 다른 테스트 결과를 분석하는 중에, 본 발명자는 FBPSG 층의 갭 충전 특성이 종래의 퍼니스 어닐링 프로세스를 이용하여 층이 리플로우될 때 FBPSG 막이 증착되는 층의 형태에 적어도 부분적으로 의존하고 있음을 결론지었다. 그리고 나서, 본 발명자는 급열 펄스(RTP) 방법을 이용하여 층을 리플로우하기 위한 실험을 수행하였다. 본 발명의 배경 기술에서 언급한 바와 같이, RTP 및 종래의 퍼니스 어닐링 프로세스는 당업자들에게 유사한 것으로 여겨진다. 그러나, 하나의 프로세스가 다른 프로세스들에 비해 임의의 특정 잇점을 갖는다면, 당업자들은 일반적으로 습식(스팀) 대기를 갖는 종래의 퍼니스에서 BPSG 층의 어닐링이 RTP 방법을 이용한 것보다 보다 양호한 갭 충전 특성을 제공하고, 종래의 건식 퍼니스 어닐링이 기본적으로 갭 충전 특성의 관점에서 RTP 방법과 동일한 것으로 여긴다. 이러한 관점에서, 습식 로 어닐링은 일반적으로 스팀이 비교적 장시간동안(예를 들어, 20-40분) 로 어닐링 프로세스 중에 BPSG 층을 관통하는 것이 가능하기 때문에 양호한 것으로 간주되며, 이로 인해 층의 리플로우을 개선시킨다. RTP 리플로우 프로세스는 스팀을 이용함으로써 동일한 잇점을 달성하지 못하는데, 이는 스팀이 막의 두께를 통해 갭 내부로 충분하게 확산되어 막의 리플로우에 상당한 차이를 나타낼 정도로 상기 프로세스가 충분히 길지 않기 때문이다.
그러나, 본 발명자는 RTP 프로세스로 PETEOS 실리콘 산화물층 위에 증착된 FBPSG 층의 어닐링이 FBPSG 층의 갭 충전 특성에 개선점을 초래함을 발견하게 되었다. 예를 들어, 도 2b와 관련해서 전술한 PETEOS 산화물층 위에 증착된 3 x 8 FBPSG 층이 RTP 프로세스를 이용하여 N2대기에서 20초 동안 950℃에서 어닐링될 때, 상기 층은 갭 사이에 임의의 보이드(68) 형성 없이 갭(62)을 완전히 채울 수 있다. 더욱이, 층의 평탄화 정도는 보다 장시간의 종래의 어닐링 프로세스(30분, 800℃)를 이용하여 리플로우된 층과 본질적으로 동일하다.
임의의 특정 작업 이론에 의해 제한되지 않더라도, 본 발명자는 종래의 퍼니스 어닐링 대신에 FBPSG 층을 리플로우시키기 위해 RTP 어닐링 프로세스를 이용하여 달성되어진 예상치못한 우수한 결과가 층 내에서 불소의 고 이동성으로 인함을 발견하였다. 본 발명자는 FBPSG 층이 PETEOS 실리콘 산화물층위에 증착되는 실험에서, FBPSG 층으로부터 불소가 상기 층으로부터 PETEOS 층 및 PETEOS 층 아래의 기판 내부로 신속하게 확산됨을 확신했다. 유사하게, 이러한 방식으로 불소 원자의 확산은 어닐링 프로세스의 초기 단계 중에 예를 들어, 처음 5-10분 동안 발생된다고 여겨진다. 따라서, 어닐링 프로세스에 대해 FBPSG 층은 리플로우 프로세스 중에 층의 점성을 증가시켜 층의 리플로우 특성을 개선시키는 것으로 도시되어져 있는 불소 원자의 잇점을 갖지 않는다. 리플로우 프로세스의 상당 부분에 대한 잇점을 제거함으로써, 리플로우 프로세스는 채워질 수 있는 보이드가 실질적으로 없는 방식으로 높은 종횡비의 소폭의 갭을 채우기가 불가능하다.
LP 질화물층은 PETEOS 층(대략 2.2 g/cm3) 보다 상당히 조밀하다(대략 2.8-3.1g/cm3). 따라서, 본 발명자는 LP 질화물층 위에 증착된 FBPSG 층이 종래의 퍼니스에서 어닐링될 때, LP 질화물층은 질화물층 및 기판 내부로 불소 원자의 확산을 느리게하는 확산 장벽으로서 작용한다.
또 다른 실험에 의하면 종래의 퍼니스 어닐링 중에 보다 높은 리플로우 온도의 이용은 LP 질화물층위에 증착된 FBPSG 층의 리플로우 특성이 양호하지 못한 것으로 나타났다. 이는 다른 요소들은 동일하며, 보다 높은 리플로우 온도가 보다 양호한 갭 충전 및 평탄화 특성을 초래하는 것으로 예상한 것과는 반대이다. 그러나, 본 발명자는 보다 높은 리플로우 온도에서, 불소가 보다 낮은 리플로우 온도에서 보다 신속하게 질화물을 통해 확산됨을 인지하게 되었다. 따라서, 종래의 퍼니스에서 보다 고온 상태에서 리플로우된 FBPSG 층은 불소가 제거되어, 그 결과 저온에서 리플로우되어진 것보다 FBPSG 막에 불소의 잇점을 제공하게 된다.
도 3은 본 발명의 방법을 도시한 흐름도이다. 도 3에 도시되어진 것처럼, 상기 방법은 불소 또는 다른 할로겐으로 도핑된 BPSG 층을 증착하는 단계(110), RTP 리플로우 단계를 이용하여 층을 리플로우시키는 단계(120)를 포함한다. RTP 리플로우 단계(120)는 일반적으로 층을 약 20 내지 90초동안 900℃ 이상의 온도로 가열시키며, 본 발명의 양수인인 어플라이드 머티어리얼스에 의해 제조된 Centura TM RTP 와 같은 상업상 이용가능한 RTP 로 내에서 행해질 수 있다. 상업상 이용가능한 RTP 로는 웨이퍼 온도의 변화율을 ±50 ∼ 100℃/초로 허용한다. 단계(120)에서 FBPSG 층을 리플로우시키기 위해 이용가능한 RTP 로에 대한 보다 상세한 설명은 Gronet 등에 허여된 "급열 가열 장치 및 방법"이라는 명칭의 미국 특허 제 5,155,336호에 기술되어 있다. 미국 특허 제 5,155,336호는 본 발명의 양수인인 어플라이드 머티어리얼스에게 양도되었으며 본원에 참조되었다.
RTP 리플로우 단계(120)는 급속 방식으로 막 리플로우을 달성하여 FBPSG 층 내부로 함유된 불소가 층으로부터 완전하게 확산되기 위한 시간을 갖지 못한다. 따라서, FBPSG 층은 불소를 함유하고 있는 잇점을 충분하게 갖는다. 이는 차례로, RTP-리플로우 FBPSG 층이 종래의 퍼니스 내에서 FBPSG 층의 리플로우와 비교하여 우수한 갭 충전 결과를 달성하도록 한다. 우수한 결과는 도 2a 및 도 2b에 도시되어진 것과 같이 임의의 소폭의 고 종횡비의 갭의 충전시에 식별할 수 있다. 주어진 크기의 갭을 채우는 중에, 본 발명의 방법은 도 2a에 도시되어진 것과 같이 실질적으로 보이드가 없는 형태로 갭을 채울 수 있는 반면에 종래의 퍼니스에서의 막의 리플로우는 도 2b에 도시된 것과 같이 동일한 갭 내에 보이드의 존재를 초래한다.
단계(110)에서 FBPSG층을 증착하기 이전에, 본 발명의 방법에 따른 바람직한 실시예는 기판 위에 도핑되지 않는 실리콘 산화물 또는 실리콘 질화물층 등의 라이닝 층을 증착하는 단계(110)를 포함한다. 단계(110)에서 증착된 FBPSG 층이 실리콘 산화물 라이닝 층 위에 증착될 때 본 발명의 방법이 특히 유용하며, 실리콘 질화물층 위로 증착될 때에도 또한 유용하다. 한 예로서, 본 발명자는 종래의 퍼니스에서 리플로우된 FBPSG 층의 갭 충전 특성을 최대화하기 위해 층이 1) 실리콘 질화물층 또는 유사하게 조밀한 하부층 위로 증착되어야 하며 2) 대략 750℃ 또는 그 이하의 비교적 낮은 리플로우 온도에서 리플로우되어야 한다고 결론내렸다. 보다 낮은 리플로우 온도를 이용하게 되면 장시간의 리플로우 프로세스 또는 완전하게 평탄화되지 않은 막을 초래하게 된다. FBPSG 층의 리플로우 특성은 실리콘 산화물 하부층(불소에 대해 실리콘 산화물과 유사한 확산 특성을 갖는 하부층)위에 상기 층이 증착되거나 실리콘 질화물층위에 증착되어 종래의 퍼니스에서 비교적 높은 온도(예를 들어 대략 800℃ 이상)에서 층을 리플로우시킴으로써 달성되어질 리플로우 또는 평탄화 특성을 요구한다면 본 발명의 방법에 의해 잇점을 가질 수 있다.
단계(110)는 대략 0.5 내지 3.0 중량%의 불소를 갖는 FBPSG 막을 증착시킨다. 일반적으로 말해서, 불소가 막 내부로 많이 함유될수록, 막의 리플로우 특성은 보다 양호해진다. 그러나, 보다 높은 불소 농도는 막 안정성 및 수분 저항성 문제점을 초래한다.
바람직한 실시예에서, FBPSG 층은 고온 벽을 갖춘 LPCVD 챔버보다 오히려 냉벽의 CVD 증착 챔버 내에서 증착된다. 냉벽 CVD 챔버 등의 특정 실시예는 어플라이드 머티어리얼스에 의해 제조된 Gigafill TM 챔버이다. 상기 챔버에 대한 보다 상세한 설명은 Zhao 등에게 허여되고 본 발명의 양수인 어플라이드 머티어리얼스에 의해 1996년 11월 13일 출원된 미국 특허 출원 번호 제 08/748,883호에 기술되어 있으며, 본 명세서에 참고로 기술되어 있다.
GigafillTM 챔버 등의 냉벽 챔버 내의 막의 증착은 개선된 웨이퍼 온도 균일도를 허용하며(웨이퍼는 받침대 상에서 직접 가열된다), 바람직하지 못한 가스 상 반응(이로 인해, 소형의 입자가 발생한다)을 최소화하며, 보다 높은 증착 압력(10 torr 이상)의 이용을 허용한다. 상기 고압은 높은 가스 유동 및 보다 균일한 가스 유동, 보다 낮은 증착 온도에서 보다 높은 막 증착 속도 및 보다 양호한 막 품질을 허용한다.
현재 바람직한 실시예에서, FBPSG 층은 SACVD 프로세스를 이용하여 TEOS, TEFS, 오존, TEB, 및 TEPO의 프로세스 가스로부터 증착된다. 당업자들에 의해 인지되어진 바와 같이, 실제적인 유량 및 다른 프로세싱 조건은 사용된 증착 챔버의 형태 및 체적, 소정의 막 특성에 따라 달라질 것이다. FBPSG 층이 8 인치의 웨이퍼 용으로 제공된 GigafillTM 챔버 내에 증착되는 특히 바람직한 실시예에서, 증착은 200 Torr 및 480℃에서 발생된다. 프로세스 가스는 50%의 TEOS 및 50%의 TEFS 의 혼합물 600 mgm, TEB 80 mgm, 및 TEPO 70 mgm에 대한 캐리어 가스로서 작동하는 12 중량%의 O3(4000 sccm) 및 6000 sccm의 He를 포함한다. TEOS/TEFS, TEB, 및 TEPO 는 액체 주입 시스템에서 기화되며 헬륨 캐리어 가스와 혼합된다.
본 발명자는 프로세스 가스 내부로의 TEOS 및 TEFS의 함유는 개선된 막 증착 품질을 초래하는 것으로 나타났다. 높은 TEOS 유량은 일반적으로 FBPSG 막의 증착 속도, 에칭 속도, 밀도 및 안정성의 개선을 가져온다. 반면에, 보다 높은 TEFS 유량은 일반적으로 막의 리플로우 특성 및 보다 양호한 갭 충전 특성을 갖는다. 대략 50/50의 TEOS 대 TEFS의 비는 막 특성의 변화가 혼합 농도에 직접적으로 비례하지 않기 때문에 둘 사이에 이상적인 조화로 여겨진다.
또 다른 실시예에서, 증착된 FBPSG 층은 층의 안정성을 개선시키기 위해 선택적인 처리 단계(115)에 놓이게 된다. 두개의 상이한 처리 단계(115)는 막 안정성을 개선시키는 것으로 나타났다. 각각의 주 목적은 도펀트와 상호작용하여 막을 불안정하게 만들 수 있는 수분 흡수를 방지하는 것이다. 먼저, USG 또는 질화물 캡 층은 FBPSG 층위에 형성된다. 캡 층은 열 또는 플라즈마 프로세스로부터 증착될 수 있으나, FBPSG 층의 리플로우 특성에 악영향을 미치지 않도록 비교적 얇아야 한다(예를 들어, 대략 60Å). 제 2 처리는 막을 고밀도화하고 층 위에 매우 얇은(대략 20Å) SiOxNy 막을 형성하기 위해 증착된 FBPSG 막을 질소(N2)플라즈마에 노출시킨다. 특정 일 실시예에서, N2 플라즈마 처리는 1.5torr 및 400℃에서 50초 동안 2000 sccm의 헬륨 유량 및 500 sccm의 N2유량으로부터 플라즈마를 형성한다. 플라즈마는 450 KHz에서 700 와트의 RF 에너지의 인가로 인해 형성된다.
또 다른 실험 결과
작동 원리를 테스트하기 위해서, 본 발명가는 어닐링 프로세스 전후에 FBPSG 층 내의 불소 농도를 측정하는 일련의 실험을 수행하였다. 도 4a 내지 4d는 기존의 로(MRL 수평 로)에서 어닐링되어진 FBPSG 막에 대한 실험 결과를 도시하고 있다. 특히, 도 4a는 N2 대기를 갖는 기존 로에서 800℃에서 30분의 리플로우 단계 후에 PE 산화물층 위에 증착된 FBPSG 층 내에 잔류하는 불소의 농도를 도시하고 있다. 도 4b는 동일한 어닐링 후에 LP 질화물층위에 증착된 FBPSG 층 내에 잔류하는 불소의 농도를 도시하고 있으며, 도 4c 및 도 4d는 동일한 어닐링 이후에 각각, 스팀 산화물 및 PE 질화물 하부층 위에 증착된 FBPSG층 내에 잔류하는 불소의 농도를 도시하고 있다.
어닐링 프로세스 이전에, 각각의 막 내의 불소의 농도는 대략 1×1021 원소/cm2이며, 기본적으로 임의의 하부층 내에(배경 수치로) 불소가 존재하지 않는다. 상기 도면들의 각각으로부터 명백한 바와 같이, 리플로우 프로세스 이후에 막 내에 잔류하는 불소의 농도, 라인(80A, 80B, 80C, 80D)은 초기 농도보다 낮아지고 불소는 하부층 내로 이동했다. 또한 질화물 하부 막의 각각은 막과 FBPSG 층 사이의 계면에서 다량의 불소 농도를 나타낸다. 본 발명자는 불소의 증가는 불소 원자가 FBPSG 층으로부터 질화물층까지 이동하는 어려움의 결과라고 믿는다. 이러한 증가는 산화물 하부 층 내에서는 존재하지 않는다.
도 5a 내지 5d는 본 발명의 방법에 따른 RTP 퍼니스(어플라이드 머티어리얼스에 의해 제조된 CenturaTM RTP) 내에서 어닐링된 FBPSG 막에 대한 실험 결과를 도시하고 있다. 특히, 도 5a는 N2 대기 내의 950℃에서 20초의 RTP 리플로우 단계 이후에 PE 산화물층위에 증착된 FBPSG 층 내에 잔류하는 불소의 농도를 도시하고 있다. 도 5b는 동일한 RTP 어닐링 이후에 LP 질화물층위에 증착된 FBPSG 층 내에 잔류하는 불소의 농도를 도시하고 있으며, 도 5c 및 도 5d는 동일한 RTP 어닐링 이후에 각각 스팀 산화물 및 PE 질화물 하부층 위에 증착된 FBPSG 층 내에 잔류하는 불소의 농도를 도시하고 있다.
도 5a 내지 도 5d의 방법에 따라 리플로우된 FBPSG 층의 평탄화는 도 4a 내지 4d 의 방법에 따라 리플로우된 FBPSG층의 평탄화와 본질적으로 동일하다. 또한, 막의 초기 불소 농도는 본질적으로 동일하다. 따라서, 어닐링 프로세스 이전에 각각의 막 내의 불소 농도는 대략 1×1021 원소/cm2 이며, 임의의 하부층 내에는 본질적으로 불소가 (배경 수치에서만)존재하지 않는다. 도 5a 내지 5d로부터 명백한 바와 같이, RTP 리플로우 프로세스 이후에 FBPSG 막내에 잔류하는 불소의 농도, 라인(82A, 82B, 82C, 82D)은 막 내의 초기 불소 농도와 유사하다. 또한, 하부층으로 이동하는 불소는 거의 없다.
요약하면, 본 발명자는 FBPSG 층을 리플로우시키기 위한 RTP 어닐링 프로세스의 이용으로 기존의 로에서 층의 리플로우와 비교하여 상당한 갭 충전이 개선됨을 발견하였다. 상기 개선점은 FBPSG 층이 LP 질화물(대략 2.8-3.1 g/cm3 사이의 밀도) 또는 PE 질화물층(대략 2.5-2.8 g/cm3 사이의 밀도) 등의 비교적 조밀한 하부층 위에 증착될 때와 비교하여, FBPSG 층이 2.5 g/cm3 미만의 밀도를 갖는 층 예를 들어 PE 산화물층(약 2.2 g/cm3의 밀도) 위에 증착될 때 특히 확실하게 드러난다.
상기 설명에서는 본 발명의 바람직한 실시예를 참조하여 본 발명을 상세하게 설명하였지만, 본 기술 분야의 숙련된 당업자들은 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명에 따라 RTP 로 내의 플루오르화 BPSG 층의 리플로우 방법은 건식 또는 습식 어닐링 프로세스를 이용한 종래의 퍼니스에서 층을 리플로우시키는 방법과 비교하여 플루오르화 BPSG 막 내에 존재하는 불소 원자의 이동성으로 인해 상당히 개선된다.

Claims (13)

  1. 기판 위에 층을 증착하기 위한 방법으로서,
    상기 기판 위에 할로겐으로 도핑된 플루오르화 보로포스포실리케이트 글라스(FBPSG) 층을 증착하는 단계; 및
    급열 펄스 퍼니스를 이용하여 상기 할로겐으로 도핑된 플루오르화 보로포스포실리케이트 글라스층을 프로세싱하는 단계
    를 포함하는, 기판 위에 층을 증착하기 위한 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 FBPSG 층은 도핑되지 않은 실리콘 산화물층 위에 증착되는 것을 특징으로 하는 기판 위에 층을 증착하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 실리콘 산화물층은 산소 및 TEOS의 플라즈마로부터 증착되는 것을 특징으로 하는 기판 위에 층을 증착하기 위한 방법.
  5. 제 3 항에 있어서,
    상기 실리콘 산화물층 및 상기 FBPSG 층은 그 상부에 트랜지스터가 형성된 반도체 기판 상에 증착되는 것을 특징으로 하는 기판 위에 층을 증착하기 위한 방법.
  6. 제 5 항에 있어서,
    상기 FBPSG 층은 4: 1 이상의 종횡비를 가지며 약 1 마이크론 이하의 폭을 갖는 갭 위에 증착되며, 상기 FBPSG 층은 상기 프로세싱 단계에 의해 보이드를 형성하지 않고 상기 갭을 충전시킬 수 있는 것을 특징으로 하는 기판 위에 층을 증착하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 플루오르화 BPSG 층은 냉벽 CVD 챔버 내에서 증착되는 것을 특징으로 하는 기판 위에 층을 증착하기 위한 방법.
  8. 제 7 항에 있어서,
    상기 플루오르화 BPSG 층은 TEOS 및 TEFS를 포함하는 프로세스 가스로부터 증착되는 것을 특징으로 하는 기판 위에 층을 증착하기 위한 방법.
  9. 제 8 항에 있어서,
    상기 플루오르화 BPSG 층은 대략 10 torr 이상의 압력 및 대략 400 내지 600℃의 온도에서 증착되는 것을 특징으로 하는 기판 위에 층을 증착하기 위한 방법.
  10. 제 1 항에 있어서,
    상기 FBPSG층은 대략 2.5 g/cm3 미만의 밀도를 갖는 라이닝층 위에 증착되는 것을 특징으로 하는 기판 위에 층을 증착하기 위한 방법.
  11. 기판 위에 층을 증착하기 위한 방법으로서,
    상기 기판 위에 할로겐으로 도핑된 플루오르화 보로포스포실리케이트 글라스(FBPSG)층을 증착하는 단계; 및
    급열 펄스 퍼니스를 이용하여 상기 할로겐으로 도핑된 플루오르화 보로포스포실리케이트 글라스층을 리플로우시키는 단계
    를 포함하는, 기판 위에 층을 증착하기 위한 방법.
  12. 실리콘 기판 상에 형성된 트랜지스터를 상기 트랜지스터 상에 증착된 하나 이상의 금속 라인과 전기적으로 절연시키는 방법으로서,
    상기 트랜지스터 위에 불소로 도핑된 보로포스포실리케이트 글라스(BPSG)층을 증착하는 단계;
    급열 펄스 퍼니스를 이용하여 상기 FBPSG층을 리플로우시키는 단계; 및
    상기 하나 이상의 금속 라인을 형성하도록 상기 FBPSG 층 위에 금속 층을 증착하고 상기 금속 층을 패터닝하는 단계
    를 포함하는, 트랜지스터와 하나 이상의 금속 라인을 전기적으로 절연시키기 위한 방법.
  13. 제 12 항에 있어서,
    상기 트랜지스터는 0.18 마이크론 이하의 최소 피쳐 크기에 대한 집적 회로 설계 규정을 이용하여 제조되는 것을 특징으로 하는 트랜지스터와 하나 이상의 금속 라인을 전기적으로 절연시키기 위한 방법.
KR1020000010853A 1999-03-04 2000-03-04 플루오르화 ｂｐｓｇ 막의 증착 및 평탄화 방법 KR100715082B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/262,782 US6261975B1 (en) 1999-03-04 1999-03-04 Method for depositing and planarizing fluorinated BPSG films
US09/262,782 1999-03-04
US9/262,782 1999-03-04

Publications (2)

Publication Number Publication Date
KR20000062745A KR20000062745A (ko) 2000-10-25
KR100715082B1 true KR100715082B1 (ko) 2007-05-07

Family

ID=22999016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000010853A KR100715082B1 (ko) 1999-03-04 2000-03-04 플루오르화 ｂｐｓｇ 막의 증착 및 평탄화 방법

Country Status (7)

Country Link
US (1) US6261975B1 (ko)
EP (1) EP1033747B1 (ko)
JP (1) JP4489898B2 (ko)
KR (1) KR100715082B1 (ko)
DE (1) DE60034979T2 (ko)
SG (1) SG90102A1 (ko)
TW (1) TW471103B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384466B1 (en) * 1998-08-27 2002-05-07 Micron Technology, Inc. Multi-layer dielectric and method of forming same
US6514876B1 (en) * 1999-09-07 2003-02-04 Steag Rtp Systems, Inc. Pre-metal dielectric rapid thermal processing for sub-micron technology
KR100397177B1 (ko) * 2001-04-19 2003-09-06 삼성전자주식회사 절연막 제조 방법 및 반도체 장치의 제조 방법
US6730619B2 (en) 2000-06-15 2004-05-04 Samsung Electronics Co., Ltd. Method of manufacturing insulating layer and semiconductor device including insulating layer
KR100340207B1 (ko) * 2000-06-15 2002-06-12 윤종용 절연막 및 그의 제조 방법
KR100434187B1 (ko) * 2001-08-18 2004-06-04 삼성전자주식회사 반도체 장치의 절연막 패턴 형성 방법
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
TW582095B (en) * 2003-04-10 2004-04-01 Nanya Technology Corp Bit line contact and method for forming the same
KR100477810B1 (ko) * 2003-06-30 2005-03-21 주식회사 하이닉스반도체 Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
TWI222704B (en) * 2003-09-03 2004-10-21 Nanya Technology Corp Method for forming interlayer dielectric layer and method of preventing contact defects
US20050062164A1 (en) * 2003-09-23 2005-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving time dependent dielectric breakdown lifetimes
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
KR100616187B1 (ko) * 2004-10-07 2006-08-25 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 절연막 형성 방법
US7784916B2 (en) * 2006-09-28 2010-08-31 Lexmark International, Inc. Micro-fluid ejection heads with multiple glass layers
US20150048477A1 (en) * 2013-08-16 2015-02-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN111213074B (zh) 2017-10-13 2022-06-17 康宁股份有限公司 形成具有形状的制品的方法和设备，具有形状的制品，制造液体透镜的方法和液体透镜
JP7155634B2 (ja) 2018-06-12 2022-10-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110060928B (zh) * 2019-04-28 2021-09-24 上海华虹宏力半导体制造有限公司 一种改善平坦化工艺中金属挤压缺陷的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0517548A2 (en) * 1991-06-07 1992-12-09 Nec Corporation Chemical vapor deposition method for forming silicon oxide film
JPH0517548A (ja) * 1991-07-11 1993-01-26 Sumitomo Chem Co Ltd ノボラツク樹脂の製造方法およびポジ型レジスト組成物
US5633211A (en) * 1992-03-27 1997-05-27 Matsushita Electric Industrial Co., Ld. Semiconductor device and process
US5641581A (en) * 1992-07-17 1997-06-24 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE64237T1 (de) 1985-05-22 1991-06-15 Siemens Ag Verfahren zum herstellen von mit bor und phosphor dotierten siliziumoxid-schichten fuer integrierte halbleiterschaltungen.
US4845054A (en) 1985-06-14 1989-07-04 Focus Semiconductor Systems, Inc. Low temperature chemical vapor deposition of silicon dioxide films
US5180692A (en) 1988-03-30 1993-01-19 Tokyo Electron Limited Method for the manufacture of boron-containing films by CVD or epitaxial techniques using boron trifluoride
US5104482A (en) 1989-02-21 1992-04-14 Lam Research Corporation Simultaneous glass deposition and viscoelastic flow process
US5166101A (en) 1989-09-28 1992-11-24 Applied Materials, Inc. Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
US5094984A (en) 1990-10-12 1992-03-10 Hewlett-Packard Company Suppression of water vapor absorption in glass encapsulation
JP2538722B2 (ja) 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
US5532191A (en) * 1993-03-26 1996-07-02 Kawasaki Steel Corporation Method of chemical mechanical polishing planarization of an insulating film using an etching stop
US5409858A (en) * 1993-08-06 1995-04-25 Micron Semiconductor, Inc. Method for optimizing thermal budgets in fabricating semiconductors
US5629246A (en) * 1995-09-27 1997-05-13 Micron Technology, Inc. Method for forming fluorine-doped glass having low concentrations of free fluorine
JP2739853B2 (ja) * 1995-11-28 1998-04-15 日本電気株式会社 半導体装置の製造方法及びエッチング方法
US5827785A (en) * 1996-10-24 1998-10-27 Applied Materials, Inc. Method for improving film stability of fluorosilicate glass films
US5869394A (en) * 1996-10-29 1999-02-09 Mosel Vitelic, Inc. Teos-ozone planarization process
US5935334A (en) * 1996-11-13 1999-08-10 Applied Materials, Inc. Substrate processing apparatus with bottom-mounted remote plasma system
US5937323A (en) * 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US6057250A (en) * 1998-01-27 2000-05-02 International Business Machines Corporation Low temperature reflow dielectric-fluorinated BPSG

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0517548A2 (en) * 1991-06-07 1992-12-09 Nec Corporation Chemical vapor deposition method for forming silicon oxide film
JPH0517548A (ja) * 1991-07-11 1993-01-26 Sumitomo Chem Co Ltd ノボラツク樹脂の製造方法およびポジ型レジスト組成物
US5633211A (en) * 1992-03-27 1997-05-27 Matsushita Electric Industrial Co., Ld. Semiconductor device and process
US5641581A (en) * 1992-07-17 1997-06-24 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
TW471103B (en) 2002-01-01
US6261975B1 (en) 2001-07-17
EP1033747A2 (en) 2000-09-06
SG90102A1 (en) 2002-07-23
DE60034979T2 (de) 2008-01-31
EP1033747A3 (en) 2002-01-30
JP2000311895A (ja) 2000-11-07
EP1033747B1 (en) 2007-05-30
JP4489898B2 (ja) 2010-06-23
KR20000062745A (ko) 2000-10-25
DE60034979D1 (de) 2007-07-12

Similar Documents

Publication Publication Date Title
KR100715082B1 (ko) 플루오르화 ｂｐｓｇ 막의 증착 및 평탄화 방법
KR100424705B1 (ko) 측벽 라이너 산화 성장 전에 트렌치 충전 산화물을 증착하는 트렌치 절연 방법
US5104482A (en) Simultaneous glass deposition and viscoelastic flow process
US5876798A (en) Method of fluorinated silicon oxide film deposition
US7651959B2 (en) Method for forming silazane-based dielectric film
US6103601A (en) Method and apparatus for improving film stability of halogen-doped silicon oxide films
US5648175A (en) Chemical vapor deposition reactor system and integrated circuit
US20060089002A1 (en) Method to form etch and/or CMP stop layers
US5409743A (en) PECVD process for forming BPSG with low flow temperature
KR100633980B1 (ko) Ｂｐｓｇ 환류 방법
US20050124151A1 (en) Novel method to deposit carbon doped SiO2 films with improved film quality
KR20000076713A (ko) 층간 절연막을 형성하기위한 방법 및, 반도체 장치
US6090725A (en) Method for preventing bubble defects in BPSG film
US20020173169A1 (en) Two-step flourinated-borophosophosilicate glass deposition process
Xia et al. High temperature subatmospheric chemical vapor deposited undoped silicate glass: A solution for next generation shallow trench isolation
Xia et al. High Aspect Ratio Trench Filling Using Two‐Step Subatmospheric Chemical Vapor Deposited Borophosphosilicate Glass for< 0.18 μm Device Application
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
EP0460106A1 (en) Novel glass deposition viscoelastic flow process
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
JP4160317B2 (ja) 絶縁膜の製造方法および半導体装置の製造方法
Leung et al. Silicon-based dielectrics
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR20020041582A (ko) 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법
KR100712729B1 (ko) 절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee