KR100616187B1 - 반도체 소자의 절연막 형성 방법 - Google Patents

반도체 소자의 절연막 형성 방법 Download PDF

Info

Publication number
KR100616187B1
KR100616187B1 KR1020040079903A KR20040079903A KR100616187B1 KR 100616187 B1 KR100616187 B1 KR 100616187B1 KR 1020040079903 A KR1020040079903 A KR 1020040079903A KR 20040079903 A KR20040079903 A KR 20040079903A KR 100616187 B1 KR100616187 B1 KR 100616187B1
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
forming
heat treatment
interlayer insulating
Prior art date
Application number
KR1020040079903A
Other languages
English (en)
Other versions
KR20060031025A (ko
Inventor
김정근
Original Assignee
에스티마이크로일렉트로닉스 엔.브이.
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티마이크로일렉트로닉스 엔.브이., 주식회사 하이닉스반도체 filed Critical 에스티마이크로일렉트로닉스 엔.브이.
Priority to KR1020040079903A priority Critical patent/KR100616187B1/ko
Priority to TW093138940A priority patent/TWI282146B/zh
Priority to DE102004060692A priority patent/DE102004060692A1/de
Priority to US11/022,460 priority patent/US20060079097A1/en
Priority to JP2004373086A priority patent/JP2006108607A/ja
Priority to CNA2005100525208A priority patent/CN1758421A/zh
Publication of KR20060031025A publication Critical patent/KR20060031025A/ko
Application granted granted Critical
Publication of KR100616187B1 publication Critical patent/KR100616187B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Abstract

본 발명은 반도체 소자의 절연막 형성 방법에 관한 것으로, 절연막을 형성하고 어닐링을 실시하여 절연막에 포함된 아웃개싱 소오스들을 제거한 후, 어닐링에 의해 절연막의 표면에 형성된 스팟(Spot) 또는 부산물(by-product), CH-기를 표면 처리로 제거함으로써, 절연막 표면에서의 결함 발생을 최소화하고 그 상부에 형성되는 패턴이 얇아지거나 끊어지는 것과 같은 불량을 억제하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
절연막, TEOS, BPSG, SOD, 스팟, 급속열처리, 표면처리, 아웃개싱

Description

반도체 소자의 절연막 형성 방법{Method of forming a dielectric layer in a semiconductor device}
도 1은 TEOS막 상에 발생된 스팟 형태의 결함을 보여주는 단면 SEM사진이다.
도 2는 스팟 발생에 의한 패턴 불량을 보여주는 사진이다.
도 3은 TEOS 표면에 존재하는 불순물 측정 결과를 나타내는 특성 그래프이다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법을 설명하기 위한 단면도들이다.
도 5는 열처리를 실시한 후 층간 절연막 표면의 결함 상태를 보여주는 사진이다. 도 6은 표면 처리를 실시한 후 층간 절연막 표면의 결함 상태를 보여주는 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : TEOS막 102 : 질화막
103 : 스팟 401 : 반도체 기판
402 : 절연막 403 : 스팟
본 발명은 반도체 소자의 절연막 형성 방법에 관한 것으로, 특히 절연막에 발생되는 결함을 최소화할 수 있는 반도체 소자의 절연막 형성 방법에 관한 것이다.
반도체 소자의 제조 공정에서는 층간 절연이나 배선 간의 절연을 위하여 절연막이 사용되고 있다. 이러한 절연막으로 TEOS, BPSG, SOD 등이 사용되고 있다.
이 중에서도 LP-TEOS막은 스텝 커버리지, 두께의 균일성 및 생산성 등이 우수하여 갭필(gap fill)이 필요치 않은 절연막이나 스페이서용으로 널리 사용되고 있다. 하지만 LP-TEOS막은 막질이 불안정(unstable)하기 때문에 후속 열공정에서 아웃 개싱(out gassing)이 심하게 발생한다.
특히, LP-TEOS막 상부에 또 다른 막(예를 들면, 배선)을 증착한 후 열공정을 실시하게 되면, 도 1에 도시된 바와 같이, 아웃 개싱으로 인하여 스팟(spot) 형태의 결함(defect)이 다랑 발생하게 된다.
도 1은 TEOS막 상에 발생된 스팟 형태의 결함을 보여주는 단면 SEM사진이다. 도면부호 101은 TEOS막이고, 102는 질화막이고, 103은 스팟이다.
이러한 스팟 결함(spot defect)은 패턴을 형성하는 과정에서 단선과 같은 패 턴의 불량을 유발한다.
도 2는 스팟 발생에 의한 패턴 불량을 보여주는 사진이다.
도 2를 참조하면, TEOS막을 형성하고 그 상부에 Ti/TiN을 증착한 후 열처리를 실시하고 패터닝을 실시하는 경우 볼록이&오픈 또는 티닝(Thinning)과 같은 결함이 발생된다. 이러한 결함들은 웨이퍼 전체에서 4000ea 이상 발생되며, 약 317개의 다이에서 발생되는 것을 알 수 있다.
이와 같은 불량은 TEOS 고유의 막질에 기인한다. 즉, LP-TEOS막은 Si(OC2H5)4 형태의 분자 구조를 지니는 막으로, 다량의 하이드로 카본(hydro-carbon; CxHy-)기를 지는 막이다. 이러한 LP-TEOS막은 후속 열공정을 거치면 휘발하여 제거되는 특성을 가지고 있다. 실제로, LP-TEOS막은 N2 분위기에서 800℃의 온도로 1시간 정도 어닐링을 실시하면 두께가 약 7.5% 정도 감소한다. 이 같은 값은 상당히 큰 값에 해당한다. 그러나, 이러한 아웃 개싱이 원활하게 발생하지 못하거나 부산물을 형성하게 되면 표면에 스팟 형태의 결함이 존재하게 된다.
도 3은 TEOS 표면에 존재하는 불순물 측정 결과를 나타내는 특성 그래프이다.
도 3을 참조하면, SIMS 분석 결과 TEOS 표면에는 일반 절연막과 다르게 상당량의 H, C 성분이 막 두께 전체에 존재하는 것을 알 수 있다.
이와 같은 TEOS막의 높은 레벨의 가스 성분은 후속 열공정에서 무한 아웃 개싱 소오스로 작용하여 지속적인 문제를 야기하게 된다. 특히, 패터닝 공정의 경우, TEOS 표면의 스팟 또는 카본 성분이 포토레지스트와 반응하여, 볼록한 부분에서 라인이 끊어지거나 얇아지는 것과 같은 불량이 발생된다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 절연막 형성 방법은 절연막을 형성하고 어닐링을 실시하여 절연막에 포함된 아웃개싱 소오스들을 제거한 후, 어닐링에 의해 절연막의 표면에 형성된 스팟(Spot) 또는 부산물(by-product), CH-기를 표면 처리로 제거함으로써, 절연막 표면에서의 결함 발생을 최소화하고 그 상부에 형성되는 패턴이 얇아지거나 끊어지는 것과 같은 불량을 억제하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법은 반도체 기판 상에 층간 절연막을 형성하는 단계, 및 층간 절연막에 포함된 아웃 개싱 소오스를 제거하기 위하여 열처리를 실시하는 단계를 포함한다.
상기에서, 층간 절연막은 LP_TEOS, BPSG 및 SOD 중 어느 하나로 형성된다.
열처리는 O2 분위기, N2O 분위기 및 진공 상태 중 선택된 하나의 분위기에서 급속 열처리 방식으로 실시할 수 있다. 이때, 급속 열처리는 700℃ 내지 1000℃의 온도에서 20초 내지 100초 동안 실시하는 것이 바람직하다.
한편, 열처리는 O2 분위기, N2O 분위기 및 진공 상태 중 선택된 하나의 분위기의 퍼니스에서 어닐링 방식으로 실시할 수도 있다. 이때, 어닐링은 700℃ 내지 1000℃의 온도로 30분 내지 1시간 동안 실시하는 것이 바람직하다.
열처리를 실시한 후, 층간 절연막 표면에 흡착된 아웃 개싱 소오스 또는 부산물을 제거하고 층간 절연막 표면에 형성된 스팟 결함들을 제거하기 위하여, 층간 절연막을 표면 처리하는 단계를 더 포함할 수 있다.
여기서, 표면 처리는 산소 플라즈마 처리, 플라즈마 에치 백, 습식 식각, 및 화학적 기계적 연마 방식 중 어느 하나의 방식으로 실시할 수 있다.
이때, 산소 플라즈마 처리 방식의 표면 처리는 200W 내지 1000W의 플라즈마 파워를 인가하고 300sccm 내지 700sccm의 O2를 공급하면서 10초 내지 60초 동안 실시할 수 있다.
플라즈마 에치 백 방식의 표면처리는 CxFy계 또는 NF계와 같은 불소 함유 가스를 사용하며, 10mTorr 내지 50mTorr의 압력에서 300W 내지 500W의 바이어스를 인가하면서 10초 내지 50초 동안 실시할 수 있다. 이때, 불소 함유 가스로 CHF3, CF4, C3F8 중 선택된 하나 또는 둘 이상의 혼합 가스를 사용할 수 있으며, 공급 유량은 10sccm 내지 200sccm으로 설정할 수 있다.
습식 식각 방식의 표면 처리는 NH4F계 또는 NF계와 같은 불소 함유액을 식각제로 사용하며, 상온 내지 70℃에서 1분 내지 10분 동안 실시할 수 있다. 이때, 불 소 함유액으로 H2O와 HF가 50:1 내지 200:1로 혼합된 DHF 용액이나, NH4F와 DHF가 100:1 내지 300:1로 혼합된 BOE 용액을 사용하는 것이 바람직하다.
화학적 기계적 연마 방식의 표면 처리는 연마 목표 두께를 100Å 이하로 설정하고, 슬러리로 실리카계 슬러리를 사용하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 4a를 참조하면, 트랜지스터, 커패시터, 플래시 메모리 셀 또는 금속 배선 과 같이 반도체 소자를 형성하기 위한 여러 요소(도시되지 않음)가 형성된 반도체 기판(401) 상에 층간 절연막(402)을 형성한다.
여기서, 층간 절연막(402)은 LP_TEOS(Low Pressure Tetra Ethyl Orthorhombic Silicated), BPSG(Boron Phosphorous Silicate Glass) 또는 SOD(Spin On Dielectric)로 형성할 수 있다. 이하, 층간 절연막(402)을 LP_TEOS로 형성하는 경우를 예로 설명하기로 한다.
도 4b를 참조하면, 층간 절연막(402)을 형성한 후, 층간 절연막(402)에 포함된 아웃개싱 소오스들을 제거하기 위하여 열처리를 실시한다.
층간 절연막(402)에는 탄소 성분, 수소 성분 또는 CxHy-기와 같은 성분을 다량으로 포함되어 있으며, 이들은 모두 아웃 개싱 소오스가 된다. 이러한 아웃 개싱 소오스가 층간 절연막(402)에 다량으로 포함된 상태에서 이들의 아웃 개싱이 원활하게 이루어지지 못하면, 층간 절연막(402)의 표면에 부산물을 형성하게 되어 표면에 스팟(Spot) 형태의 결함이 대량으로 발생하게 된다.
이를 방지하기 위하여, 층간 절연막(402)을 형성한 후 열처리를 실시하는 것이다.
이러한 열처리는 층간 절연막(402)을 증착한 온도보도 높은 온도에서 급속 열처리 방식이나 퍼니스에서 어닐링을 실시하는 방식으로 진행할 수 있다.
구체적으로 설명하면, 열처리를 급속 열처리로 실시하는 경우, O2 또는 N2O 분위기 또는 진공 상태에서 700℃ 내지 1000℃의 온도로 20초 내지 100초 동안 실 시할 수 있다.
열처리를 퍼니스에서 진행하는 경우, O2 또는 N2O 분위기 또는 진공 상태에서 700℃ 내지 1000℃의 온도로 30분 내지 1시간 동안 실시할 수 있다.
도 4c를 참조하면, 급속 열처리로 층간 절연막(402)에 포함된 아웃 개싱 소오스를 방출시키면 층간 절연막(402)에 포함된 아웃 개싱 소오스의 양은 큰 폭으로 감소하지만, 층간 절연막(402)의 표면에 아웃 개싱 소오스나 부산물이 잔류할 수 있으며, 스팟(403)과 같은 결함이 발생될 수 있다.
도 5는 열처리를 실시한 후 층간 절연막 표면의 결함 상태를 보여주는 사진이다.
도 5에 도시된 바와 같이, 층간 절연막(402)을 형성한 후 열처리를 실시하더라도, 볼록이&오픈 또는 티닝(Thinning)과 같은 결함이 발생된다. 하지만, 웨이퍼에서의 전체 결함 수는 377개로 현저하게 감소하며, 결함이 발생한 다이의 수도 155개로 절반 가까이 감소되는 것을 알 수 있다.
도 4d를 참조하면, 도 4c에서 설명한 아웃 개싱 소오스, 부산물 또는 스팟 결함들을 제거하기 위하여, 층간 절연막(402)의 표면 처리를 할 수 있다.
이러한 표면처리는 산소 플라즈마 처리(O2 Plasma Treatment), 플라즈마 에치 백(Plasma Etch Back), 습식 식각(Wet Etch Back) 또는 화학적 기계적 연마 방식으로 진행할 수 있다.
이 중에서 표면 처리를 산소 플라즈마 처리로 실시하는 경우, 200W 내지 1000W의 플라즈마 파워를 인가하고 300sccm 내지 700sccm의 O2를 공급하면서 10초 내지 60초 동안 산소 플라즈마 처리를 실시할 수 있다.
표면 처리를 플라즈마 에치 백으로 실시하는 경우, CxFy계 또는 NF계와 같은 불소(Fluorine) 함유 가스를 사용하며, 10mTorr 내지 50mTorr의 압력에서 300W 내지 500W의 바이어스를 인가하여 10초 내지 50초 동안 실시할 수 있다. 이때, 불소 함유 가스로 CHF3, CF4, C3F8 중 선택된 하나 또는 둘 이상의 혼합 가스를 사용할 수 있으며, 공급 유량은 10sccm 내지 200sccm으로 설정할 수 있다.
표면 처리를 습식 식각 방식으로 실시하는 경우, 식각제(Etchant)로 NH4F계 또는 NF계와 같은 불소(Fluorine) 함유액을 사용하는 것이 바람직하며, 상온 내지 70℃에서 1분 내지 10분 동안 실시할 수 있다. 이때, 불소 함유액으로 H2O와 HF가 50:1 내지 200:1로 혼합된 DHF 용액이나, NH4F와 DHF가 100:1 내지 300:1로 혼합된 BOE 용액을 사용할 수 있다.
표면 처리를 화학적 기계적 연마 방식으로 실시하는 경우, 평탄화 목적이 아닌 표면 개질 또는 결함 제거를 목적으로 화학적 기계적 연마 공정을 실시하는 것이므로, 연마 목표 두께를 100Å 이하로 설정하는 것이 바람직하다. 이때, 슬러리로는 연마 대상막이 TEOS계 산화막인 경우 실리카(Silica)계(SiO2) 슬러리를 사용하는 것이 바람직하다.
도 6은 표면 처리를 실시한 후 층간 절연막 표면의 결함 상태를 보여주는 사 진이다.
도 5에 도시된 바와 같이, 층간 절연막(402)을 형성하고 열처리를 실시한 후 표면 처리를 실시하더라도, 볼록이&오픈 또는 티닝(Thinning)과 같은 결함이 발생된다. 하지만, 열처리만 실시하는 경우보다 웨이퍼에서의 전체 결함 수는 144개로 보다 더 현저하게 감소하며, 마찬가지로 결함이 발생한 다이의 수도 137개로 보다 더 감소하는 것을 알 수 있다.
상술한 바와 같이, 본 발명은 절연막을 형성하고 어닐링을 실시하여 절연막에 포함된 아웃개싱 소오스들을 제거한 후, 어닐링에 의해 절연막의 표면에 형성된 스팟(Spot) 또는 부산물(by-product), CH-기를 표면 처리로 제거함으로써, 절연막 표면에서의 결함 발생을 최소화하고 그 상부에 형성되는 패턴이 얇아지거나 끊어지는 것과 같은 불량을 억제하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

Claims (15)

  1. 반도체 기판상에 층간 절연막을 형성하는 단계; 및
    상기 층간 절연막에 포함된 아웃 개싱 소오스를 제거하기 위하여 열처리를 실시하는 단계; 및
    상기 층간 절연막 표면에 흡착된 상기 아웃 개싱 소오스 또는 부산물을 제거하고 상기 층간 절연막 표면에 형성된 스팟 결함들을 제거하기 위하여, 층간 절연막을 표면 처리하는 단계를 포함하는 반도체 소자의 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 층간 절연막이 LP_TEOS, BPSG 및 SOD 중 어느 하나로 이루어진 반도체 소자의 절연막 형성 방법.
  3. 제 1 항에 있어서,
    상기 열처리가 O2 분위기, N2O 분위기 및 진공 상태 중 선택된 하나의 분위기에서 급속 열처리 방식으로 진행되는 반도체 소자의 절연막 형성 방법.
  4. 제 3 항에 있어서,
    상기 급속 열처리가 700℃ 내지 1000℃의 온도에서 20초 내지 100초 동안 실 시되는 반도체 소자의 절연막 형성 방법.
  5. 제 3 항에 있어서,
    상기 열처리가 O2 분위기, N2O 분위기 및 진공 상태 중 선택된 하나의 분위기의 퍼니스에서 어닐링 방식으로 진행되는 반도체 소자의 절연막 형성 방법.
  6. 제 5 항에 있어서,
    상기 어닐링이 700℃ 내지 1000℃의 온도로 30분 내지 1시간 동안 실시되는 반도체 소자의 절연막 형성 방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 표면 처리가 산소 플라즈마 처리, 플라즈마 에치 백, 습식 식각, 및 화학적 기계적 연마 방식 중 어느 하나의 방식으로 진행되는 반도체 소자의 절연막 형성 방법.
  9. 제 8 항에 있어서,
    상기 산소 플라즈마 처리 방식의 표면 처리는 200W 내지 1000W의 플라즈마 파워를 인가하고 300sccm 내지 700sccm의 O2를 공급하면서 10초 내지 60초 동안 실시되는 반도체 소자의 절연막 형성 방법.
  10. 제 8 항에 있어서,
    상기 플라즈마 에치 백 방식의 표면처리는 CxFy계 또는 NF계와 같은 불소 함유 가스를 사용하며, 10mTorr 내지 50mTorr의 압력에서 300W 내지 500W의 바이어스를 인가하면서 10초 내지 50초 동안 실시되는 반도체 소자의 절연막 형성 방법.
  11. 제 10 항에 있어서,
    상기 불소 함유 가스로 CHF3, CF4, C3F8 중 선택된 하나 또는 둘 이상의 혼합 가스가 사용되는 반도체 소자의 절연막 형성 방법.
  12. 제 11 항에 있어서,
    상기 불소 함유 가스의 공급 유량이 10sccm 내지 200sccm인 반도체 소자의 절연막 형성 방법.
  13. 제 8 항에 있어서,
    상기 습식 식각 방식의 표면 처리는 NH4F계 또는 NF계와 같은 불소 함유액을 식각제로 사용하며, 상온 내지 70℃에서 1분 내지 10분 동안 실시되는 반도체 소자의 절연막 형성 방법.
  14. 제 13 항에 있어서,
    상기 불소 함유액으로 H2O와 HF가 50:1 내지 200:1로 혼합된 DHF 용액이나, NH4F와 DHF가 100:1 내지 300:1로 혼합된 BOE 용액이 사용되는 반도체 소자의 절연막 형성 방법.
  15. 제 8 항에 있어서,
    상기 화학적 기계적 연마 방식의 표면 처리는 연마 목표 두께를 100Å 이하로 설정하고, 슬러리로 실리카계 슬러리를 사용하는 반도체 소자의 절연막 형성 방법.
KR1020040079903A 2004-10-07 2004-10-07 반도체 소자의 절연막 형성 방법 KR100616187B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040079903A KR100616187B1 (ko) 2004-10-07 2004-10-07 반도체 소자의 절연막 형성 방법
TW093138940A TWI282146B (en) 2004-10-07 2004-12-15 Method of forming insulating film in semiconductor device
DE102004060692A DE102004060692A1 (de) 2004-10-07 2004-12-15 Verfahren zum Bilden einer dielektrischen Schicht in einem Halbleiterbauelement
US11/022,460 US20060079097A1 (en) 2004-10-07 2004-12-22 Method of forming dielectric layer in semiconductor device
JP2004373086A JP2006108607A (ja) 2004-10-07 2004-12-24 半導体素子の絶縁膜形成方法
CNA2005100525208A CN1758421A (zh) 2004-10-07 2005-02-28 在半导体装置中形成介电层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079903A KR100616187B1 (ko) 2004-10-07 2004-10-07 반도체 소자의 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20060031025A KR20060031025A (ko) 2006-04-12
KR100616187B1 true KR100616187B1 (ko) 2006-08-25

Family

ID=36088951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079903A KR100616187B1 (ko) 2004-10-07 2004-10-07 반도체 소자의 절연막 형성 방법

Country Status (6)

Country Link
US (1) US20060079097A1 (ko)
JP (1) JP2006108607A (ko)
KR (1) KR100616187B1 (ko)
CN (1) CN1758421A (ko)
DE (1) DE102004060692A1 (ko)
TW (1) TWI282146B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031453B4 (de) * 2004-06-29 2009-01-29 Qimonda Ag Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
CN103500711B (zh) * 2013-10-15 2017-06-06 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN104752315B (zh) * 2013-12-25 2018-03-06 旺宏电子股份有限公司 半导体元件及其制造方法
CN110699663B (zh) * 2019-09-09 2022-11-22 长江存储科技有限责任公司 金属薄膜沉积方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03280435A (ja) * 1990-03-28 1991-12-11 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH11330415A (ja) 1998-05-15 1999-11-30 Matsushita Electric Ind Co Ltd 誘電体薄膜及びその形成方法
JP2000232102A (ja) 1999-02-12 2000-08-22 Matsushita Electric Ind Co Ltd 誘電体膜の製造方法
KR20000056081A (ko) * 1999-02-12 2000-09-15 윤종용 반도체 장치를 위한 저유전 층간 절연막의 제조 방법
KR20020002814A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 층간 절연막 형성방법
KR20020011229A (ko) * 2000-08-01 2002-02-08 박종섭 커패시터 제조 방법
KR20040048504A (ko) * 2002-12-03 2004-06-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5503882A (en) * 1994-04-18 1996-04-02 Advanced Micro Devices, Inc. Method for planarizing an integrated circuit topography
US5413940A (en) * 1994-10-11 1995-05-09 Taiwan Semiconductor Manufacturing Company Process of treating SOG layer using end-point detector for outgassing
US6489255B1 (en) * 1995-06-05 2002-12-03 International Business Machines Corporation Low temperature/low dopant oxide glass film
US5679211A (en) * 1995-09-18 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue
US5674783A (en) * 1996-04-01 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the chemical-mechanical polish (CMP) uniformity of insulator layers
US5849640A (en) * 1996-04-01 1998-12-15 Vanguard International Semiconductor Corporation In-situ SOG etchback and deposition for IMD process
US5849635A (en) * 1996-07-11 1998-12-15 Micron Technology, Inc. Semiconductor processing method of forming an insulating dielectric layer and a contact opening therein
US6228781B1 (en) * 1997-04-02 2001-05-08 Applied Materials, Inc. Sequential in-situ heating and deposition of halogen-doped silicon oxide
TW405209B (en) * 1998-04-20 2000-09-11 United Microelectronics Corp Method for improving the gassing of spin coating type glass
JP3278403B2 (ja) * 1998-11-05 2002-04-30 株式会社キンレイ 撚り線機
US6593195B1 (en) * 1999-02-01 2003-07-15 Agere Systems Inc Stable memory device that utilizes ion positioning to control state of the memory device
US6180540B1 (en) * 1999-02-18 2001-01-30 Taiwan Semiconductor Manufacturing Company Method for forming a stabilized fluorosilicate glass layer
US6261975B1 (en) * 1999-03-04 2001-07-17 Applied Materials, Inc. Method for depositing and planarizing fluorinated BPSG films
KR100470165B1 (ko) * 1999-06-28 2005-02-07 주식회사 하이닉스반도체 반도체소자 제조 방법
US6165915A (en) * 1999-08-11 2000-12-26 Taiwan Semiconductor Manufacturing Company Forming halogen doped glass dielectric layer with enhanced stability
JP2001189381A (ja) * 1999-12-27 2001-07-10 Sanyo Electric Co Ltd 半導体装置の製造方法
US6503840B2 (en) * 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US6677251B1 (en) * 2002-07-29 2004-01-13 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a hydrophilic surface on low-k dielectric insulating layers for improved adhesion
US6955997B1 (en) * 2003-05-16 2005-10-18 Advanced Micro Devices, Inc. Laser thermal annealing method for forming semiconductor low-k dielectric layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03280435A (ja) * 1990-03-28 1991-12-11 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH11330415A (ja) 1998-05-15 1999-11-30 Matsushita Electric Ind Co Ltd 誘電体薄膜及びその形成方法
JP2000232102A (ja) 1999-02-12 2000-08-22 Matsushita Electric Ind Co Ltd 誘電体膜の製造方法
KR20000056081A (ko) * 1999-02-12 2000-09-15 윤종용 반도체 장치를 위한 저유전 층간 절연막의 제조 방법
KR20020002814A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 층간 절연막 형성방법
KR20020011229A (ko) * 2000-08-01 2002-02-08 박종섭 커패시터 제조 방법
KR20040048504A (ko) * 2002-12-03 2004-06-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
JP2006108607A (ja) 2006-04-20
TWI282146B (en) 2007-06-01
KR20060031025A (ko) 2006-04-12
US20060079097A1 (en) 2006-04-13
DE102004060692A1 (de) 2006-04-13
CN1758421A (zh) 2006-04-12
TW200612516A (en) 2006-04-16

Similar Documents

Publication Publication Date Title
TWI414040B (zh) 氮化硼與硼－氮化物衍生材料的沉積方法
KR100322545B1 (ko) 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
JP2020520554A (ja) 超伝導体相互接続のための予洗浄および堆積の方法
US20040127002A1 (en) Method of forming metal line in semiconductor device
KR100518228B1 (ko) 반도체 소자의 제조방법
KR100616187B1 (ko) 반도체 소자의 절연막 형성 방법
KR100377174B1 (ko) 캐패시터의 제조 방법
JP6065366B2 (ja) 半導体装置の製造方法
KR100524805B1 (ko) 반도체 소자의 트렌치 갭필 방법
KR100415542B1 (ko) 반도체 소자의 콘택 형성 방법
KR100780686B1 (ko) 반도체소자의 제조방법
US6627533B2 (en) Method of manufacturing an insulation film in a semiconductor device
KR102599015B1 (ko) 기판 처리 방법
KR20190097560A (ko) 실리콘의 원자층 에칭 방법
TW201320241A (zh) 處理基板的系統與方法
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100504554B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100981673B1 (ko) 반도체 소자의 게이트 형성 방법
KR20000044867A (ko) 반도체 소자의 콘택홀 형성 방법
KR100849073B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20030050434A (ko) 반도체 소자의 감광막 제거방법
KR100414564B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JP2007115763A (ja) 半導体製造方法
CN104051322A (zh) 一种制作半导体器件的方法
KR20090016857A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee