JPH03280435A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、非結晶半導体薄膜を構成要素とする薄膜半導
体装置の製造方法に関する。

［従来の技術］ 非晶質シリコン薄膜、微結晶シリコン薄膜、多結晶シリ
コンＶ＃膜等の非単結晶半導体薄膜には、末端未結合部
分が多数存在する０例えば多結晶シリコン薄膜に関して
は、結晶粒界に存在する末端未結合部分等の欠陥が、キ
ャリアに対するトラップ準位となり、キャリアの伝導に
対して障壁として働＜　（Ｊ、　　Ｙ、　　Ｗ、　　５
ｅｔｏ、　　Ｊ、　　Ａｐｌ）１゜Ｐｈｙｓ、、４６．
ｐ５２４７（１９７５））。

従って、多結晶シリコン薄膜トランジスタの性能を向上
させるためには、前記欠陥を少なくする必要がある（Ｊ
、Ａｐｐｌ、Ｐｈｙｓ、、５３　（２）ｐＨ９３（１９
８２））、　　この目的のために水素による前記欠陥の
終端化が行なわれており、この様な水素化の方法として
は、水素プラズマ処理、水素イオン注入法、水素ガス雰
囲気中でのアニール法、成るいはプラズマ窒化膜からの
水素の拡散法等が知られている。

また、現在一般に量産されている大型パネル等、大型の
基板を用いた薄膜半導体応用製品には、応力がかかりす
ぎると素子が破壊されてしまうなどの基板の大型化数の
破局点の存在により、層間絶縁膜として、水素化の方法
が多岐に亘る二酸化珪素の代わりに、応力が小さいポリ
イミド等の材質が用いられているが、この類の材質は一
般に水素を通し歎く、水素ガス雲囲気中でのアニール法
を用いる程度の水素化しか行なわないか、成るいは水素
化そのものが行えないという、ＴＰＴ特性の向上にとっ
ては致命的な欠点がある。

［発明が解決しようとする課題］ まず、従来の水素化の方法では以下に述べる欠点があっ
た。　（１）水素イオン注入法に於いては、イオン注入
装置という高価な装置を必要とし、数百Ａ程度の多結晶
シリコン層に水素を打ち込む際の制御性が悪い等の欠点
がある。　（２）プラズマ窒化膜からの水素の拡散法に
於いては、水素の供給が不十分であるために、水素プラ
ズマ処理に比して特性が十分には向上しない等の欠点が
ある。

（３）水素プラズマ処理法に於いては、特性の向上とい
う点では優れているが、プラズマダメージによるゲート
耐圧不良、スレッシュホールド電圧のシフトその他の不
良が発生する等の欠点がある。

また、層間１色縁膜として非晶質二酸化珪素の代わりに
ポリイミド層を形成した場合、基板の大型化に対しては
応力の点で優り基板の歪みが少なくて済むと言う利点は
あるものの、水素の拡散係数が低いポリイミド層の場合
、ＴＦＴＷ性を水素化により向上させる有力な手段がな
かった。

そこで、本発明は水素化によるＴＰＴ特性の向上効果を
維持しつつ不良の発生を防止し、且つ水素化によるＴＰ
Ｔ特性の向上効果を基板の大型化に対応した形にもする
ものであり、その目的とするところは、前述の課題を解
決した薄膜半導体装置の製造方法を提供するところにあ
る。

［課題を解決するための手段］ 本発明の薄膜半導体装置の製造方法は、以下の特長を有
する。

（１）絶縁ゲート型電界効果トランジスタのチャネル領
域の少なくとも一部が非単結晶半導体よりなる半導体の
製造方法に於いて、層間絶縁膜としてのポリイミド層を
形成する工程、該ポリイミド層上に水素を含む非晶質シ
リコン膜を形成する工程、該非晶質シリコン膜上に水素
の拡散係数が前記ポリイミド層より小さいキャップ層を
形成する工程、熱処理によって該非晶質シリコン膜中に
存在する水素を脱離及び拡散する工程を少なくとも有す
ることを特長とする。

（２）絶縁ゲート型電界効果トランジスタのチャネル領
域の少なくとも一部が非単結晶半導体よりなる半導体の
製造方法に於いて、非晶質二酸化珪素層を形成する工程
、該非晶質二酸化珪素層上に水素を含む非晶質シリコン
膜を形成する工程、該非晶質シリコン膜上に水素の拡散
係数が非晶質二酸化珪素よりも小さい物質からなるキャ
ップ層を形成する工程、熱処理によって該非晶質シリコ
ン膜中に存在する水素を脱離及び拡散する工程を少なく
とも有することを特長とする。

［実施例１ 本発明の実施例を、第１図の本発明に於ける薄膜トラン
ジスタの工程図に従って説明する。

第１図（ａ）は、ガラス、石英などの絶縁性非晶質基板
若しくは５ｉ０２等の絶縁性非晶質材料層などの絶縁性
非晶質材料からなる支持層１００表面上に、多結晶シリ
コン等の非単結晶シリコン薄膜１０１を積層し、その後
ホトリソグラフィー法により該非単結晶シリコン薄膜を
パタニングする工程である。該非単結晶シリコン薄膜の
形成方法としては以下に述べるような方法がある。

（１）減圧ＣＶＤ法で５８０℃〜６５０℃程度で多結晶
シリコン薄膜を形成する。

（２）ＥＢ蒸着法、スパッタ法、プラズマＣＶＤ法等で
非晶質シリコン薄膜を堆積後、５５０°Ｃ〜６５０°Ｃ
程度で２〜７０時間程時間和成長アニールを行ない、粒
径１〜２μｍ以上の大粒径の多結晶シリコン薄膜を形成
する。

（３）減圧ＣＶＤ法等で多結晶シリコン薄膜を堆積後、
イオンインプランテーション法によりＳｉ等を打ち込み
、該多結晶シリコン薄膜を非晶質化した後、５５０℃〜
６５０℃程度で固相成長アニールを行い、粒径１〜２μ
ｍ程度の大粒径多結晶シリコン薄膜を形成する。

尚、非単結晶シリコン薄膜１０１としては、上述の多結
晶シリコン薄膜以外にも微結晶シリコン薄膜若しくは非
晶質シリコン薄膜を用いてもよい。

次に第１図（ｂ）に示すように熱酸化法等によりゲート
酸化膜１０２を形成する。ドライ酸化法を用いれば酸素
雰囲気中で約１１５０’Ｃの熱処理を行なうことによっ
て、絶縁耐圧の高いゲート酸化膜を得ることが出来る。

ウェット酸化法を用いれば９００°Ｃ程度の低温の熱処
理でもゲート酸化膜が形成されるが、ドライ酸化法で形
成されたゲート酸化膜に比べれば絶縁耐圧は低く、膜質
は劣る。

前記非単結晶シリコン薄膜１０１として多結晶シリコン
薄膜を用いた場合は、この熱酸化工程で熱処理による結
晶成長が進み、対体積結晶化率が向上し、結晶粒径が拡
大する。また、前記非単結晶シリコン薄膜１０１として
非晶質シリコン薄膜若しくは微結晶シリコン薄膜を用い
た場合にも、この熱酸化工程で熱処理による結晶成長が
進み、結晶粒径５０００人から数μｍの大きさの多結晶
シリコンに結晶成長する。尚、ゲート酸化膜の形成方法
としては上述の熱酸化法に限らず、ＣＶＤ法、プラズマ
ＣＶＤ法、ＥＣＲプラズマＣＶＤ法、光ＣＶＤ法、スパ
ッタ法等でＳｉＯ２膜を形成する方法、プラズマ酸化法
等で低温酸化する方法等もある。これらの方法は、工程
の温度を６００℃程度以下の低温に出来るため、基板と
して安価なガラス基板を用いることも可能となる点で優
れている。

次に第１図（Ｃ）に示すようにゲート電極１０３を形成
する。該ゲート電極材料としては、−船釣に多結晶シリ
コンが用いられている。該多結晶シリコン層の形成方法
としては、減圧ＣＶＤ法で多結晶シリコン層を形成し、
Ｐ　Ｃ１０３等を用しＡた熱拡散法により、ｎ″ｐｏｌ
ｙ−８ｉを形成する方法、プラズマＣＶＤ法等で、例え
ばＢ（ボロン）若しくはＰ　（ｍ）を不純物としてドー
プした非晶質シリコン層を形成し、５５０℃〜６５０℃
程度の固相成長アニールを２時間〜７０時間程度行い、
該非晶質シリコン層を多結晶化することで、ｐ″ｐ。

１ｙ−３ｉ層若しくはｎ’ｐｏｌｙ−３ｉ層を形成する
等の方法がある。　（以下、非晶質シリコン層に固相成
長アニールを施すことを、固相成長アニール法と呼ぶ。

）特に固相成長アニール法を用いてゲート電極を形成し
た場合には、結晶粒径１〜２μｍ以上の結晶粒を含む大
粒径の多結晶シリコンが形成できるため、熱拡散法を用
いた場合よりも低抵抗の多結晶シリコンゲート電極を得
ることが出来ると言う利点がある。更に、減圧ＣＶＤ法
由来か固相成長アニール法由来かまたその他の方法由来
かを問わず、ゲート電極としてｐ’ｐｏｌｙＳｉを用い
た場合は、チャネルイオンインブランテーション工程を
省くことが出来ると言う利点があるが、訂細は後述する
。尚、固相成長アニル法を用いる場合には、ゲート電極
のパタニングの後に固相成長アニールを行なっても良い
し、固相成長アニールの後にゲート電極のパタニングを
してもよい、続いて該ゲート電極１０３をマスクとして
不純物元素をイオン注入して、ソース領域１０４及びド
レイン領域１０５を形成する（この工程に伴って、チャ
ネル領域１０６も自動的に形成される）、前記不純物元
素としては、Ｐ　（ｊＡ）、Ａｓ（砒素）、またはＢ（
ボロン）等が用いられている。

次に第１図（ｄ）に示すように、後述の非晶質シリコン
層のエツチング時のストッパー層１０７として、非晶質
二酸化珪素層を積層する。該ストッパー層の膜厚は応力
の低減のため１００〜３００Ａ程度がよく、特に１００
〜２００人が望ましい。

積層の手段としてはＣＶＤ法が用いられるが、ブラズＶ
ＣＶＤ法、ＥＣＲブラズ７ＣＶＤ法、光ＣＶＤ法、スパ
ッタ法等でＳｉＯ２膜を形成する方法、若しくはプラズ
マ酸化法等で低温酸化する方法でもよい、また、熱酸化
法を用いると表面熱酸化によりゲート電極のチャネル長
方向の寸法が減りはするものの、ソース領域及びドレイ
ン領域に注入した不純物元素の横方向拡散長を考慮した
チャネル長未満まで減らなければ有効である。材質とし
ては特に非晶質二酸化珪素である必要はなく、水素の拡
散係数が後の工程で積層するキャップ層の材質に於ける
水素の拡散係数より小さい絶縁体であればよい、第１図
（ｅ）に示したような、スピン−オン−グラス（ＳＯＧ
）の中でも有機ＳＯＧの様な平坦性の高い材質をストッ
パー層１０７として用いれば、ゲート電極上では薄く、
ソース領域上及びドレイン領域上では厚く、と言う積層
も可能であり、この場合は、次の非晶質シリコン層を積
層する工程及びキャップ層を積層する工程の際の段切れ
を防止することが出来る。そして有機ＳＯＧの種類によ
っては水素の拡散係数が違うため、後の水素化アニール
工程によって、ソース領域付近及びドレイン領域付近に
関しては弱いがチャネル領域付近に関しては強い水素化
、成るいは逆に、チャネル領域付近に関しては弱いがソ
ース領域付近及びドレイン領域付近に関しては強い水素
化も可能である。尚、有機ＳＯＧはストッパー層として
ばかりでなく、このまま層間絶縁膜として用いることも
可能である。この場合は、後のストッパー層の剥離工程
が省けると言う利点がある。

第１図（ｆ）の様に、ストッパー層としてポリイミド層
を形成することも可能である。この場合のポリイミドと
しては、後の水素化アニール工程のための温度に耐熱性
があることと、水素の拡散係数が後に積層するキャップ
層の材質に於ける水素の拡散係数よりも大きいことの二
点が十分条件である。この様なポリイミドを選んだ場合
には、ストッパー層としてではなく、このまま層間絶縁
膜としても使えるので、ストッパー層の剥離工程が省け
る点で優れている。平坦性の高いポリイミドをストッパ
ー層１０７として用いれば、後の非晶質シリコン層を積
層する工程及びキャップ層を積層する工程の際の段切れ
を防止すること力５出来る。

非晶質シリコン層のエツチング時のストツノ〜−として
の働きが優れている材質を用いた場合をよ層の更なる薄
膜化ができ、応力の低減に尚有効である。

続いて、前記ソース領域１０４内及びドレイン領域１０
５内の不純物活性化と、前記ストッパー層１０７の緻密
化の目的で、６００℃〜１０００℃程度の熱処理を行な
う、この熱処理によって変成若しくは変形する材質を前
記ストッパー層として選んだ場合に主として有効である
が、この熱処理工程と前記ストッパー層の積層工程は逆
でも構わない。

次に第１図（ｇ）に示すように非晶質シリコン膜１０８
をプラズマＣＶＤ法等の方法で成膜する。

この際、非晶質シリコン膜中には１０％程度の水素が含
まれている。使用装置は特別な装置ではなく、通常のプ
ラズマＣＶＤ装置を利用して成膜が可能である。成膜ガ
スとしてはモノシラン（ＳｉＨａ　）ガスまたはＳ　ｉ
　Ｈａガスを水素ガス若しくはアルゴンガス等で希釈し
たモノシラン混合ガスを用い、内圧０．３〜２Ｔｏｒｒ
で、１３．５６ＭＨｚの高周波により前記ガスをガス分
解して非晶質シリコン膜を膜＊５００Ａ〜１μｍ程度成
膜する。成膜時の基板温度としては、室温〜３５０°Ｃ
程度がよいが、後述の水素化アニール工程時に効率よく
水素が脱離する点から、２００°Ｃ以下が特に望ましい
、前記ストッパー層として有機ＳＯＧ若しくは無８１１
ＳｏＧ若しくはポリイミドを用いた場合にはプラズマダ
メージによりクラックを生じる可能性があるので、非晶
質シリコン膜の成膜工程に於いては、プラズマＣＶＤ法
ではなく、ＬＰＣＶＤ法、スパッタ法、超高真空下での
蒸着法等の方法で代用しなければならないか、若しくは
非晶質シリコン膜の成膜の前にＣＶＤ法などによりＳｉ
Ｏ２を積層する方法、またはプラズマダメージが表面の
みにとどまる表面０２プラズマ処理等の方法により薄い
Ｓ　ｉ　Ｏ２膜を形成するなどしておく前処理が必要と
なることがある。

続いて、第１図（ｈ）に示すように該非晶貿シリコン膜
１０８上にキャップ層１０９を形成し、３００℃〜５０
０℃程度の温度で水素化アニール工程を行なう、アニー
ル時間は３０分〜５時間程度である。このアニールによ
って非晶質シリコン膜から原子状の水素が脱離し、スト
ッパー層または眉間絶縁膜、ゲート電極、ゲート絶縁膜
、半導体領域を拡散し、多結晶シリコンの結晶粒界等に
存在する末端未結合部分を終端化する。但しこの水素化
アニール工程に於いては、非晶質シリコン膜の水素の脱
離特性を考慮して、所定の水素化アニール温度に達する
までに１０℃／分以上の急激な速度の温度上昇は避ける
べきである。但し、非晶質シリコン膜は後の工程で剥し
てしまうので、多少のクラックまたは膜剥離などは厭わ
ないと言う場合には１０°Ｃ／分より速い温度上昇速度
でも構わない、尚、キャップ層１０９としては非晶質シ
リコンから発生する水素が拡散しにくい材料が望ましく
、例えば、Ｃｒ、Ｍｏ、Ａ１等の金属薄膜をスパッタ法
、蒸着法等で３００Ａ−１μｍ程度形成する、若しくは
非晶質窒化珪素（ａ−３ｉＮ、）を１０００人〜１μｍ
程度形成する等の方法が特に優れている。また、キャッ
プ層の材質は上記材料に限らず、前記ストッパー層の材
質よりも水素が拡散しにくい（拡散係数が小さい）材料
である点が重要である。

続いて第１図（ｉ）に示すように、前記キャップ層１０
９及び非晶質シリコン膜１０８をエツチング除去した後
層間絶縁膜１１０を積層する。該層間絶縁膜の材質とし
ては、基板の大型化に伴う応力軽減の目的で、ポリイミ
ド、または有８！ＳＯＧ等の材質が特に有効である。勿
論従来例のように、あらためて二酸化珪素膜を積層して
もよい、前記ストッパー層として、応力を発生する材質
を選んだ場合には、層間絶縁膜を積層する前に、可能な
らばストッパー層の完全剥離若しくは一部剥離を行なっ
てもよい。前記ストッパー層として、そのまま層間絶縁
膜として使用できる材質を用いた場合には、改めて層間
絶縁膜を積層しなくてもよい。

そしてソース領域及びドレイン領域のコンタクト電極１
１１を形成すれば薄膜トランジスタが完成する。該コン
タクト電極材料としてはＡ１、Ｃｒ、Ｎｉ等の金属材料
を用いる。

本発明により形成した多結晶シリコンＴＰＴ　（ｐｏｌ
ｙ−８ｉ　　ＴＦＴ）の電界効果移動度はＮチャネルで
５００ｍ２／Ｖ−ｓ　（ＬＰＣＶＤ法５９０℃で多結晶
シリコンを形成した場合）〜１６０ｃｍ２／Ｖ−ｓ（プ
ラズマＣＶＤ法で形成した非晶質シリコンを６００°Ｃ
で約１７時間固相成長させた場合）となり、水素ガス雰
囲気中でアニールしただけの場合（〜１０　ｃｍ２／Ｖ
　−ｓ　）と比べて大幅な特性向上が為された。

続いて水素化に伴うスレッシュホールド電圧制御の問題
に関して述べる。多結晶シリコンＴＰＴを水素化すると
、Ｎチャネルトランジスタがエンハンスメント方向にシ
フトするが、チャネル領域に１０　”〜１０　′９／　
ｃ　ｍ　’程度の不純物をドープすることで、スレッシ
ュホールド電圧を制御することが出来る０例えば第１図
に於いて、ゲート電極を形成する前にイオンインプラン
テーション法等でＢ（ボロン）等の不純物を１０目〜１
０　Ｉ３／　ｃｍ２程度のドーズｍで打ち込む等の方法
がある。特に、　ドーズ■が前述の値程度であれば、Ｐ
チャネルトランジスタ、Ｎチャネルトランジスタともオ
フ電流が最小になるようにスレッシュホールド電圧を制
御することが出来る。従って、０ＭＯ３型のＴＰＴ素子
を形成する場合に於いてもＰチャネル、Ｎチャネルを選
択的にチャネルドープせずに、全面を同一の工程でチャ
ネルドープすることが可能である。また、前述のように
ゲート電極として従来の熱拡散法によるｎ’ｐｏｌｙ−
３ｉを用いる代わりに、固相成長法等で形成したｐ″ｐ
ｏｌｙ−３ｉを用いることで、チャネルイオンインブラ
ンテーション工程を行なわずにスレッシュホールド電圧
を制御することもできる。

次に、従来の水素プラズマ処理で発生し易いプラズマダ
メージによる不良が、本発明の水素化では全く発生しな
い理由に関して述べる。水素プラズマ処理で発生するダ
メージの原因は、今のところ明らかではないが、プラズ
マ雰囲気中に浸されたことにより基板にチャージアップ
が起こり、ゲ−トーソースドレイン間に電圧がかかった
状態になり、また基板温度が３００°Ｃ程度と比較的高
いため、疑似的にＢＴストレス（バイアス及び温度スト
レス）が加わる上、更に水素プラズマ処理時間も１〜２
時間時間上比較的長時間に亘るために、ＴＰＴに不良が
生じたとするモデルが現象をよく説明している。このモ
デルに則ると、本発明の水素化の方法では、非晶質シリ
コン膜をプラズマＣＶＤ法で成膜し、アニールによって
該非晶質シリコンから脱離した水素原子によって水素化
を行なっているため、非晶質シリコン膜成膜時に上述の
ようなりＴストレスが加わらなければダメージは発生し
ない、実際、非晶質シリコン膜をプラズマＣＶＤ法で成
膜しただけでは、上述のようなりＴストレスは殆ど加わ
らず、本発明で作成したＴＰＴでは、プラズマダメージ
による不良を全く無くすることが出来た。その理由とし
ては、以下の２点が考えられる。

（１）水素プラズマ処理と比べ非晶質シリコン膜の成膜
では、高周波電力が１桁程度小さいため（直径２０ｃｍ
の電極サイズで、水素プラズマ処理が１００〜２００Ｗ
を費やすのに対し非晶質シリコン膜の成膜には１０〜２
０Ｗ）、チャージアップが起こりにくい。

（２）水素プラズマ処理では、高周波により分解した水
素ガスを供給する作用と、熱拡散によって分解した水素
ガスを前記チャネル領域付近まで拡散させる作用を同時
に行なう、従って、基板温度を２５０℃〜３５０℃程度
の比較的高温に保たなければ水素化の効果は激減してし
まう、一方、本発明では分解した水素ガスの供給と、熱
拡散による水素化とを、非晶質シリコン膜成膜時に行な
うのではなく、別個のアニール工程で行なうため、非晶
質シリコン膜成膜時の基板温度を低温化することが可能
である。更に、十分条件として、非晶質シリコン膜の成
膜時に於ける基板温度が低い方が、水素化アニール工程
に於ける水素の脱離の効率が良くなると言うことがある
。

よって本発明に於いては、プラズマを用いて非晶質シリ
コン膜を成膜した場合でも疑似的なりＴストレスを生じ
ないか、成るいは僅少にすることが可能である。

以上述べたように、本発明を応用すれば、オン電流が大
きくオフ電流が小さくサブスレッシュホールド電圧の立
ち上がりが急峻で信頼性の優れたトランジスタを、プラ
ズマダメージ等による不良を皆無にして製造可能となる
。更に本発明によれば、大型パネルなど大面積の基板を
水素化することも容易である上、量産性も向上すると言
う大きな利点がある。

本発明の応用としては、例えば、非結晶シリコンを素子
材としたＴＰＴによって構成された液晶表示パネル、密
着型イメージセンサ、　ドライバ内蔵型のサーマルヘッ
ド、有機系ＥＬ等を発光素子としたドライバ内蔵型の光
書き込み素子や表示素子、三次元ＩＣ等が考えられる０
本発明を用いることで、これらの素子の高速化、高解像
度化等の高性能化が実現される。更に、実施例で説明し
たように、６００℃程度以下の低温プロセスに本発明を
応用することにより、基板として安価なガラスを用いた
大面積で且つ高性能の半導体装置も実現可能となる。

尚、第１図では、ｐｏｌｙ−ＳｉＴＦＴ製造工程に本発
明を適用した場合を例としたが、本発明はこれに限定さ
れるものではない０本発明は、チャネル領域の少なくと
も一部が多結晶である絶縁ゲート型電界効果トランジス
タ全てに対し有効である。また、チャネル領域の少なく
とも一部が微結晶である絶縁ゲート型トランジスタや、
チャネル領域の一部がスパッタ法や蒸着法等で形成した
水素化の不十分な非晶質半導体からなるトランジスタに
於いても有効である。

また、チャネル領域が単結晶であっても、三次元ＩＣの
ように再結晶化若しくは固相成長させたシリコン層に素
子を形成する場合、結晶内に生じ易い、亜粒界なとの欠
陥を、本発明に基づく半導体装置の製造方法で、末端未
結合部分の終端化を行なうと特性の向上に効果がある。

更に、ＨＢＴ　（ヘテロバイポーラトランジスタ）等の
へテロ接合界面の欠陥密度の低減に対しても本発明は有
効である。特に、ヘテロ接合を形成する二つの半導体層
のうちの少なくとも一方が非単結晶半導体よりなる場合
には、本１発明による水素化処理により、膜中及び界面
の欠陥を同時に低減することが出来る。

また、非単結晶半導体を素子材とした太陽電池・光セン
サやバイポーラトランジスタ、静電誘導トランジスタを
はじめとして、本発明は幅広く半導体プロセス全般に応
用することが出来る。

［発明の効果１ 以上述べたように、本発明によればｐｏｌｙ−３ｉＴＦ
Ｔ等のチャネル領域の少なくとも一部が非単結晶半導体
よりなる絶縁ゲート型電界効果トランジスタの高性能化
を、プラズマダメージによる不良若しくは基板応力によ
る不良等もなく実現できる。また、本発明は絶縁ゲート
型電界効果トランジスタに限らず、半導体プロセス全般
に亘り広く応用することが出来、その効果はきわめて大
きい。

【図面の簡単な説明】

第１図（ａ）〜（ｉ）は本発明の実施例に於ける薄膜半
導体装置の製造工程図の一例である。 ００・・・・・・支持層 ０１・・・・・・非単結晶シリコンｖＩ膜０２・・・・
・・ゲート酸化膜 ０３・・・・・・ゲート電極 ０４・・・・・・ソース領域 ０５・・・・・・ドレイン領域 ０６・・・・・・チャネル領域 ０７・・・・・・ストッパー層 ０８・・・・・・非晶質シリコン膜 ０９・・・・・・キャップ層 １０・・・・・・層間絶縁膜 １１・・・・・・コンタクト電極 以　　上

Claims (2)

【特許請求の範囲】
1. （１）絶縁ゲート型電界効果トランジスタのチャネル領
   域の少なくとも一部が非単結晶半導体よりなる半導体の
   製造方法に於いて、層間絶縁膜としてのポリイミド層を
   形成する工程、該ポリイミド層上に水素を含む非晶質シ
   リコン膜を形成する工程、該非晶質シリコン膜上に水素
   の拡散係数が前記ポリイミド層より小さいキャップ層を
   形成する工程、熱処理によって該非晶質シリコン膜中に
   存在する水素を脱離及び拡散する工程を少なくとも有す
   ることを特徴とする薄膜半導体装置の製造方法。
2. （２）絶縁ゲート型電界効果トランジスタのチャネル領
   域の少なくとも一部が非単結晶半導体よりなる半導体の
   製造方法に於いて、非晶質二酸化珪素層を形成する工程
   、該非晶質二酸化珪素層上に水素を含む非晶質シリコン
   膜を形成する工程、該非晶質シリコン膜上に水素の拡散
   係数が非晶質二酸化珪素よりも小さい物質からなるキャ
   ップ層を形成する工程、熱処理によって該非晶質シリコ
   ン膜中に存在する水素を脱離及び拡散する工程を少なく
   とも有することを特徴とする薄膜半導体装置の製造方法
   。