JPH0393236A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［・産業上の利用分野］ 本発明は、半導体装置の製造方法に係わり、特に、絶縁
ゲート型電界効果トランジスタの製造方法に関する． ［従来の技術］ 近年、三次元ＩＣや、大型で高解像度の液晶表示パネル
や、高速で高解像度の密着型イメージセンサ等へのニー
ズが高まるにつれて、低温で良質のゲート絶縁膜を形成
する技術が重要となってきた．熱酸化法は、９００〜１
２００℃程度の高温プロセスであるため、　（１）安価
なガラス基板上に素子を形成できない．　（２）三次元
ＩＣでは下層部の素子に悪影響（不純物の拡散等）を与
える等の問題があり、ＣＶＤ法等で低温で酸化膜を成膜
する技術の検討が進められている． ［発明が解決しようとする課Ｍ］ ところが、ＣＶＤ法等で成膜した酸化膜は、ゲ一ト絶縁
耐圧、界面準位密度が高い等の問題があり、実用レベル
の素子を安定して形成することが困難であった．そこで
本発明はこの様な問題点を解・決するもので、その目的
とすると．ころは、ゲート絶縁耐圧が高く、界面準位密
度が低く、信頼性が高い絶縁ゲート型電界効果トランジ
スタを再現性良く形成する製造方法を提供するとこ゛ろ
にある．［課題を解決するための手段コ 本発明の半導体装置の製造方法は、以下の特徴を有する
． （１）シリコン層とゲート絶縁膜の少なくとも近傍を真
空を破らずに連続形成し、該シリコン層を熱処理等で結
晶成長させる工程を少なくとも有する． （２） （ａ）絶縁性非品質材料上にシリコン層を形成する工程
、 （ｂ）該シリコン層を熱処理等によって、多結晶化する
工程、 （ｃ）多結晶化されたシリコン層上にシリコン層を形成
し、真空を破らずに、ゲート絶縁膜を形成する工程、 （ｄ）熱処理等によって該シリコン層を結晶成長さ′せ
る工程、 を少なくとも有する． （３〉前記多結晶化されたシリコン層上に形成するシリ
コン層が非品質シリコンである．（４）前記多結晶化さ
れたシリコン層上にシリコン層を形成し、真空を破らず
に、ゲート絶縁膜を形成した後、熱処理等によって、該
シリコン層を結晶成長させる工程を有する． （５）前記多結晶化されたシリコン層上にシリコン層を
形成する工程、熱処理等によって該シリコン層を結晶成
長させる工程、ゲート絶縁膜を形成する工程を有し、こ
れらの工程が真空を破らずに成される． （６〉前記多結晶化されたシリコン層上に形成するシリ
コン層をスパツタ法で形成する．（７）前記ゲート絶縁
膜をスパッタ法で形成する．［実施例］ 第１図は、本発明の実施例における半導体装置の製造工
程図の一例である．尚、第１図では半導体素子として薄
膜トランジスタ（ＴＰＴ）を形成す・る場合を例として
いる． 第１図において、　（ａ）は、ガラス、石英等の絶縁性
非品質基板、もしくはＳｉ０２等の絶縁性非晶質材料層
等の絶縁性非晶質材料１０１上にシリコン層１０２を形
成する工程である．成膜条件の一例としては、ＬＰＣＶ
Ｄ法で５００℃〜５６０℃１度で膜厚１００Ａ〜２００
０Ａ程度のシリコン膜を形成する等の方法、プラズマＣ
ＶＤ法で基板温度を室温〜６００℃程度に保持し、モノ
シラン若しくはモノシランを水素、アルゴン、ヘリウム
等で希釈したガスを反応室内に導入し、高周波エネルギ
ー等を加えガスを分解して所望の基板上にシリコン層を
膜厚１００Ａ〜２０００Ａ程度形成する等の方法がある
．ただし、成膜方法はこれに限定されるものではなく、
例えば、スパッタ法、蒸着法、ＥＢ蒸着法、ＭＢＥ，Ｅ
ＣＲブラズ７’Ｃ　Ｖ　Ｄ法、光ＣＶＤ法等で非晶質シ
リコン、若しくは微結晶シリコンを形成する方法がある
．又、ＣＶＤ法等で多結晶シリコンを形成後，Ｉ／Ｉ（
イオンインブラ）法で該多結晶シリコンを非晶質化する
等の方怯もある． 第１図（ｂ）は、該シリコン層１０２を熱処理等により
結晶成長させる工程である．熱処理条件は、工程（ａ）
のシリコン層の成膜方法によってその最適条件が異なる
． 例えば、ＬＰＣＶＤ法で成膜した場合は、５５０℃〜６
５０℃程度で２〜５０時間程度窒素もしくはＡｒ等の不
活性ガス雰囲気中で熱処理することで多結晶シリコン層
１０３が形成される．又、プラズマＣＶＤ法で形成した
場合は、例えば、成膜時の基板温度によって以下に述べ
るような違いがある． （１）基板温度が室温〜１５０℃程度の比較的低温で成
膜した膜は、膜中に多量の水素を含む非晶質シリコンに
なるが、２００〜３００℃程度で成膜した膜と比べてよ
り低温の熱処理で腹中の水素を抜くことが出来る．熱処
理条件の一例を以下に述べる．プラズマＣＶＤ反応室内
で成膜後の非晶質シリコン膜に第一のアニールを行う．
成膜温度が低い非晶質シリコン膜はボーラスな膜である
た・め、成膜後そのまま大気中に取り出すと腹中に酸素
等が取り込まれ易く、膜質低下の原因となるが、大気中
に取り出す前に適切な熱処理を行うと膜の緻密化が成さ
れ、酸素等の取り込みが防止される．熱処理温度は３０
０℃以上が望ましく、４００〜５００℃程度まで温度を
上げると特に効果が大きい．尚、熱処理温度が３００℃
未満であっても熱処理による膜の緻密化の効果はある．
但し、真空を破らずに連続してアニールを行う場合は第
一のアニールを省くこともできる． 続いて、第二のアニールを行う．低い成膜温度で形成さ
れた非晶質シリコン膜は５５０℃〜６５０℃程度の比較
的低温の熱処理を数時間〜４０時間程度行なうと、水素
の脱離と結晶成長が起こり、結晶粒径１〜２μｍ程度の
大粒径の多結晶シリコンが形成される．尚、第一のアニ
ール及び第二のアニールとも所定のアニール温度まで昇
温する際に短時間で急激に温度を上昇させるのは好まし
くない．その理由は、温度を上昇するにつれて（特に、
３００℃を越えると）膜中の水素の脱離が起こ・り、昇
温速度が急激であると膜中に欠陥を形成し易くなる．場
合によってはビンホールができたり、膜が剥離すること
もある．少なくとも３００℃以上の温度では２０℃／分
よりも遅い昇温速度（５℃／分よりも遅い昇温速度が特
に望ましい〉で温度を徐々に上昇すると膜中の欠陥は少
なくなる． （２〉基板温度が１５０℃〜３００℃程度で成膜した膜
は、上述の低温で形成した非晶質シリコン膜に比べて、
膜中の水素量は減少するが水素が脱離する温度はより高
温側にシフトする．ただし、成膜後の膜は低温で形成し
た膜に比べて緻密であるため上述の第一のアニールを省
くこともできる．第二のアニール条件は、５５０℃〜８
５０℃程度の熱処理を数時間〜４０時間程度行うと、水
素の脱離と結晶成長が起こり、結晶粒径１〜２μｍの大
粒径の多結晶シリコンが形成される．尚、５５Ｏ℃〜６
５０℃までの昇温方法は、　（１）の場合と同様に少な
くとも３００℃以上の温度では２０℃／分（望ましくは
、５℃／分）よりも遅い昇温速，度で温度を徐々に上昇
すると膜中の欠陥が少なくなり望ましい． （３）基板温度が３００℃を越えると腹中の水素量はさ
らに減少するが、５５０℃〜６５０℃程度のアニールで
は水素の脱離が起こり難くなるため、前記温度よりもよ
り高い温度での熱処理が重要となる．尚、基板温度が５
００℃程度以上で形成した膜を固相成長した場合は、＜
１　１　０＞もしくは＜１００＞に配向した多結晶シリ
コンが得られる為、ＴＦＴの界面準位密度の低減や電界
効果移動度の向上等の効果がある． 第１図（ｃ）は、工程（ｂ）より高い所定の熱処理温度
で該多結晶シリコン層１０３を熱処理する工程である．
尚、１０３゜は結晶粒界を示す．工程（ｃ）はＺ　省く
こともできるが、結晶化率を向上させる為に、重要な工
程である．工程（ｂ）で固相成長法で結晶成長させた多
結晶シリコン層１０３の結晶化率は必ずしも高くない．
例えば、ＬＰＣＶＤ法でＳＯＯ℃〜５６０℃程度の比較
的低温で形成したシリコン膜（非品質シリコン、若しく
は非晶質相中・に微少な結晶領域が存在する微結晶シリ
コンになっている．）を熱処理で固相成長させた場合は
、その結晶化率は、５０％〜７０％程度と低い．そこで
、工程（ｃ）で工程（ｂ）より高い温度で熱処理するこ
とで、該多結晶シリコン層の未結晶化領域を結晶化させ
る工程を設けることが重要となる．その結果、結晶化率
を９９％以上に高めることができる．熱処理温度として
は、７００℃〜１２００℃程度の間に最適値が存在する
．但し、基板としてガラスを用いた場合は、上述のよう
な高温にさらすことはできないため、エキシマレーザ等
の短波長光を照射することで半導体の表面層近傍のみを
上述の温度まで昇湿させ、半導体層と基板界面近傍は６
００℃程度以下になるように、照射強度及び照射時間を
最適化することが重要である．一例としては、ＸｅＣｌ
エキシマレーザ（波長　ｓｏｓｎｍ）を用い、照射強度
０．１〜０．５　Ｊ　／　ｅ　ｍ　２程度で１〜１０パ
ルス（１パルス数十ｎｓ）照射する等の条件が望ましい
．尚、レーザを照射した際、半導体層と基板の界面が６
００℃程，度以下であれば、半導体層の表面を溶融させ
る条件の方が、半導体表面層の結晶性が良好となり好ま
しい．特に、該表面層は反転層が形成される領域である
ため、表面層の結晶性向上は、トランジスタ特性の向上
につながる．その他の熱処理方法としては、アニール炉
で窒素若しくはＡｒ等の不活性ガス雰囲気中で、例えば
８５０℃ならば１時間程度、１０００℃ならば１０〜２
０分程度熱処理する方法、ハロゲンランプ・アークラン
プ・赤外線ランプ・キセノンランプ・水銀ランプ等を用
いたランブアニール、Ａｒレーザ・Ｈｅ−Ｎｅレーザ等
を用いたレーザアニール等もある．第１図（ｄ）は、多
結晶シリコン層１０３上にスパッタ法等で非晶質シリコ
ン層１０４を薄く形成し、熱処理によって固相成長させ
る工程である．工程（ｃ）に続き、ＲＣＡ洗浄等の表面
処理を行い、スパッタ法等で非晶質シリコン膜を２ＯＡ
−ＺｏｏＯＡ程度形成し、真空を破らずに５５０℃〜７
００℃程度に加熱し、該非晶質シリコン層１０４を該多
結晶シリコン層１０３をシードとして、固相成長させ、
該排晶質シリコン層を多結晶化する．尚、該非晶質シリ
コン層１０４の膜厚が厚くなると５５０℃〜７００℃程
度の熱処理では十分に結晶性が向上し難くなるため上述
の膜厚が１００人以下である場合が、ＴＰＴの電界効果
移動度が大きく特に望ましい．尚、非晶質シリコン層の
形成方法は、スバツタ法に限定されるものではない．例
えば、ブラズ？ＣＶＤ法、光ＣＶＤ法、ＥＣＲプラズマ
ＣｖＤ法、蒸着法、ＥＢ蒸着法、ＭＢＥ法、ＣＶＤ法等
で形成することが出来る．但し、該非品質シリコン層と
ゲート絶縁膜を真空を破らずに連続形成する装置構成上
の制約から、ゲート絶縁膜の成膜装置と例えば基板搬送
方法等が類似した成膜装置が望ましい． 尚、該多結晶シリコン層１０３をＲＣＡ洗浄等の表面処
理を行い、非晶質シリコンをスパッタ法等で形成する場
合に、非晶質シリコンを成膜する前に、該多結晶シリコ
ン表面をアルゴン、水素等のプラズマ雰囲気に曙す工程
を設けることで、表面に存在する自然酸化膜を除去する
方法も特性向上に対し，て有効である．特に、本発明で
は、該多結晶シリコン層の表面がＳ　ｉ　／　Ｓ　ｘ　
Ｏ　２界面とならないため、上述のプラズマ雰囲気に曝
したことによるダメージが殆ど問題とならないという大
きなメリットがある． 第１図（ｅ）は、工程（ｄ）に続き真空を破らずに、ゲ
ート絶縁膜１０５をスパツタ法等で連続形成する工程で
ある．本発明ではＳｉ／Ｓｉ０２界面を真空を破らずに
連続形成する点が重要である．その結果、自然酸化膜や
金属・有機物等の汚染物質が界面に存在することによる
ＴＰＴ特性の再現性や信頼性の低下を防ぐことができる
．酸化膜の成膜方法の一例としては、ＡｒガスとＨｅガ
スを真空槽内に導入して、ＳｉＯｚをターゲットとし、
スパッタさせる方法がある，ＳｉＯ２をターゲットとし
てＡｒガスでスパッタする方法では、絶縁耐圧が低く、
Ｓ　ｉ　／　Ｓ　ｉ　Ｏ　２界面準位密度が高く、実用
レベルの酸化膜を形成することができなかった．Ａｒイ
オンが基板表面に入射したことによるダメージが、その
原因の一つと考えられる．そこで、基版表面に入射する
Ａｒイオンの数、エネルギー等を低減する手段が必須と
なる，Ａｒガスに加えてＨｅガスを導入することで、上
述のダメージが低減された．更に、Ｓ　ｉ　／　Ｓ　ｉ
　Ｏ　２界面部分を真空を破らずに連続形成することで
、絶縁耐圧、界面準位密度とも熱酸化膜と同等以上の特
性が得られ、再現性及び信頼性も熱酸化膜と同等以上に
なることを確認した． その結果、多結晶シリコン上では、熱酸化膜（絶縁耐圧
　３〜４　Ｍ　Ｖ　／　ｃ　ｍ程度）よりも絶縁耐圧が
向上し、７〜８　Ｍ　Ｖ　／　ｃ　ｍ程度になることが
明らかとなった．その理由は、多結晶シリコンを熱酸化
した場合は、結晶粒界に沿って酸化が進み易いため、酸
化膜が突起状になり電界集中が起こり易い．一方、スパ
ツタ法等で酸化膜を低温形成した場合は、結晶粒界に沿
った酸素の拡散がほとんどなく、上述のような電界集中
が起こり難いため、絶縁耐圧が向上するものと考えられ
る．更に、結晶粒界に沿った酸化は、結晶粒界部に高い
電位障壁を形成するため、ＴＰＴの電界効果移動度を低
・下させる原因ともなっていたが、スパツタ法等によっ
て酸化膜を成膜した場合は、結晶粒界部に沿った酸素の
拡散が殆ど無く、粒界部の電位障壁を低くできる為、電
界効果移動度が大きく向上するという効果もある．尚、
酸化膜の形成方法としては、スパッタ法に限らずプラズ
マＣＶＤ法、ＣＶＤ法、ＥＣＲプラズマＣｖＤ法、光Ｃ
ＶＤ法等の様々な方法があるが、それぞれの場合におい
て、本発明は有効である． 第１図（ｆ）は、半導体素子を形成する工程である．尚
、第１図（ｆ）では、半導体素子としてＴＰＴを形成す
る場合を例としている．図において、１０６はゲ．一ト
電極、１０７はソース・ドレイン領域、１０８は層間絶
縁膜、１０９はコンタクト穴、１１０は配線を示す，Ｔ
ＰＴ形成法の一例としては、ゲート電極を形成後、ソー
ス・ドレイン領域をイオン注入法、熱拡散法、プラズマ
ドーピング法、イオンシャワードーピング法等で形成し
、眉間絶縁膜をＣＶＤ法、スバツタ法、プラズマＣＶＤ
法等で形成する．さらに、該層間絶縁膜にコンタクト穴
を個け、配線を形成することでＴＰＴが形成される．基
板としてガラスを用いた場合のソース・ドレイン領域の
形成方法は、イオン注入法でＢ，　　Ｐ等の不純物を打
ち込んだ後、６００℃程度の低温で数時間〜数十時間熱
処理することで不純物の活性化を行う方法の他、イオン
シャワードーピング法、プラズマドーピング法等が有効
である．尚、第１図では非品質シリコン層１０４を形成
し、熱処理を行い固相成長させた後でゲート絶縁膜１０
５を真空を破らずに連続形成する場合を示したが、製造
工程はこれに限定されるものではない．例えば、多結晶
シリコン層１０３上に非晶質シリコン層１０４及びゲー
ト絶縁膜１０５を連続形成した後で、５５０℃〜７００
℃程度の熱処理を数十分〜数時間程度行い、該非晶貿シ
リコン層１０４を固相成長させる等の方法も有効である
．この場合、非品質シリコン層の膜厚が数十人〜数百Ａ
程度の薄膜である場合に、特に界面準位密度が低く、電
界効果移動度が大きなＴＰＴを形成することができた．
これは（１）非晶質シリコン層の膜厚が上述の程度であ
り、・　下地の多結晶シリコン層の結晶性が高ければ、
５５０℃〜７００℃程度の熱処理で十分結晶性の高い多
結晶シリコン層が形成できる．　（２）Ｓｉ／　Ｓ　ｉ
　Ｏ　２界面を積層した状態で固相成長を行うことで、
界面付近のシリコン原子がより安定な位置に移動し、界
面の欠陥を減らす効果があったものと推測される．更に
、この様な製造方法では、スパッタ法等で非晶質シリコ
ン層、ゲート絶縁膜を連続形成した後で、アニール炉等
で熱処理を行えばよいため、間に熱処理が入る場合と比
べて、量産性が向上するという大きなメリットがある．
本発明に基づく半導体装置の製造方法を用い、低温プロ
セスで形成した多結晶シリコンＴＰＴ（Ｎチャンネル）
の電界効果移動度は、２００〜２５００ｍ２／ｖ−ｓｅ
ｃ程度であり熱酸化法で形成したＴＰＴよりも優れた特
性が得られた．さらに、前記ＴＰＴ製造工程に水素ガス
もしくはアンモニアガスを少なくとも含む気体のプラズ
マ雰囲気に半導体素子をさらす工程等を設け、前記ＴＰ
Ｔを水素化すると、結晶粒界に存在する欠陥皆度が低減
され、前記電界効果移動度はさらに向上する． また、チャンネル領域に不純物をドーピングして、Ｖｔ
ｈ　（Ｌ，きい値電圧）を制御する手段も極めて有効で
ある．固相成長法で形成した多結晶シリコンＴＰＴでは
、Ｎチャンネルトランジスタがデブレッション方向にｖ
ｔｈがシフトし、Ｐチャンネルトランジスタがエンハン
スメント方向にシフトする傾向がある．又、上記ＴＰＴ
を水素化した場合、その傾向がより顕著になる．そこで
、チャンネル領域に１０１５〜１　０　”／　ｃ　ｍ　
’程度の不純物をドープすると、ｖｔｈのシフトを抑え
ることができる．例えば、第１図において、ゲート電極
を形成する前に、イオン注入法等でＢ（ポロン）等の不
純物を１０１１〜１０”／ｃｍ２程度のドーズ量で打ち
込む等の方法がある．特に、ドーズ量が前述の値程度で
あれば、Ｐチャンネルトランジス夕、Ｎチャンネルトラ
ンジスタ共オフ電流が最小になるように、ｖｔｈを制御
することができる．従って、ＣＭＯＳ型のＴＰＴ素子を
形成する場合に・おいてもＰｃｈ，Ｎｃｈを選択的にチ
ャンネルドーブせずに、全面を同一の工程でチャンネル
ドープすることもできる． 尚、本発明は、第１図の実施例に示したｐｏｌｙ−Ｓｉ
ＴＦＴに限らず、単結晶シリコン上にゲート絶縁膜を成
膜する場合においても極めて有効である．特に本発明は
低温プロセスであるため、熱酸化法とは異なり、不純物
の再分布等がなく、ＵＬＳＩ等の微細な半導体素子のゲ
ート絶縁膜の形成方法としても極めて有効である．又、
三次元ＩＣのゲート絶縁膜としても同様の理由で有効で
ある．更に、多結晶シリコン・微結晶シリコン・非品質
シリコン等の非単結晶シリコン上にゲート絶縁膜を形成
する場合にもＳ　ｉ　／　Ｓ　ｉ　Ｏ　２界面近傍を真
空を破らずに連続形成し、熱処理で界面近傍のシリコン
層を結晶成長させるという本発明の製造方法は有効であ
る．又、本発明はＴＰＴに限らず、絶縁ゲート型半導体
素子全般に応用できる．［発明の効果］ 以上述べたように、本発明によれば絶縁耐圧が高，く、
界面準位密度の低く、信頼性が高い絶縁ゲート型電界効
果トランジスタを低温で再現性良く形成することができ
る．特に、多結晶シリコン上に本発明による製造方法で
Ｓ　ｉ　／　Ｓ　ｉ　Ｏ　２界面を形成した場合は、多
結晶シリコンを熱酸化し酸化膜を形成した場合よりも、
絶縁耐圧を高く、界面準位密度を低くすることができた
．更に、熱酸化膜よりもＴＰＴの電界効果移動度が大幅
に向上するという効果もあった．その結果、絶縁性非品
質材料上に高性能な半導体素子を形成することが可能と
なり、大型で高解像度の液晶表示パネルや高速で高解像
度の密着型イメージセンサや三次元ＩＣ等を容易に形成
できるようになった．又、本発明による酸化膜の形成方
法は低温プロセスであるため、基板として安価なガラス
基板を用いることも可能である．三次元ＩＣにおいては
下層部の素子に悪影響（例えば、不純物の再分布等）を
与えずに上層部の素子を形成することもできる．また、
本発明は、第１図の実施例に示したＴＰＴ以外にも、絶
縁ゲート型半導体素子全般に応用で，きる．

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の実施例における半導体
装置の製造工程図である． １０１ １０２ １０３ １０４ １０５ １０６ １０７ ｌ０８ １０９ １１０ 絶縁性非晶質材料 シリコン層 多結晶シリコン層 非品質シリコン層 ゲート絶縁膜 ゲート電極 ソース・ドレイン領域 層間絶縁膜 コンタクト穴 配線 以　　上 第 １ 図 第 １ 図

Claims (1)

1. 【特許請求の範囲】 １）シリコン層とゲート絶縁膜の少なくとも近傍を真空
   を破らずに連続形成し、該シリコン層を熱処理等で結晶
   成長させる工程を少なくとも有することを特徴とする半
   導体装置の製造方法。 ２） （ａ）絶縁性非晶質材料上にシリコン層を形成する工程
   、 （ｂ）該シリコン層を熱処理等によって、多結晶化する
   工程、 （ｃ）多結晶化されたシリコン層上にシリコン層を形成
   し、真空を破らずに、ゲート絶縁膜を形成する工程、 （ｄ）熱処理等によって該シリコン層を結晶成長させる
   工程、 を少なくとも有することを特徴とする請求項１記載の半
   導体装置の製造方法。 ３）前記多結晶化されたシリコン層上に形成するシリコ
   ン層が非晶質シリコンであることを特徴とする請求項２
   記載の半導体装置の製造方法。 ４）前記多結晶化されたシリコン層上にシリコン層を形
   成し、真空を破らずに、ゲート絶縁膜を形成した後、熱
   処理等によって、該シリコン層を結晶成長させる工程を
   有することを特徴とする請求項２又は請求項３記載の半
   導体装置の製造方法。 ５）前記多結晶化されたシリコン層上にシリコン層を形
   成する工程、熱処理等によって該シリコン層を結晶成長
   させる工程、ゲート絶縁膜を形成する工程を有し、これ
   らの工程が真空を破らずに成されることを特徴とする請
   求項２又は請求項３記載の半導体装置の製造方法。 ６）前記多結晶化されたシリコン層上に形成するシリコ
   ン層をスパッタ法で形成したことを特徴とする請求項２
   、請求項３、請求項４又は請求項５記載の半導体装置の
   製造方法。 ７）前記ゲート絶縁膜をスパッタ法で形成したことを特
   徴とする請求項２、請求項３、請求項４、請求項５又は
   請求項６記載の半導体装置の製造方法。