JP2933081B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2933081B2 JP2933081B2 JP13579298A JP13579298A JP2933081B2 JP 2933081 B2 JP2933081 B2 JP 2933081B2 JP 13579298 A JP13579298 A JP 13579298A JP 13579298 A JP13579298 A JP 13579298A JP 2933081 B2 JP2933081 B2 JP 2933081B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- temperature
- forming
- silicon
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、絶縁性非晶質材料上に半導体素子
を形成する製造方法に関する。
方法に係わり、特に、絶縁性非晶質材料上に半導体素子
を形成する製造方法に関する。
【０００２】
【従来の技術】ガラス、石英等の絶縁性非晶質基板や、
ＳｉＯ２等の絶縁性非晶質層上に、高性能な半導体素子
を形成する試みが成されている。
ＳｉＯ２等の絶縁性非晶質層上に、高性能な半導体素子
を形成する試みが成されている。
【０００３】近年、大型で高解像度の液晶表示パネル
や、高速で高解像度の密着型イメージセンサや三次元Ｉ
Ｃへのニーズが高まるにつれて、上述のような絶縁性非
晶質材料上の高性能な半導体素子の実現が待望されてい
る。
や、高速で高解像度の密着型イメージセンサや三次元Ｉ
Ｃへのニーズが高まるにつれて、上述のような絶縁性非
晶質材料上の高性能な半導体素子の実現が待望されてい
る。
【０００４】絶縁性非晶質材料上に薄膜トランジスタ
（ＴＦＴ）を形成する場合を例にとると、（１）プラズ
マＣＶＤ法等で形成した非晶質シリコンを素子材とした
ＴＦＴ、（２）ＣＶＤ法等で形成した多結晶シリコンを
素子材としたＴＦＴ、（３）溶融再結晶化法等で形成し
た単結晶シリコンを素子材としたＴＦＴ等が検討されて
いる。
（ＴＦＴ）を形成する場合を例にとると、（１）プラズ
マＣＶＤ法等で形成した非晶質シリコンを素子材とした
ＴＦＴ、（２）ＣＶＤ法等で形成した多結晶シリコンを
素子材としたＴＦＴ、（３）溶融再結晶化法等で形成し
た単結晶シリコンを素子材としたＴＦＴ等が検討されて
いる。
【０００５】ところが、これらのＴＦＴのうち非晶質シ
リコンもしくは多結晶シリコンを素子材としたＴＦＴ
は、単結晶シリコンを素子材とした場合に比べてＴＦＴ
の電界効果移動度が大幅に低く（非晶質シリコンＴＦＴ
＜１ｃｍ２／Ｖ・ｓｅｃ、多結晶シリコンＴＦＴ〜１０
ｃｍ２／Ｖ・ｓｅｃ)、高性能なＴＦＴの実現は困難で
あった。
リコンもしくは多結晶シリコンを素子材としたＴＦＴ
は、単結晶シリコンを素子材とした場合に比べてＴＦＴ
の電界効果移動度が大幅に低く（非晶質シリコンＴＦＴ
＜１ｃｍ２／Ｖ・ｓｅｃ、多結晶シリコンＴＦＴ〜１０
ｃｍ２／Ｖ・ｓｅｃ)、高性能なＴＦＴの実現は困難で
あった。
【０００６】一方、レーザビーム等による溶融再結晶化
法は、未だに十分に完成した技術とは言えず、また、液
晶表示パネルの様に、大面積に素子を形成する必要があ
る場合には技術的困難が特に大きい。
法は、未だに十分に完成した技術とは言えず、また、液
晶表示パネルの様に、大面積に素子を形成する必要があ
る場合には技術的困難が特に大きい。
【０００７】
【発明が解決しようとする課題】そこで、絶縁性非晶質
材料上に高性能な半導体素子を形成する簡便かつ実用的
な方法として、大粒径の多結晶シリコンを固相成長させ
る方法が注目され、研究が進められている。（Thin So
lid Films 100 (1983) ｐ.227, JJAP Vol.25No.2
(1986) p.L121 ） しかし、従来の技術では、多結晶シリコンをＣＶＤ法で
形成し、Ｓｉ＋をイオンインプラして該多結晶シリコン
を非晶質化した後、６００℃程度の熱処理を１００時間
近く行っていた。そのため、高価なイオン注入装置を必
要としたほか、熱処理時間も極めて長いという欠点があ
った。
材料上に高性能な半導体素子を形成する簡便かつ実用的
な方法として、大粒径の多結晶シリコンを固相成長させ
る方法が注目され、研究が進められている。（Thin So
lid Films 100 (1983) ｐ.227, JJAP Vol.25No.2
(1986) p.L121 ） しかし、従来の技術では、多結晶シリコンをＣＶＤ法で
形成し、Ｓｉ＋をイオンインプラして該多結晶シリコン
を非晶質化した後、６００℃程度の熱処理を１００時間
近く行っていた。そのため、高価なイオン注入装置を必
要としたほか、熱処理時間も極めて長いという欠点があ
った。
【０００８】そこで、本発明の目的はより簡便かつ実用
的な方法で、大粒径で結晶化率が高い多結晶シリコンを
形成する製造方法を提供するものである。
的な方法で、大粒径で結晶化率が高い多結晶シリコンを
形成する製造方法を提供するものである。
【０００９】
【課題を解決するための手段】本発明は、基板上にＬＰ
ＣＶＤ法により５００℃〜５５０℃程度でシリコン層を
形成する工程と、前記シリコン層を熱処理により結晶成
長させる工程と、前記シリコン層を溶融させるように前
記シリコン層をレーザーにより熱処理する工程と、前記
シリコン層上にゲート絶縁膜を介してゲート電極を形成
する工程とを有することを特徴とする。
ＣＶＤ法により５００℃〜５５０℃程度でシリコン層を
形成する工程と、前記シリコン層を熱処理により結晶成
長させる工程と、前記シリコン層を溶融させるように前
記シリコン層をレーザーにより熱処理する工程と、前記
シリコン層上にゲート絶縁膜を介してゲート電極を形成
する工程とを有することを特徴とする。
【００１０】２）前記各工程の熱処理温度が７００℃〜
１２００℃であることを特徴とする。
１２００℃であることを特徴とする。
【００１１】３）ゲート絶縁膜を形成する工程を有し、
該ゲート絶縁膜を形成する工程の最高温度が前記工程
（ｃ）の熱処理温度よりも低いことを特徴とする。
該ゲート絶縁膜を形成する工程の最高温度が前記工程
（ｃ）の熱処理温度よりも低いことを特徴とする。
【００１２】４）前記工程（ｃ）の熱処理をエキシマレ
ーザで行ったことを特徴とする。
ーザで行ったことを特徴とする。
【００１３】
【実施例】図1は、本発明の実施例における半導体装置
の製造工程図の一例である。尚、図1では半導体素子と
して薄膜トランジスタ（ＴＦＴ）を形成する場合を例と
している。
の製造工程図の一例である。尚、図1では半導体素子と
して薄膜トランジスタ（ＴＦＴ）を形成する場合を例と
している。
【００１４】図1において、（ａ）は、ガラス、石英等
の絶縁性非晶質基板、もしくはＳｉＯ２等の絶縁性非晶
質材料層等の絶縁性非晶質材料１０１上にシリコン層１
０２を形成する工程である。成膜条件の一例としては、
ＬＰＣＶＤ法で５００℃〜５６０℃程度で膜厚１００オ
ングストローム〜２０００オングストローム程度のシリ
コン膜を形成する等の方法がある。ただし、成膜方法は
これに限定されるものではない。
の絶縁性非晶質基板、もしくはＳｉＯ２等の絶縁性非晶
質材料層等の絶縁性非晶質材料１０１上にシリコン層１
０２を形成する工程である。成膜条件の一例としては、
ＬＰＣＶＤ法で５００℃〜５６０℃程度で膜厚１００オ
ングストローム〜２０００オングストローム程度のシリ
コン膜を形成する等の方法がある。ただし、成膜方法は
これに限定されるものではない。
【００１５】（ｂ）は、該シリコン層１０２を熱処理等
により結晶成長させる工程である。熱処理条件は、工程
（ａ）のシリコン層の成膜方法によってその最適条件が
異なるが、５５０℃〜６５０℃程度で２〜３０時間程度
窒素もしくはＡｒ等の不活性ガス雰囲気中で熱処理する
ことで多結晶シリコン層１０３が形成される。
により結晶成長させる工程である。熱処理条件は、工程
（ａ）のシリコン層の成膜方法によってその最適条件が
異なるが、５５０℃〜６５０℃程度で２〜３０時間程度
窒素もしくはＡｒ等の不活性ガス雰囲気中で熱処理する
ことで多結晶シリコン層１０３が形成される。
【００１６】（ｃ）は、工程（ｂ）より高い所定の熱処
理温度で該多結晶シリコン層１０３を熱処理する工程で
ある。熱処理温度としては、７００℃〜１２００℃程度
の間に最適値が存在する。但し、基板としてガラスを用
いた場合は、上述のような高温にさらすことはできない
ため、エキシマレーザ等の短波長光を照射することで半
導体の表面層近傍のみを上述の温度まで昇温させ、半導
体層と基板界面近傍は６００℃程度以下になるように、
照射強度及び照射時間を最適化することが重要である。
一例としては、ＸｅＣｌエキシマレーザ（波長３０８ｎ
ｍ）を用い、照射強度０．１〜１．０Ｊ／ｃｍ２程度で
１〜１０パルス（１パルス数十ｎｓ）照射する等の条件
が上述の条件を満たす。尚、レーザを照射した際、半導
体層と基板の界面が６００℃程度以下であれば、半導体
層の表面を溶融させる条件の方が、半導体表面層の結晶
性が良好となり好ましい。特に、該表面層は反転層が形
成される領域であるため、表面層の結晶性向上は、トラ
ンジスタ特性の向上につながる。
理温度で該多結晶シリコン層１０３を熱処理する工程で
ある。熱処理温度としては、７００℃〜１２００℃程度
の間に最適値が存在する。但し、基板としてガラスを用
いた場合は、上述のような高温にさらすことはできない
ため、エキシマレーザ等の短波長光を照射することで半
導体の表面層近傍のみを上述の温度まで昇温させ、半導
体層と基板界面近傍は６００℃程度以下になるように、
照射強度及び照射時間を最適化することが重要である。
一例としては、ＸｅＣｌエキシマレーザ（波長３０８ｎ
ｍ）を用い、照射強度０．１〜１．０Ｊ／ｃｍ２程度で
１〜１０パルス（１パルス数十ｎｓ）照射する等の条件
が上述の条件を満たす。尚、レーザを照射した際、半導
体層と基板の界面が６００℃程度以下であれば、半導体
層の表面を溶融させる条件の方が、半導体表面層の結晶
性が良好となり好ましい。特に、該表面層は反転層が形
成される領域であるため、表面層の結晶性向上は、トラ
ンジスタ特性の向上につながる。
【００１７】（ｄ）は、ゲート絶縁膜１０４を形成する
工程である。ゲート絶縁膜の形成方法としては、熱酸化
法で９００℃〜１２００℃程度の高温で形成する方法
（高温プロセス）と、ＣＶＤ法、プラズマＣＶＤ法、光
ＣＶＤ法、スパッタ法等で６５０℃程度以下の低温で形
成する方法（低温プロセス）がある。当然のことなが
ら、基板としてガラスを用いた場合は、低温プロセスを
採用しなければならない。
工程である。ゲート絶縁膜の形成方法としては、熱酸化
法で９００℃〜１２００℃程度の高温で形成する方法
（高温プロセス）と、ＣＶＤ法、プラズマＣＶＤ法、光
ＣＶＤ法、スパッタ法等で６５０℃程度以下の低温で形
成する方法（低温プロセス）がある。当然のことなが
ら、基板としてガラスを用いた場合は、低温プロセスを
採用しなければならない。
【００１８】（ｅ）は、半導体素子を形成する工程であ
る。尚、図１（ｅ）では、半導体素子としてＴＦＴを形
成する場合を例としている。図において、１０４はゲー
ト絶縁膜、１０５はゲート電極、１０６はソース・ドレ
イン領域、１０７は層間絶縁膜、１０８はコンタクト
穴、１０９は配線を示す。ＴＦＴ形成法の一例として
は、ゲート電極を形成後、ソース・ドレイン領域をイオ
ン注入法、熱拡散法、プラズマドーピング法、イオンシ
ャワードーピング法等で形成し、層間絶縁膜をＣＶＤ
法、スパッタ法、プラズマＣＶＤ法等で形成する。さら
に、該層間絶縁膜にコンタクト穴を開け、配線を形成す
ることでＴＦＴが形成される。基板としてガラスを用い
た場合のソース・ドレイン領域の形成方法は、イオン注
入法でＢ、Ｐ等の不純物を打ち込んだ後、６００℃程度
の低温で数時間〜数十時間熱処理することで不純物の活
性化を行う方法の他、イオンシャワードーピング法、プ
ラズマドーピング法等が有効である。
る。尚、図１（ｅ）では、半導体素子としてＴＦＴを形
成する場合を例としている。図において、１０４はゲー
ト絶縁膜、１０５はゲート電極、１０６はソース・ドレ
イン領域、１０７は層間絶縁膜、１０８はコンタクト
穴、１０９は配線を示す。ＴＦＴ形成法の一例として
は、ゲート電極を形成後、ソース・ドレイン領域をイオ
ン注入法、熱拡散法、プラズマドーピング法、イオンシ
ャワードーピング法等で形成し、層間絶縁膜をＣＶＤ
法、スパッタ法、プラズマＣＶＤ法等で形成する。さら
に、該層間絶縁膜にコンタクト穴を開け、配線を形成す
ることでＴＦＴが形成される。基板としてガラスを用い
た場合のソース・ドレイン領域の形成方法は、イオン注
入法でＢ、Ｐ等の不純物を打ち込んだ後、６００℃程度
の低温で数時間〜数十時間熱処理することで不純物の活
性化を行う方法の他、イオンシャワードーピング法、プ
ラズマドーピング法等が有効である。
【００１９】本発明は、５５０℃〜６５０℃程度の低温
で固相成長させた後で、それよりも高い温度で熱処理す
る点が重要である。その理由を以下に述べる。
で固相成長させた後で、それよりも高い温度で熱処理す
る点が重要である。その理由を以下に述べる。
【００２０】工程（ｂ）で固相成長法で結晶成長させた
多結晶シリコン層１０３の結晶化率は必ずしも高くな
い。特に、ＬＰＣＶＤ法で５００℃〜５６０℃程度の比
較的低温で形成したシリコン膜（非晶質シリコン、若し
くは非晶質相中に微少な結晶領域が存在する微結晶シリ
コンになっている。）を熱処理で固相成長させた場合
は、その結晶化率は、５０％〜７０％程度と低い。そこ
で、工程（ｃ）で工程（ｂ）より高い温度で熱処理する
ことで、該多結晶シリコン層の未結晶化領域を結晶化さ
せる工程を設けることが重要となる。その結果、結晶化
率を９９％以上に高めることができる。特に、ゲート絶
縁膜を前述の低温プロセスで形成する場合には、熱酸化
のような高温の熱処理が後工程で加わらないため、本発
明に基づく熱処理を行い結晶化率を高めることが、重要
である。
多結晶シリコン層１０３の結晶化率は必ずしも高くな
い。特に、ＬＰＣＶＤ法で５００℃〜５６０℃程度の比
較的低温で形成したシリコン膜（非晶質シリコン、若し
くは非晶質相中に微少な結晶領域が存在する微結晶シリ
コンになっている。）を熱処理で固相成長させた場合
は、その結晶化率は、５０％〜７０％程度と低い。そこ
で、工程（ｃ）で工程（ｂ）より高い温度で熱処理する
ことで、該多結晶シリコン層の未結晶化領域を結晶化さ
せる工程を設けることが重要となる。その結果、結晶化
率を９９％以上に高めることができる。特に、ゲート絶
縁膜を前述の低温プロセスで形成する場合には、熱酸化
のような高温の熱処理が後工程で加わらないため、本発
明に基づく熱処理を行い結晶化率を高めることが、重要
である。
【００２１】熱処理方法としては、アニール炉で窒素若
しくはＡｒ等の不活性ガス雰囲気中で、例えば８５０℃
ならば1時間程度、１０００℃ならば１０〜２０分程度
熱処理する方法の他に、ハロゲンランプ・アークランプ
・赤外線ランプ・キセノンランプ・水銀ランプ等を用い
たランプアニール、エキシマレーザ・Ａｒレーザ・Ｈｅ
−Ｎｅレーザ等を用いたレーザアニール等の方法もあ
る。中でも、エキシマレーザを用いたレーザアニール
は、半導体層の表面付近のみを加熱できるため、基板と
して安価なガラス基板を用いた場合でも用いることがで
きる。その場合、少なくとも半導体層の表面から数百オ
ングストロームの間の結晶化率を９９％以上にすること
ができる。その結果、ゲート絶縁膜を前述の低温プロセ
スで形成し、ソース・ドレイン領域も６００℃程度以下
の低温プロセス（例えば、イオン注入法でＢ、Ｐ等の不
純物を打ち込んだ後、６００℃程度の熱処理を数時間〜
数十時間行い活性化する等の方法）で形成すれば、ガラ
ス基板上に高性能な半導体素子を形成することができ、
その効果は極めて大きい。尚、５５０℃から６５０℃程
度で固相成長させた後でレーザアニールした場合と、固
相成長をさせずにａｓ−ｄｅｐｏの膜をレーザアニール
した場合とでは、固相成長させた膜の方が結晶粒径が大
きく（１μｍ以上）、結晶化率も高い（レーザアニール
のみでは基板近傍の半導体層の結晶化率が特に悪い。）
という大きな効果がある。
しくはＡｒ等の不活性ガス雰囲気中で、例えば８５０℃
ならば1時間程度、１０００℃ならば１０〜２０分程度
熱処理する方法の他に、ハロゲンランプ・アークランプ
・赤外線ランプ・キセノンランプ・水銀ランプ等を用い
たランプアニール、エキシマレーザ・Ａｒレーザ・Ｈｅ
−Ｎｅレーザ等を用いたレーザアニール等の方法もあ
る。中でも、エキシマレーザを用いたレーザアニール
は、半導体層の表面付近のみを加熱できるため、基板と
して安価なガラス基板を用いた場合でも用いることがで
きる。その場合、少なくとも半導体層の表面から数百オ
ングストロームの間の結晶化率を９９％以上にすること
ができる。その結果、ゲート絶縁膜を前述の低温プロセ
スで形成し、ソース・ドレイン領域も６００℃程度以下
の低温プロセス（例えば、イオン注入法でＢ、Ｐ等の不
純物を打ち込んだ後、６００℃程度の熱処理を数時間〜
数十時間行い活性化する等の方法）で形成すれば、ガラ
ス基板上に高性能な半導体素子を形成することができ、
その効果は極めて大きい。尚、５５０℃から６５０℃程
度で固相成長させた後でレーザアニールした場合と、固
相成長をさせずにａｓ−ｄｅｐｏの膜をレーザアニール
した場合とでは、固相成長させた膜の方が結晶粒径が大
きく（１μｍ以上）、結晶化率も高い（レーザアニール
のみでは基板近傍の半導体層の結晶化率が特に悪い。）
という大きな効果がある。
【００２２】さらに、ＬＰＣＶＤ法で形成した膜の成膜
温度と工程（ｃ）の熱処理の有無にも重要な相関がある
ことを見いだした。即ち、ＬＰＣＶＤ法で高温（例え
ば、５８０℃〜６１０℃程度）で形成したシリコン層
と、低温（例えば、５００℃〜５５０℃程度）で形成し
たシリコン層を比べると、工程（ｃ）の熱処理がない場
合は、低温で形成したシリコン層の方が結晶粒径は大き
いものの、結晶化率が低く、ＴＦＴの電界効果移動度も
小さかった。しかし、工程（ｃ）の熱処理を行った場合
は、逆に低温で形成したシリコン層の方が結晶粒径が大
きく、結晶化率も大きく、ＴＦＴの電界効果移動度も大
きかった。尚、この値は、ＬＰＣＶD法で５８０℃〜６１
０℃程度の高温で形成した膜では得られない値であっ
た。
温度と工程（ｃ）の熱処理の有無にも重要な相関がある
ことを見いだした。即ち、ＬＰＣＶＤ法で高温（例え
ば、５８０℃〜６１０℃程度）で形成したシリコン層
と、低温（例えば、５００℃〜５５０℃程度）で形成し
たシリコン層を比べると、工程（ｃ）の熱処理がない場
合は、低温で形成したシリコン層の方が結晶粒径は大き
いものの、結晶化率が低く、ＴＦＴの電界効果移動度も
小さかった。しかし、工程（ｃ）の熱処理を行った場合
は、逆に低温で形成したシリコン層の方が結晶粒径が大
きく、結晶化率も大きく、ＴＦＴの電界効果移動度も大
きかった。尚、この値は、ＬＰＣＶD法で５８０℃〜６１
０℃程度の高温で形成した膜では得られない値であっ
た。
【００２３】これは現在のところ以下に述べる理由によ
ると考えられる。（１）低温で形成した膜の方は、非晶
質シリコンもしくは非晶質相中に微少な結晶領域が存在
する微結晶シリコンになっている。従って、高温で形成
した膜と比べて、固相成長時の多結晶核発生密度が低
く、大粒径の多結晶シリコンを固相成長によって形成で
きる。（２）ただし、低温で形成した膜は、固相成長後
の非晶質相の割合が多く、結晶化率を高める為に高温の
熱処理が必要である。と考えられる。従って、本発明は
ＣＶＤ法で形成した膜に限らず、蒸着法、プラズマＣＶ
Ｄ法、ＥＢ蒸着法、ＭＢＥ法、スパッタ法、ＣＶＤ法等
で非晶質シリコンもしくは微結晶シリコンを成膜した場
合や、微結晶シリコンもしくは多結晶シリコン等をプラ
ズマＣＶＤ法、ＣＶＤ法、蒸着法、ＥＢ蒸着法、ＭＢＥ
法、スパッタ法等で形成後、Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｈ
ｅ、Ｎｅ、Ｋｒ、Ｈ等の元素をイオン打ち込みして、該
微結晶シリコンもしくは多結晶シリコン等を完全もしく
は一部を非晶質化する等の方法で形成した場合にも有効
である。中でも特に、ａｓ−ｄｅｐｏの膜の非晶質相の
割合が高く、多結晶核発生密度の低い（即ち、固相成長
法で大粒径の多結晶シリコンを形成し易い）膜ほど、本
発明はその効果が大きい。
ると考えられる。（１）低温で形成した膜の方は、非晶
質シリコンもしくは非晶質相中に微少な結晶領域が存在
する微結晶シリコンになっている。従って、高温で形成
した膜と比べて、固相成長時の多結晶核発生密度が低
く、大粒径の多結晶シリコンを固相成長によって形成で
きる。（２）ただし、低温で形成した膜は、固相成長後
の非晶質相の割合が多く、結晶化率を高める為に高温の
熱処理が必要である。と考えられる。従って、本発明は
ＣＶＤ法で形成した膜に限らず、蒸着法、プラズマＣＶ
Ｄ法、ＥＢ蒸着法、ＭＢＥ法、スパッタ法、ＣＶＤ法等
で非晶質シリコンもしくは微結晶シリコンを成膜した場
合や、微結晶シリコンもしくは多結晶シリコン等をプラ
ズマＣＶＤ法、ＣＶＤ法、蒸着法、ＥＢ蒸着法、ＭＢＥ
法、スパッタ法等で形成後、Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｈ
ｅ、Ｎｅ、Ｋｒ、Ｈ等の元素をイオン打ち込みして、該
微結晶シリコンもしくは多結晶シリコン等を完全もしく
は一部を非晶質化する等の方法で形成した場合にも有効
である。中でも特に、ａｓ−ｄｅｐｏの膜の非晶質相の
割合が高く、多結晶核発生密度の低い（即ち、固相成長
法で大粒径の多結晶シリコンを形成し易い）膜ほど、本
発明はその効果が大きい。
【００２４】本発明に基づく半導体装置の製造方法を用
い、低温プロセスで形成した多結晶シリコンＴＦＴ（Ｎ
チャンネル）の電界効果移動度は、１５０〜２００ｍ２
／V・ｓｅｃ程度であり熱酸化法で形成したＴＦＴとほ
ぼ同等の特性が得られた。
い、低温プロセスで形成した多結晶シリコンＴＦＴ（Ｎ
チャンネル）の電界効果移動度は、１５０〜２００ｍ２
／V・ｓｅｃ程度であり熱酸化法で形成したＴＦＴとほ
ぼ同等の特性が得られた。
【００２５】又、本発明は前述の通り低温プロセスに用
いた場合、その効果が最も大きいが、高温プロセスに用
いた場合も有効である。即ち、未結晶化領域の多い多結
晶シリコンを熱酸化すると、結晶領域に比べて酸化速度
が大きい未結晶化領域が先に酸化される。その結果、結
晶粒界に沿って酸化膜が形成され、移動度が低下すると
いう現象を生ずることがあった。しかし、本発明のアニ
ール方法を用いると、熱酸化前の結晶化率を十分高め、
前述の結晶粒界部に沿った酸化を抑えることができるた
め、その効果は極めて大きい。
いた場合、その効果が最も大きいが、高温プロセスに用
いた場合も有効である。即ち、未結晶化領域の多い多結
晶シリコンを熱酸化すると、結晶領域に比べて酸化速度
が大きい未結晶化領域が先に酸化される。その結果、結
晶粒界に沿って酸化膜が形成され、移動度が低下すると
いう現象を生ずることがあった。しかし、本発明のアニ
ール方法を用いると、熱酸化前の結晶化率を十分高め、
前述の結晶粒界部に沿った酸化を抑えることができるた
め、その効果は極めて大きい。
【００２６】さらに、前記ＴＦＴ製造工程に水素ガスも
しくはアンモニアガスを少なくとも含む気体のプラズマ
雰囲気に半導体素子をさらす工程等を設け、前記ＴＦＴ
を水素化すると、結晶粒界に存在する欠陥密度が低減さ
れ、前記電界効果移動度はさらに向上する。
しくはアンモニアガスを少なくとも含む気体のプラズマ
雰囲気に半導体素子をさらす工程等を設け、前記ＴＦＴ
を水素化すると、結晶粒界に存在する欠陥密度が低減さ
れ、前記電界効果移動度はさらに向上する。
【００２７】また、チャンネル領域に不純物をドーピン
グして、Ｖｔｈ（しきい値電圧）を制御する手段も極め
て有効である。固相成長法で形成した多結晶シリコンＴ
ＦＴでは、Ｎチャンネルトランジスタがデプレッション
方向にＶｔｈがシフトし、Ｐチャンネルトランジスタが
エンハンスメント方向にシフトする傾向がある。又、上
記ＴＦＴを水素化した場合、その傾向がより顕著にな
る。そこで、チャンネル領域に１０１５〜１０１９／ｃ
ｍ３程度の不純物をドープすると、Ｖｔｈのシフトを抑
えることができる。例えば、図1において、ゲート電極
を形成する前に、イオン注入法等でＢ（ボロン）等の不
純物を１０１１〜１０１３／ｃｍ２程度のドーズ量で打
ち込む等の方法がある。特に、ドーズ量が前述の値程度
であれば、Ｐチャンネルトランジスタ、Ｎチャンネルト
ランジスタ共オフ電流が最小になるように、Ｖｔｈを制
御することができる。従って、ＣＭＯＳ型のＴＦＴ素子
を形成する場合においてもＰｃｈ、Ｎｃｈを選択的にチ
ャンネルドープせずに、全面を同一の工程でチャンネル
ドープすることもできる。
グして、Ｖｔｈ（しきい値電圧）を制御する手段も極め
て有効である。固相成長法で形成した多結晶シリコンＴ
ＦＴでは、Ｎチャンネルトランジスタがデプレッション
方向にＶｔｈがシフトし、Ｐチャンネルトランジスタが
エンハンスメント方向にシフトする傾向がある。又、上
記ＴＦＴを水素化した場合、その傾向がより顕著にな
る。そこで、チャンネル領域に１０１５〜１０１９／ｃ
ｍ３程度の不純物をドープすると、Ｖｔｈのシフトを抑
えることができる。例えば、図1において、ゲート電極
を形成する前に、イオン注入法等でＢ（ボロン）等の不
純物を１０１１〜１０１３／ｃｍ２程度のドーズ量で打
ち込む等の方法がある。特に、ドーズ量が前述の値程度
であれば、Ｐチャンネルトランジスタ、Ｎチャンネルト
ランジスタ共オフ電流が最小になるように、Ｖｔｈを制
御することができる。従って、ＣＭＯＳ型のＴＦＴ素子
を形成する場合においてもＰｃｈ、Ｎｃｈを選択的にチ
ャンネルドープせずに、全面を同一の工程でチャンネル
ドープすることもできる。
【００２８】尚、本発明は、図1の実施例に示したＴＦ
Ｔ以外にも、絶縁ゲート型半導体素子全般に応用できる
ほか、バイポーラトランジスタ、静電誘導型トランジス
タ、太陽電池・光センサをはじめとする光電変換素子等
の半導体素子を多結晶半導体を素子材として形成する場
合にきわめて有効な製造方法となる。
Ｔ以外にも、絶縁ゲート型半導体素子全般に応用できる
ほか、バイポーラトランジスタ、静電誘導型トランジス
タ、太陽電池・光センサをはじめとする光電変換素子等
の半導体素子を多結晶半導体を素子材として形成する場
合にきわめて有効な製造方法となる。
【００２９】
【発明の効果】以上述べたように、本発明によればより
簡便な製造プロセスで大粒径で結晶化率の高い多結晶シ
リコン膜を形成することが出来る。その結果、絶縁性非
晶質材料上に高性能な半導体素子を形成することが可能
となり、大型で高解像度の液晶表示パネルや高速で高解
像度の密着型イメージセンサや三次元ＩＣ等を容易に形
成できるようになった。
簡便な製造プロセスで大粒径で結晶化率の高い多結晶シ
リコン膜を形成することが出来る。その結果、絶縁性非
晶質材料上に高性能な半導体素子を形成することが可能
となり、大型で高解像度の液晶表示パネルや高速で高解
像度の密着型イメージセンサや三次元ＩＣ等を容易に形
成できるようになった。
【００３０】また、本発明は、図1の実施例に示したＴ
ＦＴ以外にも、絶縁ゲート型半導体素子全般に応用でき
るほか、バイポーラトランジスタ、静電誘導型トランジ
スタ、太陽電池・光センサをはじめとする光電変換素子
等の半導体素子を多結晶半導体を素子材として形成する
場合にきわめて有効な製造方法となる。
ＦＴ以外にも、絶縁ゲート型半導体素子全般に応用でき
るほか、バイポーラトランジスタ、静電誘導型トランジ
スタ、太陽電池・光センサをはじめとする光電変換素子
等の半導体素子を多結晶半導体を素子材として形成する
場合にきわめて有効な製造方法となる。
【図1】（a）〜（ｅ）は本発明の実施例における半導体
装置の製造工程図である。
装置の製造工程図である。
１０１・・・絶縁性非晶質材料 １０２・・・シリコン層 １０３・・・多結晶シリコン層 １０４・・・ゲート絶縁膜 １０５・・・ゲート電極 １０６・・・ソース・ドレイン領域 １０７・・・層間絶縁膜 １０８・・・コンタクト穴 １０９・・・配線
Claims (1)
- 【請求項１】 基板上にＬＰＣＶＤ法により５００℃〜
５５０℃程度でシリコン層を形成する工程と、 前記シリコン層を熱処理により結晶成長させる工程と、 前記シリコン層を溶融させるように前記シリコン層をレ
ーザーにより熱処理する工程と、 前記シリコン層上にゲート絶縁膜を介してゲート電極を
形成する工程とを有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13579298A JP2933081B2 (ja) | 1998-05-18 | 1998-05-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13579298A JP2933081B2 (ja) | 1998-05-18 | 1998-05-18 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157126A Division JP2961375B2 (ja) | 1989-06-20 | 1989-06-20 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP290499A Division JPH11261078A (ja) | 1999-01-08 | 1999-01-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10313121A JPH10313121A (ja) | 1998-11-24 |
| JP2933081B2 true JP2933081B2 (ja) | 1999-08-09 |
Family
ID=15159947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13579298A Expired - Lifetime JP2933081B2 (ja) | 1998-05-18 | 1998-05-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2933081B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100671212B1 (ko) * | 1999-12-31 | 2007-01-18 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 형성방법 |
-
1998
- 1998-05-18 JP JP13579298A patent/JP2933081B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10313121A (ja) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6352883B1 (en) | Semiconductor device and method for forming the same | |
| KR100863446B1 (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
| JP2961375B2 (ja) | 半導体装置の製造方法 | |
| JPH02283036A (ja) | 半導体装置の製造方法 | |
| JP2811762B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH11261078A (ja) | 半導体装置の製造方法 | |
| JP2933081B2 (ja) | 半導体装置の製造方法 | |
| JP2004055838A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02275641A (ja) | 半導体装置の製造方法 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP4377706B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPH03148836A (ja) | 薄膜トランジスタの製造方法 | |
| JP2910752B2 (ja) | 半導体装置の製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JP3468781B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JPH01276617A (ja) | 半導体装置の製造方法 | |
| JP3185757B2 (ja) | 半導体膜の製造方法 | |
| JPH0393236A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |