JP2876598B2

JP2876598B2 - 半導体装置の製造方法

Info

Publication number: JP2876598B2
Application number: JP63104822A
Authority: JP
Inventors: 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1988-04-27
Filing date: 1988-04-27
Publication date: 1999-03-31
Anticipated expiration: 2014-03-31
Also published as: JPH01276615A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置の製造方法に関する。

〔従来の技術〕

ガラス，石英等の絶縁性非晶質基板や、NSG等の絶縁
性非晶質層上に高性能な半導体素子（例えば薄膜トラン
ジスタ等）を形成する試みが成されている。特に、近
年、大型で高解像度の液晶表示パネルや高速，高解像度
の密着型イメージセンサや三次元IC、等のニーズが高ま
るにつれて、上述の様な高性能な半導体素子の実現が待
望されている。

絶縁性非晶質材料上に薄膜トランジスタ（TFT）を形
成する場合を例にとると、（１）プラズマCVD法等によ
る非晶質シリコンを素子材としたTFT、（２）CVD法等に
よる多結晶シリコンを素子材としたTFTが、それぞれ液
晶パネル等に応用され実用化されている。ところが、こ
れらのTFTの電界効果移動度は、単結晶シリコンを素子
材としたMOSトランジスタに比べて大巾に低く（非晶質
シリコンTFT＜１cm²/V・sec,多結晶シリコンTFT〜10cm²
/V・sec），高性能なTFTの実現は困難であった。

そこで、大粒径（１〜数十μｍ程度）の多結晶シリコ
ンを固相成長させる方法が注目され、研究が進められて
いる。（Thin Solid Films,100（1983）P.227,JJAP Vo
l.25 No.2（1986）P.L121）〔発明が解決しようとする課題〕しかし、従来技術では、多結晶シリコンの粒径や結晶
粒界が存在する場所を十分に制御することが困難であっ
た。仮に、100μｍ程度の大粒径の多結晶シリコンが形
成できたとしても、結晶粒の内部に形成されたTFTと、
結晶粒界部にTFTのチャンネル領域が形成されたTFTとで
は、特性が大巾に異なることから、TFTで構成された走
査回路の動作速度が、特性の悪い、結晶粒界部に位置す
るTFTの特性で制限されたり、最悪の場合は、回路が動
作しない等の重大な問題が発生した。

そこで、本発明は、結晶粒界の位置を制御し、半導体
素子を結晶領域に選択的に形成する製造方法を提供する
ものである。

〔課題を解決するための手段〕

本発明は、基板上に互いに接続された複数の半導体素
子を有する半導体装置の製造方法であって、前記基板上
に少なくとも２つ以上の多結晶シリコン層からなるシー
ド領域を平面的に離間して形成する工程と、前記基板上
及び前記シード領域上に前記シード領域に接するように
非晶質シリコン層を形成する工程と、前記非晶質シリコ
ン層からなる島状領域と、前記シード領域と前記島状領
域とを連結する連結部とを前記シード領域間に形成する
工程と、前記シード領域から前記連結部を介して前記島
状領域に向けて前記非晶質シリコン層を結晶成長させて
結晶成長膜を形成する工程と、前記結晶成長膜の結晶粒
界が存在する領域に前記複数の半導体素子のチャネル領
域が形成されないように、前記結晶成長膜をパターニン
グして前記複数の半導体素子のソース・ドレイン・チャ
ネルとなる領域を形成する工程を有することを特徴とす
る。

〔実施例〕

第１図及び第２図は本発明の実施例における半導体装
置の製造工程図である。第１図は断面図を、第２図は平
面図を示す。尚、本実施例では、シード領域として、多
結晶シリコンを島状にパターン形成したシリコンの島を
用いる場合を例としている。シード領域の形成方法に
は、これに限らず種々の方法が有る。又、本実施例で
は、半導体素子としてTFT（薄膜トランジスタ）を形成
する場化を例として採り上げている。

第１図及び第２図において、（ａ）は、ガラス，石英
等の絶縁性非晶質基板、若しくは、NSG等の絶縁性非晶
質材料層等の絶縁性非晶質材料101上に多結晶シリコン
を形成し、該多結晶シリコンの一部にシード領域を形成
する第一の工程である。本実施例では、シード領域とし
て、該多結晶シリコンを島状にパターン形成したシリコ
ンの島102を用いる場合を例としている。（ｂ）は、該
絶縁性非晶質材料101及び該シリコンの島102上にシリコ
ンを主体とする非晶質材料層103を形成する工程であ
る。（ｃ）は該非晶質材料層の一部を除去し、非晶質材
料の島状領域104及び該シリコンの島102と該島状領域10
4とを結ぶ非晶質材料の連結領域105を少なくとも有する
形状に該非晶質材料層をパターン形成する工程である。
（ｄ）は工程（ｃ）でパターン形成された非晶質材料層
を該シリコンの島をシードとして結晶成長させ、非晶質
材料層を結晶化する工程である。（ｅ）は結晶化された
領域106に、半導体素子を形成する工程である。尚、第
１図（ｅ）では半導体素子としてTFTを形成する場合を
例として採り上げている。図において、107はゲート電
極、108はソース・ドレイン領域、109は層間絶縁膜、11
0はコンタクト穴、111は配線、112はゲート絶縁膜、113
はシリコンの島が存在した場所を示す。

続いて、各工程の製造条件及び技術的ポイントを述べ
る。

工程（ｅ）は、ガラス，石英等の絶縁性非晶質基板、
若しくは、NSG等の絶縁性非晶質材料層上に、結晶成長
のシードとなるシリコンの島102を形成する工程であ
る。シードとして、多結晶シリコンを用いる点が本発明
の特徴の一つである。その技術的ポイントは、多結晶シ
リコンの結晶粒径、配向性及びシリコンの島の大きさ
（厳密には、シリコンの島とその上に形成された非晶質
層の連結領域とが重なっている部分の大きさ）にある。
すなわち、多結晶シリコンの結晶粒径が大きく、その配
向性が優れ、シリコンの島の大きさが小さい程、シード
として単結晶シリコンを用いた場合に近い結晶成長が成
される。中でも、シリコンの島（すなわち、シード領
域）の大きさが、結晶粒径に比べて小さくなる様に、大
粒径の多結晶シリコンを形成し、微細なシリコンの島を
形成する点が重要である。多結晶シリコンの形成方法と
しては、CVD法等で多結晶シリコン膜を形成する方法が
ある。この方法は、最も一般的な成膜法であり、簡便な
方法で多結晶シリコンが形成できる点では優れている
が、結晶粒径が数百Å程度と小さい点が難点である。大
粒径多結晶シリコンを形成するには、（１）非晶質シリ
コンをプラズマCVD法，蒸着法,EB蒸着法,MBE法,CVD法，
スパッタ法等の方法で形成し、500〜700℃程度の熱処理
等で多結晶化する方法、（２）微結晶シリコン，多結晶
シリコン等をプラズマCVD法,CVD法，蒸着法,MBE法,EB蒸
着法，スパッタ法等の方法で形成後、Si,Ar,B,P,N,He,N
e,Kr,H等の元素をイオン打込みし、該微結晶シリコン，
多結晶シリコン等を非晶質化した後で、500〜700℃程度
の熱処理等で多結晶化する方法がある。これらの方法で
形成した多結晶シリコンは、配向性が良好で、しかも結
晶粒径も約１μｍ〜数十μｍ以上と大きいことから、シ
リコンの島（シード）の形成方法として有効である。中
でも、蒸着法,EB蒸着法,MBE法等で形成した非晶質シリ
コンを500℃〜600℃程度で熱処理することによって得ら
れる多結晶シリコンは、粒径を数十μｍ以上にすること
も可能で、又、結晶の配向性も良好であることから、シ
ードの形成方法として特に有効である。又、非晶質シリ
コン層に10¹⁹〜10²¹cm^-3程度の不純物（例えばＰ）をド
ープすることで、多結晶化に要する時間を短縮（最大で
約10の１）することも可能である。さらに、上述の方法
は結晶粒径の増大にも効果が有る。尚、言うまでも無く
シリコンの島はシードを成す領域であり、素子を形成す
る領域では無いので、10¹⁹〜10²¹cm^-3程度の高濃度の不
純物をドープしても何ら問題とならない。

シリコンの島102の大きさは、少なくとも、多結晶シ
リコンの結晶粒径と同程度以下が望ましく、粒径の約10
の１以下が好適である。従って、島の大きさは、数千Å
〜数μｍ径程度が望ましい。例えば、結晶粒径が10〜20
μｍ以上で、島の大きさが0.5μｍ角程度以下の場合、
島の大部分は単結晶シリコンで、残りの島の多くも、島
の中に存在する結晶粒界がせいぜい１本の多結晶シリコ
ンになり、シード領域に単結晶シリコンを用いた場合に
近い結晶成長が成され、大変好ましい。

又、シリコンの島の膜厚に関しては、100Å〜１μｍ
程度の間に最適値が存在する。ただし、シリコンの島の
膜厚が厚くなると、島の段差部を被覆する非晶質シリコ
ン層にクラックが入ったり、段差部で複数の核生成、結
晶成長が起こり易くなる等の問題を生ずる為、100Å〜2
000Å程度が望ましく、100Å〜500Åが特に好ましい。
又、該シリコンの島102にテーパーをつけることで、上
述の問題を低減する方法も有効である。

又、島の膜厚を100Å〜2000Å程度と薄くした場合、
熱処理等による多結晶シリコンの大粒径化が困難となる
場合がある。その場合は、非晶質層を厚く（例えば、0.
5μｍ〜３μｍ程度）形成し、熱処理等により、大粒径
の多結晶シリコンを形成した後で、エッチングにより、
該多結晶シリコンを所望の膜厚に薄膜化する方法が極め
て有効である。

工程（ｂ）は、絶縁性非晶質材料101及びシリコンの
島102上にシリコンを主体とする非晶質材料層103を形成
する工程である。該非晶質材料層は、プラズマCVD法，
蒸着法,EB蒸着法,MBE法，スパッタ法,CVD法等の方法で
非晶質シリコンを成膜する方法と、微結晶シリコン，多
結晶シリコン等をプラズマCVD法,CVD法，蒸着法,EB蒸着
法,MBE法，スパッタ法等の方法で形成後、Si,Ar,B,P,N,
He,Ne,Kr,H等の元素をイオン打ち込みすることで、該微
結晶シリコン，多結晶シリコン等を非晶質化する等の方
法で非晶質シリコン層を形成する方法がある。

工程（ｃ）は、該非晶質材料層の一部を除去し、非晶
質シリコンの島状領域104及び該シリコンの島102と該島
状領域とを結ぶ非晶質シリコンの連結領域105を少なく
とも有する形状に該非晶質シリコン層をパターン形成す
る工程である。島状領域104とシードを成すシリコンの
島102とが、細い（島状領域と比べて）連結領域105で結
ばれる形状にパターン形成を行なう点が、後で述べる理
由で重要である。

工程（ｄ）は、工程（ｃ）でパターン形成された非晶
質材料層をシリコンの島102をシードとして結晶成長さ
せ、非晶質シリコン層を結晶化する工程である。結晶成
長させる方法としては、線状加熱形帯域溶融再結晶化
法，レーザービーム再結晶化法，電子ビーム再結晶化法
等の溶融再結晶化法により結晶成長させることができ
る。他の方法としては、非晶質層を溶融せずに、固相で
結晶成長させる固相成長法がある。この方法は、500℃
〜700℃程度の低温で結晶成長が成される特徴を有し、
基板として、安価なガラス基板を使え、又、基板の大型
化も容易である等の優れたメリットが有る。

上述の固相成長法におけるアニール条件は、非晶質シ
リコン層103の形成方法によって、最適条件が異なる。
熱処理温度は500〜900℃の間に最適値が存在する。熱処
理温度が高くなると、結晶化に要する時間が短くなる
が、シリコンの島102以外の部分でも核の生成及び結晶
成長が起こり易くなる。その結果、島状領域104がラン
ダムな多結晶シリコンになり易くなる。従って、熱処理
温度は500℃〜700℃程度が多結晶核の発生が少なく、望
ましい温度である。又、熱処理に要する時間（すなわ
ち、結晶化に要する時間）は、同一熱処理温度でも、非
晶質シリコン層103の形成方法によって異なる。例え
ば、プラズマCVD法で形成した非晶質シリコン（特に、
基板温度350℃程度以下で形成した非晶質シリコン）
は、600℃程度の熱処理では結晶化が起こり難く、700℃
程度の高温で十時間以上の熱処理時間が必要で、シード
領域以外からの核生成、結晶成長も起こり易い。又、プ
ラズマCVD法で形成した非晶質シリコンにおいても、基
板温度450℃〜600℃程度の比較的高温で成膜した膜は、
上述の非晶質シリコンと異なり、600℃程度の熱処理で
結晶成長が起こり、シード領域からの選択的な結晶成長
が成され易い。プラズマCVD法で、350℃程度以下で形成
した非晶質シリコンは膜中に数％〜十数％程度の多量の
水素を含有し、これらの水素が、600℃程度のアニール
では完全に抜けない為、残留した水素が結晶成長の妨げ
になるものと思われる。一方、基板温度450℃〜600℃中
でも、500℃〜550℃程度の高温で成膜した膜は、非晶質
でしかも膜中の水素量が極めて少ない為、600℃程度の
アニールでも結晶成長が起こり易くなるものと思われ
る。さらに、該非晶質シリコン層106を蒸着法,EB蒸着
法,MBE法等で形成した場合は、500℃〜600℃程度の比較
的低温のアニールで結晶成長が起こり、結晶成長に要す
る時間も数時間程度に短縮することも可能である。上述
の方法では、蒸着時の真空度を高く（望ましくは、10^-6
〜10^-8Pa程度）することで、水素や不純物等が混入して
いない非晶質シリコンが形成できるメリットがある。

続いて、非晶質シリコン層を第１図（ｃ）に示した如
く、島状領域104と連結領域105を少なくとも有する形状
にパターン形成した効果に関して述べる。

非晶質シリコン層をシリコンの島等をシードとして結
晶成長させるに際して問題となるのは、多結晶核の発生
である。シード領域以外の領域での多結晶核の発生は、
前述の様に、非晶質シリコン層の形成条件、熱処理温度
等を最適化することで大巾に低減できる。しかし、本発
明においては、多結晶シリコン層の一部にシード領域を
形成している関係で、すべてのシード領域を単結晶シリ
コンにすることは困難で、シード領域のうちのいくつか
は、シード領域内に結晶粒界が存在する多結晶になって
いる。この場合、多結晶のシード領域に対応して、結晶
方位のわずかに異なった核が生成し、非晶質層が単結晶
では無く多結晶に成長する確率が高くなる為、大面積な
基板上に、均一な特性の素子を形成することが困難であ
ったり、又、歩留りも低いという問題を生じた。

そこで、本発明の如く非晶質シリコン層を島状領域10
4と連結領域105を少なくとも有する形状にパターン形成
を行なうと、仮にシード領域で複数の核が生成した場合
でも、どちらか一方の優勢な（結晶成長速度が速い、又
は、結晶成長の開始が早い等の）結晶成長が、細い連結
領域で選択され、島状領域が単結晶化される。第３図に
結晶成長の模式図の一例を示す。第３図において、301
はシード領域、302は島状領域、303は連結領域であり、
304及び305は、結晶方位がわずかに異なる結晶粒を示
す。第３図に示した様に結晶粒304が305に比べて優勢で
あると、結晶粒305は連結領域の途中で結晶成長が止ま
り、島状領域には、結晶粒304のみが成長し、単結晶化
が実現される。上述の方法を採用することで、大型な基
板全面にわたって、均一な素子特性が得られ、又、歩留
りも向上した。

又、島状領域内に形成する半導体素子のレイアウトも
歩留りの向上に重要なパラメータとなる。第３図におい
ては、一方の結晶粒が他方の結晶粒に対して優勢である
場合を示したが、確率的には小さいが、二つの結晶粒が
ほぼ同一に成長を開始し、ほぼ同一の速度で結晶成長が
成された場合、島状領域が単結晶ではなく多結晶にな
る。ただし、その場合でも、結晶粒界が存在する位置は
可成り限定されており、結晶粒界が存在する位置を制御
できる。第４図に、結晶粒界が存在する位置の模式図を
示す。401は結晶粒界が存在する確率が高い位置であ
り、402は、結晶粒界が存在する確率がほぼ零の領域で
ある。403は両者の中間の領域（グレーゾーンと呼ぶこ
とにする。）尚、404はシード領域、405は島状領域、40
6は連結領域を示す。

従って、半導体素子としてMOS型トランジスタやTFT等を
例とするならば、該素子のチャンネル領域が、領域402
に入る様に素子を配置すれば、結晶粒界による素子特性
の大巾なばらつきを無くすことができる。その結果、大
型な基板全面で均一な素子特性が確実に得られ、歩留り
も大巾に向上した。

尚、連結領域の形状は第３図等に示した形状以外にも種
々の形状が考えられる。第５図〜第７図に本発明の実施
例における連結領域の平面図の例を示す。

第５図及び第６図において、501,601はシード領域、5
02,602は島状領域、503,603は連結領域、504,505及び60
4,605は結晶粒を示す。連結領域の巾にテーパーをつけ
たり、巾の狭い領域606を設ける等連結領域の形状を工
夫することで、結晶成長の選択をより完全に行なうこと
ができる。

又、結晶成長の選択をより完全に行なうには、第７図
に示した様な形状が有効である。第７図において、701
はシード領域、702は島状領域、703は連結領域、704,70
5は結晶粒を示す。連結領域を第７図に示した様な形状
にすることで、成長速度等のわずかな違いにより、結晶
成長が選択され、島状領域の単結晶化がより完全に成さ
れる。従って、第７図に一例を示した様な形状を採用す
れば、第４図に示した様な素子のレイアウトに制限を設
けなくとも、高い歩留りが実現できる。

続いて、第１図及び第２図に示した工程（ｅ）は、結
晶化された領域106に、半導体素子を形成する工程であ
る。本実施例では、この領域106に半導体素子としてTFT
を形成する場合を例として採り上げている。

TFT形成法の一例としては、結晶化されたシリコン層を
パターンニングし、続いて、ゲート絶縁膜112を形成す
る。該ゲート絶縁膜は、熱酸化法により形成する方法
（高温プロセス）とCVD法若しくはプラズマCVD法等で60
0℃程度以下の低温（望ましくは、500℃以下）で形成す
る方法（低温プロセス）がある。低温プロセスでは、基
板として安価なガラス基板を使用できる為、大型な液晶
表示パネル，密着型イメージセンサ等の半導体装置を低
コストで作製できる他、三次元IC等を形成する場合にお
いても、下層部の素子に悪影響（例えば、不純物の拡散
等）を与えずに、上層部に半導体素子を形成することが
できる。続いて、ゲート電極107を形成後、ソース・ド
レイン領域108をイオン注入法，熱拡散法，プラズマド
ーピング法等の方法で形成し、層間絶縁膜109をCVD法，
スパッタ法，プラズマCVD法等の方法で形成する。さら
に、該層間絶縁膜109にコンタクト穴110を開け、配線11
1を形成することにより、TFTが形成される。

続いて、本発明に基づく半導体装置の製造方法により
作製したTFTの特性について述べる。本発明の製造方法
で作製したＮチャンネルTFTの電界効果移動度は、400〜
500cm²/V・sec程度になった。この特性は、シリコンウ
ェーハー上に形成したMOSトランジスタの特性に近い良
好な特性である。さらに、TFTのチャンネル領域のシリ
コン層の厚さを薄膜化（例えば、100Å〜300Å程度）し
たTFTにおいては、MOSトランジスタよりも優れた700〜9
00cm²/V・sec程度のバルクSiに近い移動度が得られた。

尚、本実施例ではシード領域にシリコンの島102を用
いる場合を示したが、シード領域の形成方法にはこれに
限らず種々の方法がある。

第８図は本発明の実施例における半導体装置の製造工
程図であり、シード領域形成方法の一例を示す。

第８図において、（ａ）は、ガラス，石英等の絶縁性
非晶質基板、若しくは、NSG等の絶縁性非晶質材料801上
に多結晶シリコン層802を形成する工程である。（ｂ）
は、イオン注入法により該多結晶シリコン層の一部に酸
化シリコン領域803を形成し、シード領域804を選択的に
形成する工程である。（ｃ）は、酸化シリコン領域803
及びシード領域804上に、シリコンを主体とする非晶質
材料層806を形成する工程である。尚、第８図では、該
非晶質材料層の一部を除去し、非晶質材料の島状領域及
び該シード領域と該島状領域とを結ぶ非晶質材料の連結
領域を少なくとも有する形状に該非晶質材料層をパター
ン形成する工程以降の工程図は省いてある。

続いて、各工程の製造条件及び技術的ポイントを述べ
る。

工程（ａ）は、ガラス，石英等の絶縁性非晶質基板、
若しくは、NSG等の絶縁性非晶質材料層801上に、多結晶
シリコン層802を形成する工程である。本発明の特徴の
一つは、該多結晶シリコン層の一部をシード領域とし、
残りをイオン注入法で酸化シリコン領域にして、結晶成
長を行なう点にある。従って、該多結晶シリコンの結晶
粒径、配向性が重要なパラメータとなる。すなわち、多
結晶シリコンの結晶粒径が大きく、その配向性が優れて
いる程、シードとして単結晶シリコンを用いた場合に近
い結晶成長が成される。多結晶シリコンの形成方法とし
ては、CVD法等で多結晶シリコン膜を形成する方法があ
る。この方法は、最も一般的な成膜法であり、簡便な方
法で多結晶シリコンが形成できる点では優れているが、
結晶粒径が数百Å程度と小さい点が難点である。大粒径
の多結晶シリコンを形成するには、（１）非晶質シリコ
ンをプラズマCVD法，蒸着法,EB蒸着法,MBE法,CVD法，ス
パッタ法等の方法で形成し、500〜700℃程度の熱処理等
で多結晶化する方法、（２）微結晶シリコン，多結晶シ
リコン等をプラズマCVD法,CVD法，蒸着法,MBE法,EB蒸着
法，スパッタ法等の方法で形成後、Si,Ar,B,P,N,He,Ne,
Kr,H等の元素をイオン打込みし、該微結晶シリコン，多
結晶シリコン等を非晶質化した後で、500〜700℃程度の
熱処理等で多結晶化する方法がある。これらの方法で形
成した多結晶シリコンは、配向性が良好で、しかも結晶
粒径も約１μｍ〜数十μｍ以上と大きいことから、多結
晶シリコン層の形成方法として有効である。中でも、蒸
着法,EB蒸着法,MBE法等で形成した非晶質シリコンを500
℃〜600℃程度で熱処理することによって得られる多結
晶シリコンは、粒径を数十μｍ以上にすることも可能
で、又、結晶の配向性も良好であることから、多結晶シ
リコン層の形成方法として特に有効で有る。又、非晶質
シリコン層に10¹⁹〜10²¹cm^-3程度の不純物（例えばＰ）
をドープすることで、多結晶化に要する時間を短縮（最
大で約10分の１）することも可能である。さらに、上述
の方法は結晶粒径の増大にも効果が有る。尚、次の工程
（ｂ）でシード領域以外の部分に酸化シリコン領域を形
成する関係上、非晶質シリコン層に添加する不純物のプ
ロファイルは非晶質シリコン層の表面付近で低く、非晶
質材料層801（例えば石英基板）寄りの領域で高くなる
様にドープすることが望ましい。これは、例えば、イオ
ン注入法で不純物をドープする際の加速電圧等を最適化
することで容易に実現される。

工程（ｂ）は、イオン注入法により該多結晶シリコン
層の一部に酸化シリコン領域803を形成し、シード領域8
04を選択的に形成する工程である。工程（ａ）で形成さ
れた多結晶シリコン層802のうちでシード領域となる部
分に、まずマスク805（例えば、レジスト，金属，酸化
シリコン，窒化シリコン，多結晶シリコン等をマスクの
材料とすることができる。）を形成する。続いて、イオ
ン注入法により、酸素イオンを注入し、マスクで覆われ
たシード領域804以外の領域に酸化シリコン領域803を形
成する。この場合、多結晶シリコン層802の表面付近に
化学量論的なSiO₂に近い組成の酸化シリコン層が形成さ
れることが望ましく、ドーズ量10¹⁷〜10²⁰ions/cm²，加
速電圧20〜80KeV程度が望ましい。特に、ドーズ量10¹⁸
〜10¹⁹ions/cm²，加速電圧25〜40KeVの条件で、表面か
ら数百nmの深さにわたって良質のSiO₂が形成された。
尚、イオン注入後、窒素等の雰囲気中で、800℃〜1200
℃のアニールを１〜３時間行なうと、熱酸化SiO₂に近い
特性を有する酸化シリコン層が得られる。又、基板とし
てガラス等の低融点材料を用いている場合は、上述のア
ニールのかわりに、250℃〜700℃程度のより低温で、イ
オン注入後の基板に酸素プラズマ処理を施すことで、特
に、表面付近の酸化シリコンを熱酸化SiO₂に近い特性を
有する酸化シリコンに改質する方法も極めて有効であ
る。又、酸素プラズマ処理のみで酸化シリコン領域を形
成する方法もある。

工程（ｃ）は、マスク805を除去した後、酸化シリコ
ン領域803及びシード領域804上に、シリコンを主体とす
る非晶質材料層806を形成する工程である。該非晶質材
料層は、プラズマCVD法，蒸着法,EB蒸着法,MBE法，スパ
ッタ法,CVD法等の方法で非晶質シリコンを成膜する方法
と、微結晶シリコン，多結晶シリコン等をプラズマCVD
法,CVD法，蒸着法,EB蒸着法,MBE法，スパッタ法等の方
法で形成後、Si,Ar,B,P,N,He,Ne,Kr,H等の元素をイオン
打込ずすることで、該微結晶シリコン，多結晶シリコン
等を非晶質化する等の方法で非晶質シリコン層を形成す
る方法がある。

又、シード領域の形成方法としては、この他に、例え
ば、多結晶シリコン層の一部（シード領域にする部分）
に酸化シリコン，窒化シリコン等でマスクを形成し，熱
酸化法によりシード領域以外を酸化する方法により、酸
化シリコン領域及びシード領域を形成する方法や、多結
晶シリコン層上に酸化シリコン，窒化シリコン層等をCV
D法，スパッタ法，プラズマCVD法等で形成後、該酸化シ
リコン，該窒化シリコン層等に穴を開け、下層部の多結
晶シリコンを露出させることで、シード領域を形成する
方法など種々の方法がある。

これら種々のシード領域形成法のうちでも、特に、イ
オン注入法によりシード領域を形成する方法は、シード
領域と酸化シリコン領域との間で大きな段差を生ずるこ
とも無く、シード領域と酸化シリコン領域をほぼ平面上
に形成することも可能である。その結果、積層された非
晶質層にクラッチ等の欠陥を生ずることも無くなり、
又、熱処理による結晶成長時に問題となる段差部での多
結晶核発生の問題も回避できることから、シード領域の
形成方法として、特に優れている。

以上述べた様に、本発明によれば、非晶質シリコン層
をシード領域によって選択的に結晶成長させ、結晶粒界
が存在する位置を制御することが可能となった。その結
果、結晶化された領域に選択的に半導体素子を形成する
ことが可能となった。本発明によれば、シリコンウェー
ハー上に形成したMOSトランジスタ等に近い（場合によ
っては、それを上回る）高性能なTFT等が実現された。

その結果、大型で高解像度の液晶表示パネル、高速で
高解像度の密着型イメージセンサが実現されたばかりで
なく、密着型イメージセンサを例にとるならば、従来型
が、走査回路をTFTで形成し、受光部と同一基板上に集
積する程度がTFTの特性からみて限界であったが、本発
明によれば走査回路以外にも増巾回路，演算回路，記憶
回路等も集積化することができる。

又、TFT等のMOS型の半導体素子を形成する場合におい
て、ゲート絶縁膜を熱酸化法ではなく、CVD法，プラズ
マCVD法等の低温プロセスで形成すれば、基板として安
価なガラス基板等を使用でき、大型な液晶表示パネル，
密着型イメージセンサ等の半導体装置を低コストで作製
できる。又、高温プロセスを通らない為、大型基板では
特に問題となる基板のそり，変形等も極めて少ない。そ
の他に、三次元ICを形成する場合においても、下層部の
素子に悪影響（例えば、不純物の拡散等）を与えずに、
上層部に半導体素子を形成することもできる。

尚、本発明の実施例では、半導体素子としてTFTの場
合を述べたが、TFT以外にも、MIS型TFT,バイポーラ型ト
ランジスタ，静電誘導型トランジスタをはじめとする半
導体素子全般に応用できることは言うまでもない。

〔発明の効果〕

本発明は、以下に述べる効果を有するものである。

（ａ）多結晶シリコン層からなるシード領域の上に非晶
質シリコン層を形成して、シード領域から非晶質シリコ
ン層を結晶成長させるため、大粒径の多結晶シリコン層
を提供することができ、この結晶成長させたシリコン層
を用いて高性能な半導体装置を提供することができる。

（ｂ）シード領域間に結晶される島状領域を形成し、シ
ード領域からシード領域間に形成された島状領域に向け
て前記非晶質シリコン層を結晶成長させて結晶成長膜を
形成し、前記結晶成長膜の結晶粒界が存在する領域に複
数の半導体素子のチャネル領域が形成されないように、
前記結晶成長膜をパターニングして半導体素子のソース
・ドレイン・チャネルとなる領域を形成するため、シー
ドや結晶粒界による結晶欠陥による半導体素子への影
響、不均一化を防ぐことができ、結晶性の均一な複数の
半導体素子を提供することができる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）及び第２図（ａ）〜（ｅ）は本発
明の実施例における半導体装置の製造工程図である。第
１図は断面図を、第２図は平面図を示す。第３図は結晶成長の模式図である。第４図は結晶粒界が存在する位置の模式図である。第５図〜第７図は本発明の実施例における連結領域の平
面図である。第８図（ａ）〜（ｃ）は本発明の実施例における半導体
装置の製造工程図であり、シード領域形成方法の一例を
示す。 101,801……絶縁性非晶質材料 102……シリコンの島 103,806……非晶質材料層 104,302,405,502,602,702……島状領域 105,303,406,503,603,703……連結領域 301,404,501,601,701,804……シード領域 803……酸化シリコン領域

Claims

(57)【特許請求の範囲】

【請求項１】基板上に互いに接続された複数の半導体素
子を有する半導体装置の製造方法であって、前記基板上に少なくとも２つ以上の多結晶シリコン層か
らなるシード領域を平面的に離間して形成する工程と、
前記基板上及び前記シード領域上に前記シード領域に接
するように非晶質シリコン層を形成する工程と、前記非
晶質シリコン層からなる島状領域と、前記シード領域と
前記島状領域とを連結する連結部とを前記シード領域間
に形成する工程と、前記シード領域から前記連結部を介
して前記島状領域に向けて前記非晶質シリコン層を結晶
成長させて結晶成長膜を形成する工程と、前記結晶成長
膜の結晶粒界が存在する領域に前記複数の半導体素子の
チャネル領域が形成されないように、前記結晶成長膜を
パターニングして前記複数の半導体素子のソース・ドレ
イン・チャネルとなる領域を形成する工程を有すること
を特徴とする半導体装置の製造方法。