JP2009295996A - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP2009295996A JP2009295996A JP2009185138A JP2009185138A JP2009295996A JP 2009295996 A JP2009295996 A JP 2009295996A JP 2009185138 A JP2009185138 A JP 2009185138A JP 2009185138 A JP2009185138 A JP 2009185138A JP 2009295996 A JP2009295996 A JP 2009295996A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capping layer
- metal catalyst
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 93
- 229910052751 metal Inorganic materials 0.000 claims abstract description 93
- 239000003054 catalyst Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 229920001296 polysiloxane Polymers 0.000 claims description 58
- 239000010408 film Substances 0.000 claims description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 35
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000013078 crystal Substances 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract 2
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 238000002425 crystallisation Methods 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 18
- 230000008025 crystallization Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】本発明は、結晶化触媒の均一な低濃度拡散制御で金属触媒から形成されるシードの位置を調整して多結晶シリコーン層内のチャネル領域を単結晶に近いように形成することによって薄膜トランジスタの素子特性を向上させて均一な値を得ることができる薄膜トランジスタを提供する。
【解決手段】本発明の薄膜トランジスタは基板上に形成された金属触媒層、金属触媒層上に次々と形成された第１キャッピング層及び第２キャッピング層パターンを含む。製造方法は金属触媒層上に第１キャッピング層を形成する。第１キャッピング層上に第２キャッピング層を形成してパターニングする。パターニングされた第２キャッピング層上に非晶質シリコーン層を形成する。金属触媒を拡散させる。非晶質シリコーン層を結晶化して多結晶シリコーン層を形成する段階を含む。
【選択図】図３Ｅ
【解決手段】本発明の薄膜トランジスタは基板上に形成された金属触媒層、金属触媒層上に次々と形成された第１キャッピング層及び第２キャッピング層パターンを含む。製造方法は金属触媒層上に第１キャッピング層を形成する。第１キャッピング層上に第２キャッピング層を形成してパターニングする。パターニングされた第２キャッピング層上に非晶質シリコーン層を形成する。金属触媒を拡散させる。非晶質シリコーン層を結晶化して多結晶シリコーン層を形成する段階を含む。
【選択図】図３Ｅ
Description
本発明は薄膜トランジスタに係り、さらに詳細には非晶質シリコーン層下部に金属触媒層と第１及び第２キャッピング層を含む薄膜トランジスタに関する。
一般に、多結晶シリコーン層は高い電界効果移動度と高速動作回路に適用が可能であってＣＭＯＳ回路構成が可能であるという長所があって薄膜トランジスタ用半導体層の用途で多く使われている。このような多結晶シリコーン層を利用した薄膜トランジスタは主にアクティブマトリックス液晶ディスプレー装置（ＡＭＬＣＤ）のアクティブ素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子に使われる。
この時、薄膜トランジスタに用いる多結晶シリコーン層の製作は直接蒸着法、高温熱処理を利用した技術またはレーザー熱処理方法などを利用する。レーザー熱処理方法は低温工程が可能であって高い電界効果移動度を具現することができるが、高価のレーザー装備が必要であるので代替技術が多く研究されている。
現在、金属を利用して非晶質シリコーンを結晶化する方法は固相結晶化（ＳＰＣ、Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）より低い温度で迅速な時間内に結晶化させることができる長所を有しているため多く研究されている。金属を利用した結晶化方法は金属誘導結晶化（ＭＩＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導側面結晶化（ＭＩＬＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法に区分される。しかし、金属を利用した前記方法の場合にも金属汚染によって薄膜トランジスタの素子特性が低下する問題点がある。
一方、金属量を減らして良質の多結晶シリコーン層を形成させるために、イオン注入器を介して金属のイオン濃度を調節して高温処理、急速熱処理またはレーザー照射で良質の多結晶シリコーン層を形成させる技術と金属誘導結晶化方法で多結晶シリコーン層の表面を平坦にするために粘性がある有機膜と液状の金属を混合してコーティング方法で薄膜を蒸着した次に熱処理工程で結晶化する方法が開発されている。しかし、前記結晶化方法の場合にも多結晶シリコーン層で最も重要視されるグレーン大きさの大型化及び均一度側面で問題がある。
前記問題を解決するために蓋層を利用した結晶化方法で多結晶シリコーン層を製造する方法（特許文献１）が開発された。前記方法は、基板上に金属触媒層を蒸着してその上にキャッピング層を形成させた次に、前記キャッピング層上に非晶質シリコーン層を形成して熱処理あるいはレーザーを利用して金属触媒をキャッピング層を介して非晶質シリコーン層に拡散させてシードを形成させた後、これを利用して多結晶シリコーン層を得る方法である。前記方法は金属触媒が蓋層を介して拡散するため必要以上の金属汚染を防止することができるという長所がある。しかし、前記方法の場合にも結晶化金属触媒の均一な低濃度制御が難しくて結晶化位置を制御するに難しいという問題点が相変らず残っている。
本発明が解決しようとする技術的課題は上述した従来技術の問題点を解決するためのことであって、結晶化触媒の均一な低濃度拡散制御で金属触媒から形成されるシード（ｓｅｅｄ）の位置を調整して多結晶シリコーン層内のチャネル領域を単結晶に近いように形成することによって薄膜トランジスタの素子特性を向上させて均一な値を得ることができる薄膜トランジスタを提供することにその目的がある。
前記技術的課題を達成するために本発明の一側面は薄膜トランジスタを提供する。前記薄膜トランジスタは基板を具備して、前記基板上に形成された金属触媒層を含む。前記金属触媒層上に第１キャッピング層が位置して、前記第１キャッピング層上に第２キャッピング層パターンが位置する。前記第２キャッピング層パターン上に形成された半導体層パターンを含む。前記絶縁基板はガラスで構成されることができ、前記金属触媒はニッケルであることがある。
前記第１キャッピング層及び第２キャッピング層パターンはシリコーン窒化膜またはシリコーン酸化膜で構成されることができる。前記第２キャッピング層パターンの厚さが第１キャッピング層の厚さより厚いことが望ましくて、前記第２キャッピング層パターンの密度が第１キャッピング層の密度より大きいことが望ましい。
前記第２キャッピング層パターン間の間隔は１ないし５０μｍであることが望ましい。前記キャッピング層パターン間の間隔だと言うことは、いずれか一つのキャッピング層パターンとこれと隣接した他のキャッピング層パターン間の距離を言う。
また、前記薄膜トランジスタは基板を具備して、前記基板上に形成された金属触媒層を含む。前記金属触媒層上に第１キャッピング層パターンが位置して、前記第１キャッピング層パターン上に第２キャッピング層が位置する。前記第２キャッピング層上に形成された半導体層パターンを含む。前記絶縁基板はガラスで構成されることができ、前記金属触媒はニッケルであることがある。
前記第１キャッピング層パターン及び第２キャッピング層はシリコーン窒化膜またはシリコーン酸化膜で構成されることができる。前記第１キャッピング層パターンの厚さが第２キャッピング層の厚さより厚いことが望ましくて、前記第１キャッピング層パターンの密度が第２キャッピング層の密度より大きいことが望ましい。
前記第１キャッピング層パターン間の間隔は１ないし５０μｍであることが望ましい。
前記技術的課題を達成するために本発明の他の一側面は薄膜トランジスタの製造方法を提供する。前記製造方法は基板上に金属触媒層を形成することを具備する。前記金属触媒層上に第１キャッピング層を形成する。前記第１キャッピング層上に第２キャッピング層を形成してパターニングする。前記パターニングされた第２キャッピング層上に非晶質シリコーン層を形成する。前記金属触媒を拡散させる。前記非晶質シリコーン層を結晶化して多結晶シリコーン層を形成する段階を含む。
また、前記製造方法は基板上に金属触媒層を形成することを具備する。前記金属触媒層上に第１キャッピング層を形成してパターニングする。前記第１キャッピング層パターン上に第２キャッピング層を形成する。前記第２キャッピング層上に非晶質シリコーン層を形成する。前記金属触媒を拡散させる。前記非晶質シリコーン層を結晶化して多結晶シリコーン層を形成する段階を含む。
前記金属触媒層はプラズマ化学気相法（ＣＶＤ）またはスパッタ（Ｓｐｕｔｔｅｒ）方法を利用して形成することができ、前記第１キャッピング層または第２キャッピング層はプラズマ強化化学気相蒸着（ＰＥＣＶＤ）法を用いて形成することができる。
前記金属触媒の拡散は熱処理により構成されることができ、前記熱処理は２００ないし７００℃で行われることが望ましい。前記非晶質シリコーン層の結晶化は熱処理により構成されることができ、前記熱処理は４００℃ないし１０００℃で行われることが望ましい。
ひいては、前記製造方法は前記多結晶シリコーン層を形成した後にチャネル層を形成することをさらに含むことができ、前記チャネル層は前記キャッピング層パターンの端部で少なくとも１ないし５μｍ離れた所から形成されることが望ましい。
上述したように本発明によると、非晶質シリコーン層下部にキャッピング層が形成されるので非晶質シリコーン層を結晶化した後にキャッピング層を除去する必要がなく工程を進行することができて、結晶化触媒の均一な低濃度拡散制御で触媒から形成されるシードの位置を調節して多結晶シリコーン層内のチャネル領域を単結晶に近いように形成することによって薄膜トランジスタの素子特性を向上させて均一な値を得ることができる薄膜トランジスタを提供する利点がある。
前記では本発明の望ましい実施形態を参照しながら説明したが、該技術分野の熟練された当業者は特許請求範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができることである。
以下、本発明をさらに具体的に説明するために本発明による望ましい実施形態を添付した図面を参照しながら説明する。しかし、本発明はここで説明される実施形態に限定されなくて他の形態に具体化されることができる。明細書全体にかけて同一な参照番号は同一な構成要素を示す。
図１は本発明の第１実施形態による薄膜トランジスタの断面構造図である。
図１を参照すると、基板１０上に金属触媒１１層が形成されていて前記金属触媒１１層上に第１キャッピング層１２が形成されている。前記基板１０は絶縁基板が望ましく、ガラスを用いることができる。前記金属触媒１１でニッケルを用いることができる。前記第１キャッピング層１２はシリコーン窒化膜またはシリコーン酸化膜で構成されることができ、前記シリコーン窒化膜またはシリコーン酸化膜の厚さを薄くしたり密度を低く調節して金属触媒１１が拡散可能であるように調節する。すなわち、前記第１キャッピング層１２は金属触媒拡散可能層の役割を担当する。
前記第１キャッピング層１２上に第２キャッピング層パターン１３が形成されている。前記第２キャッピング層パターン１３はシリコーン窒化膜またはシリコーン酸化膜で構成されることができ、その厚さを前記第１キャッピング層１２より厚くしたり、密度を前記第１キャッピング層１２より大きく調節して金属触媒が拡散不可能になるように調節する。すなわち、前記第２キャッピング層パターン１３は金属触媒拡散不可能層の役割を担当する。一般に、酸化膜または窒化膜は不純物の拡散においてバリヤ（ｂａｒｒｉｅｒ）で作用するので、シリコーン酸化膜またはシリコーン窒化膜の密度を大きくすることによって金属触媒が拡散することを防止することができる。反面、シリコーン酸化膜またはシリコーン窒化膜の密度を低くすれば金属触媒の拡散が容易である。
また、前記第２キャッピング層のパターンは結晶化触媒が後述する非晶質シリコーン層に所望する所に拡散することができるように選択してパターニングする。この時、前記第２キャッピング層パターン間の間隔は１ないし５０μｍであることが金属触媒の低濃度制御側面で見るとき望ましい。
前記第１キャッピング層１２と前記第２キャッピング層パターン１３はまた、バッファー層としての役割をすることもする。言い換えて、金属触媒１１層の金属及び基板１０内の汚染物がシリコーン層に拡散されることを阻んでくれる役割も担当する。
前記第２キャッピング層パターン１３上に半導体層パターン１４が形成されている。前記半導体層パターン１４内部にはソース／ドレイン領域１５、１６及びチャネル層１７が形成されている。前記チャネル層１７は単結晶に近いシリコーン層で形成されることができる。
図２は本発明の第２実施形態による薄膜トランジスタの断面構造図である。
図２を参照すると、基板１０上に金属触媒１１層が形成されていて前記金属触媒１１層上に第１キャッピング層パターン２１が形成されている。前記第１キャッピング層パターン２１はシリコーン窒化膜またはシリコーン酸化膜で構成されることができ、前記シリコーン窒化膜またはシリコーン酸化膜の厚さを厚くしたり、密度を大きく調節して金属触媒が拡散不可能になるように調節する。
前記第１キャッピング層パターン２１上に第２キャッピング層２２が形成されている。前記第２キャッピング層２２はシリコーン窒化膜またはシリコーン酸化膜で構成されることができ、その厚さを前記第１キャッピング層パターン２１より薄くしたり、密度を前記第１キャッピング層パターン２１より低く調節して金属触媒が拡散可能であるように調節する。すなわち、前記第２キャッピング層２２は金属触媒拡散可能層の役割を担当する。
上述したことを除いては第１実施形態による薄膜トランジスタと同一である。
図３Ａないし図３Ｅは本発明の第１実施形態による薄膜トランジスタの製造方法を説明するための工程図である。
図３Ａを参照すると、基板３０上に金属触媒３１層を蒸着する。金属触媒３１はニッケルが望ましく、前記金属触媒３１層はスパッタを利用して蒸着することができる。また、イオン注入を介した方法でなされることができて、プラズマを利用して形成することができるが、プラズマを利用した方法は前記基板３０上に金属物質を配置してこれをプラズマに露出させて形成させることができる。前記金属触媒３１層上に第１キャッピング層３２を形成する。前記第１キャッピング層３２は前記したように金属触媒拡散可能層の役割を担当するためその厚さを薄くしたり密度を低く調節して金属触媒３１が拡散可能であるように形成させる。
図３Ｂを参照すると、前記第１キャッピング層３２上に第２キャッピング層を形成する。前記第２キャッピング層は前記したように金属触媒拡散不可能層の役割を担当するためその厚さを第１キャッピング層３２より厚くしたり、密度を第１キャッピング層３２より大きく調節して金属触媒３１が拡散不可能であるように形成させる。続いて、前記第２キャッピング層をパターニングして第２キャッピング層パターン３３を形成する。この時、後述するシードが所望する部分に形成されることができるように金属触媒３１が拡散する領域を選択してパターニングする。
図３Ｃを参照すると、前記第２キャッピング層パターン３３上に非晶質シリコーン層３４を形成する。前記非晶質シリコーン層３４はプラズマを利用した化学気相蒸着法（ＣＶＤ）を利用して形成させることができる。
図３Ｄを参照すると、前記金属触媒３１層の金属触媒を拡散させる。前記拡散は２００ないし７００℃で熱処理をすることによって遂行することができ、前記熱処理は１時間の間維持することが望ましい。前記熱処理を介して金属触媒３１は前記第１キャッピング層３２を通過して前記非晶質シリコーン層３４に拡散される。拡散した前記金属触媒は前記非晶質シリコーン層３４内部でシード３５を形成させる。前記シード３５というのは金属がシリコーンと会って形成される金属ケイ化物を意味する。後述する結晶化は前記シード３５からなされるが、普通は金属触媒のうち１／１００程度だけが拡散して前記シードを形成する。第２キャッピング層パターン３３により拡散していない金属触媒は前記第１キャッピング層３２に残るようになる。
図３Ｅを参照すると、前記非晶質シリコーン層３４を結晶化して多結晶シリコーン層３６を形成させる。前記結晶化は熱処理を介して遂行されることができ、前記熱処理は炉（Ｆｕｒｎａｃｅ）で長時間加熱することによってなされることができるが、この時結晶化温度は４００ないし１０００℃が望ましい。前記温度で熱処理をするようになれば前記シード３５から側面に成長して隣接したグレーンとあうようになってグレーン境界（Ｇｒａｉｎ ｂｏｕｎｄａｒｙ）を形成して完全結晶化される。前記結晶化方法により形成された多結晶シリコーン層３６のグレーンはその直径が２０ないし２００μｍ、大きくは３００μｍまで成長できる。したがって、グレーン内部でも結晶性が良い部分をチャネル形成部３７にして後述するチャネル層を形成することができる。すなわち、半導体層内部のチャネル層を単結晶に近く形成させることができる。
続いて、図示しなかったが前記多結晶シリコーン層３６をパターニングしてイオン注入工程を介してソース／ドレイン領域及びチャネル層を形成する。すなわち、半導体層パターンを形成する。この時、前記チャネル層１７は前述したようにチャネル形成部３７に形成されるようにする。望ましくは、前記チャネル層１７を前記第２キャッピング層パターン３３の端部で少なくとも１ないし５μｍ離れた所から形成することが単結晶に近いチャネル層を形成することができて望ましい。
続けて、前記半導体層パターン上にゲート絶縁膜を形成した後前記ゲート絶縁膜上に金属層及びフォトレジスト層を次々と積層する。前記フォトレジスト層をパターニングして前記パターニングされたフォトレジスト層をマスクにして前記金属層をエッチングすることによってゲート電極を形成する。前記結果物を利用して薄膜トランジスタを完成できる。ここで、第１キャッピング層及び第２キャッピング層パターンが半導体層パターン下部に形成されているため前記キャッピング層を別途に除去する必要がなく工程を進行することができる。
図４Ａないし図４Ｅは本発明の第２実施形態による薄膜トランジスタの製造方法を説明するための工程図である。
図４Ａを参照すると、基板３０上に金属触媒３１層を蒸着する。前記金属触媒３１層上に第１キャッピング層を形成してパターニングして第１キャッピング層パターン４１を形成する。この時、後述するシードが所望する部分に形成されることができるように金属触媒３１が拡散する領域を選択してパターニングする。前記第１キャッピング層パターン４１は前記したように金属触媒拡散不可能層の役割を担当するためその厚さを厚くしたり密度を大きく調節して金属触媒が拡散不可能であるように形成させる。
図４Ｂを参照すると、前記第１キャッピング層パターン４１上に第２キャッピング層４２を形成する。前記したように前記第２キャッピング層４２は金属触媒拡散可能層の役割を担当するためその厚さを前記第１キャッピング層パターン４１より薄くしたり、密度を前記第１キャッピング層パターン４１より低く調節して金属触媒３１が拡散可能であるように調節する。
図４Ｃないし図４Ｅを参照すると、前記第２キャッピング層４２上に非晶質シリコーン層３４を形成して、熱処理を介して金属触媒を前記第２キャッピング層４２を通過させて前記非晶質シリコーン層３４内部に拡散させる。以後結晶化を介して多結晶シリコーン層３６を形成する。上述したことを除いては第１実施形態による薄膜トランジスタの製造方法と同一である。
１０、３０：基板
１１、３１：金属触媒
１２、３２：第１キャッピング層
１３、３３：第２キャッピング層パターン
１４：半導体層パターン
１５：ソース領域
１６：ドレイン領域
１７：チャネル層
２１、４１：第１キャッピング層パターン
２２、４２：第２キャッピング層
３４：非晶質シリコーン層
３５：シード
３６：多結晶シリコーン層
３７：チャネル形成部
１１、３１：金属触媒
１２、３２：第１キャッピング層
１３、３３：第２キャッピング層パターン
１４：半導体層パターン
１５：ソース領域
１６：ドレイン領域
１７：チャネル層
２１、４１：第１キャッピング層パターン
２２、４２：第２キャッピング層
３４：非晶質シリコーン層
３５：シード
３６：多結晶シリコーン層
３７：チャネル形成部
Claims (14)
- 基板と；
前記基板上に形成された金属触媒層と；
前記金属触媒層上に形成された第１キャッピング層と；
前記第１キャッピング層上に形成された第２キャッピング層パターンと；及び
前記第２キャッピング層パターン上に形成される半導体層パターンを含み、
前記金属触媒層の金属触媒は前記第１キャッピング層を通過して非晶質シリコーン層に拡散され、
前記第２キャッピング層パターンは前記非晶質シリコーン層への前記金属触媒層の金属触媒の拡散を防止することを特徴とする薄膜トランジスタ。 - 前記第１キャッピング層はシリコーン窒化膜またはシリコーン酸化膜で構成されることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記第２キャッピング層パターンはシリコーン窒化膜またはシリコーン酸化膜で構成されることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記第２キャッピング層パターンの厚さが第１キャッピング層の厚さより厚いことを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記第２キャッピング層パターンの密度が第１キャッピング層の密度より大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記第２キャッピング層パターン間の間隔は１ないし５０μｍであることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記金属触媒はニッケルであることを特徴とする請求項１に記載の薄膜トランジスタ。
- 基板と；
前記基板上に形成された金属触媒層と；
前記金属触媒層上に形成された第１キャッピング層パターンと；
前記第１キャッピング層パターン上に形成された第２キャッピング層；及び
前記第２キャッピング層上に形成される半導体層パターンを含み、
前記金属触媒層の金属触媒は前記第２キャッピング層を通過して非晶質シリコーン層に拡散され、
前記第１キャッピング層パターンは前記非晶質シリコーン層への前記金属触媒層の金属触媒の拡散を防止することを特徴とする薄膜トランジスタ。 - 前記第１キャッピング層パターンはシリコーン窒化膜またはシリコーン酸化膜で構成されることを特徴とする請求項８に記載の薄膜トランジスタ。
- 前記第２キャッピング層はシリコーン窒化膜またはシリコーン酸化膜で構成されることを特徴とする請求項８に記載の薄膜トランジスタ。
- 前記第１キャッピング層パターンの厚さが第２キャッピング層の厚さより厚いことを特徴とする請求項８に記載の薄膜トランジスタ。
- 前記第１キャッピング層パターンの密度が第２キャッピング層の密度より大きいことを特徴とする請求項８に記載の薄膜トランジスタ。
- 前記第１キャッピング層パターン間の間隔は１ないし５０μｍであることを特徴とする請求項８に記載の薄膜トランジスタ。
- 前記金属触媒はニッケルであることを特徴とする請求項８に記載の薄膜トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040042348A KR100600874B1 (ko) | 2004-06-09 | 2004-06-09 | 박막트랜지스터 및 그의 제조 방법 |
| KR2004-042348 | 2004-06-09 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004377848A Division JP4549842B2 (ja) | 2004-06-09 | 2004-12-27 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009295996A true JP2009295996A (ja) | 2009-12-17 |
| JP5021005B2 JP5021005B2 (ja) | 2012-09-05 |
Family
ID=35459626
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004377848A Active JP4549842B2 (ja) | 2004-06-09 | 2004-12-27 | 薄膜トランジスタの製造方法 |
| JP2009185138A Active JP5021005B2 (ja) | 2004-06-09 | 2009-08-07 | 薄膜トランジスタ |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004377848A Active JP4549842B2 (ja) | 2004-06-09 | 2004-12-27 | 薄膜トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7943929B2 (ja) |
| JP (2) | JP4549842B2 (ja) |
| KR (1) | KR100600874B1 (ja) |
| CN (1) | CN100401531C (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611154B1 (ko) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치 |
| KR100731756B1 (ko) * | 2006-06-07 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR101015849B1 (ko) * | 2009-03-03 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101041141B1 (ko) * | 2009-03-03 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101049799B1 (ko) * | 2009-03-03 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101049801B1 (ko) * | 2009-03-05 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치 |
| KR20100100187A (ko) * | 2009-03-05 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 |
| KR101056428B1 (ko) * | 2009-03-27 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 |
| KR101094295B1 (ko) * | 2009-11-13 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법 |
| KR101049802B1 (ko) | 2009-11-20 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 |
| KR101094302B1 (ko) | 2010-06-03 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101146995B1 (ko) | 2010-06-16 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법 |
| WO2012005389A1 (ko) * | 2010-07-06 | 2012-01-12 | 노코드 주식회사 | 다결정 실리콘 박막의 제조방법 |
| US8482078B2 (en) * | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| JPH0897137A (ja) * | 1994-09-21 | 1996-04-12 | Sharp Corp | 半導体装置およびその製造方法 |
| JPH09237760A (ja) * | 1996-03-01 | 1997-09-09 | Sharp Corp | 半導体装置の製造方法 |
| JP2000315802A (ja) * | 2000-01-01 | 2000-11-14 | Semiconductor Energy Lab Co Ltd | 半導体素子の作製方法 |
| JP2003528460A (ja) * | 2000-03-23 | 2003-09-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トランジスタの製造方法 |
| JP2004134533A (ja) * | 2002-10-09 | 2004-04-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3255942B2 (ja) * | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JPH0786607A (ja) | 1993-09-20 | 1995-03-31 | Toshiba Corp | 薄膜トランジスタ |
| US5532854A (en) * | 1994-01-25 | 1996-07-02 | Fergason; James L. | Folded variable birefringerence zeroth order hybrid aligned liquid crystal apparatus |
| US6884698B1 (en) * | 1994-02-23 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with crystallization of amorphous silicon |
| JP3442500B2 (ja) * | 1994-08-31 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| JP3240258B2 (ja) | 1996-03-21 | 2001-12-17 | シャープ株式会社 | 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法 |
| US6011275A (en) * | 1996-12-30 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3976828B2 (ja) * | 1997-02-17 | 2007-09-19 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法 |
| JPH11243209A (ja) | 1998-02-25 | 1999-09-07 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器 |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| JP4588167B2 (ja) * | 2000-05-12 | 2010-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6746901B2 (en) * | 2000-05-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
| KR20030008752A (ko) * | 2001-07-20 | 2003-01-29 | 학교법인 경희대학교 | 액정디스플레이용 다결정 실리콘 형성 방법 |
| KR100398591B1 (ko) | 2001-09-05 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100473996B1 (ko) | 2002-01-09 | 2005-03-08 | 장 진 | 비정질 실리콘의 결정화 방법 |
| KR100845557B1 (ko) * | 2002-02-20 | 2008-07-10 | 삼성전자주식회사 | 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법 |
| TW569350B (en) * | 2002-10-31 | 2004-01-01 | Au Optronics Corp | Method for fabricating a polysilicon layer |
| AU2003275615A1 (en) * | 2002-11-01 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR100470274B1 (ko) | 2002-11-08 | 2005-02-05 | 진 장 | 덮개층을 이용한 비정질 물질의 상 변화 방법 |
| US7374976B2 (en) * | 2002-11-22 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin film transistor |
| US7335255B2 (en) * | 2002-11-26 | 2008-02-26 | Semiconductor Energy Laboratory, Co., Ltd. | Manufacturing method of semiconductor device |
| KR101026644B1 (ko) * | 2003-01-08 | 2011-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| TWI328837B (en) * | 2003-02-28 | 2010-08-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP2004319538A (ja) * | 2003-04-10 | 2004-11-11 | Seiko Epson Corp | 半導体装置の製造方法、集積回路、電子光学装置及び電子機器 |
| CN100568457C (zh) * | 2003-10-02 | 2009-12-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| KR100611154B1 (ko) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치 |
-
2004
- 2004-06-09 KR KR1020040042348A patent/KR100600874B1/ko active IP Right Grant
- 2004-12-23 US US11/019,459 patent/US7943929B2/en active Active
- 2004-12-27 JP JP2004377848A patent/JP4549842B2/ja active Active
- 2004-12-31 CN CNB2004100997172A patent/CN100401531C/zh active Active
-
2006
- 2006-07-28 US US11/460,654 patent/US7989326B2/en active Active
-
2009
- 2009-08-07 JP JP2009185138A patent/JP5021005B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| JPH0897137A (ja) * | 1994-09-21 | 1996-04-12 | Sharp Corp | 半導体装置およびその製造方法 |
| JPH09237760A (ja) * | 1996-03-01 | 1997-09-09 | Sharp Corp | 半導体装置の製造方法 |
| JP2000315802A (ja) * | 2000-01-01 | 2000-11-14 | Semiconductor Energy Lab Co Ltd | 半導体素子の作製方法 |
| JP2003528460A (ja) * | 2000-03-23 | 2003-09-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トランジスタの製造方法 |
| JP2004134533A (ja) * | 2002-10-09 | 2004-04-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100401531C (zh) | 2008-07-09 |
| US20050275019A1 (en) | 2005-12-15 |
| JP4549842B2 (ja) | 2010-09-22 |
| JP2005354028A (ja) | 2005-12-22 |
| KR100600874B1 (ko) | 2006-07-14 |
| CN1707810A (zh) | 2005-12-14 |
| US7943929B2 (en) | 2011-05-17 |
| US7989326B2 (en) | 2011-08-02 |
| US20060263951A1 (en) | 2006-11-23 |
| JP5021005B2 (ja) | 2012-09-05 |
| KR20050117133A (ko) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5021005B2 (ja) | 薄膜トランジスタ | |
| JP4384234B2 (ja) | 薄膜トランジスタ | |
| JP4095064B2 (ja) | 薄膜トランジスター及びその製造方法 | |
| JP4850411B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7601565B2 (en) | Thin film transistor and method of fabricating the same | |
| JP2010206201A (ja) | 多結晶シリコン層の製造方法 | |
| JP2011109062A (ja) | 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法 | |
| JP2011109075A (ja) | 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法 | |
| KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100611658B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| KR100615202B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120613 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5021005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |