JPH01276615A

JPH01276615A - 半導体装置の製造方法

Info

Publication number: JPH01276615A
Application number: JP10482288A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1988-04-27
Filing date: 1988-04-27
Publication date: 1989-11-07
Anticipated expiration: 2014-03-31
Also published as: JP2876598B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置の製造方法に関する。

〔従来の技術〕

ガラス、石英等の絶縁性非晶質基板や、ＮＳＧ等の絶縁
性非晶質層上に高性能な半導体素子（例えば薄膜トラン
ジスタ等）を形成する試みが成されている。特に、近年
、大型で高解像度の液晶表示パネルや高速、高解像度の
密着型イメージセンサや三次元工Ｏζ等へのニーズが高
まるにつれて、上述の様な高性能な半導体素子の実現が
待望されている。

絶縁性非晶質材料上に薄膜トランジスタ（ＴＰＴ）を形
成する場合を例にとると、（１）プラズマＣＶＤ法等に
よる非晶質シリコンを素子材としたＴＰＴ、（２）　Ｏ
Ｖ　Ｄ法等による多結晶シリコンを素子材としたＴＩＮ
Ｔ　　が、それぞれ液晶パネル等に応用され実用化され
ている。ところが、これらのＴＰＴの電界効果移動度は
、単結晶シリコンを素子材としたＭＯＳ）ランジスタに
比べて大巾ニ低く、（非晶質シリコンＴ　Ｐ　Ｔ　（１
ｄｉ　／　Ｖ　ｔ　ｓｅｅ　ｚ多結晶シリコンＴＦＴ〜
１０ｉ／Ｖ・冠）、高性能なＴＰＴの実現は困難であっ
た。

そこで、大粒径（１〜数十μｍ程度）の多結晶シリコン
を固相成長させる方法が注目され、研究が進められてい
る。（Ｔｈ１ｎ　５ｏｌｉｄ　Ｆｉｌｍｓ　。

１００（１９８３）　　Ｐ、２２７．ＪＪＡＰ　　ＶＯ
ｌ。

２５　　Ｎｏ、２　　（１９８６）Ｐ、Ｌ１２１）〔発
明が解決しようとする課題〕しかし、従来技術では、多結晶シリコンの粒径、結晶粒
界が存在する場所を十分に制御することが困難であった
。仮に、１００μｍ程度の大粒径の多結晶シリコンが形
成できたとしても、結晶粒の内部に形成されたＴＰＴと
結晶粒界部にＴＰＴのチャンネル領域が位置したＴＰＴ
の間で、特性が大巾に異なることから、ＴＦ’Ｉ’で構
成された走査回路の動作速度が、特性の悪い、結晶粒界
部に位置するＴＦＴの特性で制限されたり、最悪の場合
は、回路が動作しない等の重大な問題が発生した。

そこで、本発明は、結晶粒界の位置を制御し、半導体素
子を結晶領域に選択的に形成する製造方法を提供するも
のである。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、絶縁性非晶質材料上
に多結晶シリコンを形成し、該多結晶シリコンの一部に
シート領域を形成する第一の工程、シリコンを主体とす
る非晶質材料層を形成する第二の工程、該非晶質材料層
の一部を除去し、島状領域及び該シート領域と該島状領
域とを結ふ連結領域を少なくとも有する形状に該非晶質
材料層をパターン形成する第三の工程、該非晶質材料層
を該シート領域をシートとして結晶成長させる第四の工
程、結晶化された領域に半導体素子を形成する第五の工
程を少なくとも有することを特徴とする。

〔実施例〕

第１図及び第２図は本発明の実施例における半導体装置
の製造工程図である。第１図は断面図を、第２図は平面
図を示す。尚、本実施例では、シート領域として、多結
晶シリコンを島状にパターン形成したシリコンの島を用
いる場合を例としている。シート領域の形成方法には、
これに限らず種々の方法が有る。又、本実施例では、半
導体素子としてＴＩＦＴ　（薄膜トランジスタ）を形成
する場化を例と１〜て採り上げている。

第１図及び第２図において、（α）は、ガラス、石英等
の絶縁性非晶質基板、若しくは、ＮＳＧ等の絶縁性非晶
質材料層等の絶縁性非晶質材料１０１上に多結晶シリコ
ンを形成し、該多結晶シリコンの一部にシート領域を形
成する第一の工程である。本実施例では、シート領域と
して、該多結晶シリコンを島状にパターン形成したシリ
コンの島１０２を用いる場合を例としている。（ｂ）は
、該絶縁性非晶質材料１０１及び該シリコンの島１０２
上にシリコンを主体とする非晶質材料層１０５を形成す
る工程である。（Ｃ）は該非晶質材料層の一部を除去し
、非晶質材料の島状領域１０４及び該シリコンの島１０
２と該島状領域１０４とを結ふ非晶質材料の連結領域１
０５を少なくとも有する形体に該非晶質材料層をパター
ン形成する工程である。（ｄ）は工程（Ｃ）でパターン
形成された非晶質材料層を該シリコンの島をシートとし
て結晶成長させ、非晶質材料層を結晶化する工程である
。（ｅ）は結晶化された領域１０６に、半導体素子を形
成する工程である。尚、第１図（ｇ）では半導体素子と
してＴＰＴを形、戊する場合を例として採り上げている
。図において、１０７はゲート電極、１０８はソース・
ドレイン領域、１０９は層間絶縁膜、１１０はコンタク
ト穴、１１１は配線、１１２はゲート絶縁膜、１１３は
シリコンの島が存在した場所を示す。

続いて、各工程の製造条件及び技術的ポイントを述べる
。

工程（ｄ）は、ガラス、石英等の絶縁性非晶質基板、若
しくは、ＮＳＧ等の絶縁性非晶質材料層上に、結晶成長
のシートとなるシリコンの島１゜２を形成する工程であ
る。シートとして、多結晶シリコンを用いる点が本発明
の特徴の一つである。その技術的ポイントは、多結晶シ
リコンの結晶粒径、配向性及びシリコンの島の大きさ（
厳密には、シリコンの島とその上に形成された非晶質層
の連結領域とが重なっている部分の大きさ）にある。す
なわち、多結晶シリコンの結晶粒径が大きく、その配向
性が優れ、シリコンの島の大きさが小さい程、シートと
して単結晶シリコンを用いた場合に近い結晶成長が成さ
れる。中でも、シリコンの島（すなわち、シート領域）
の大きさが、結晶粒径に比べて小さくなる様に、大粒径
の多結晶シリコンを形成し、微細なシリコンの島を形成
する点が重要である。多結晶シリコンの形成方法として
は、ＯＶＤ法等で多結晶シリコン膜を形成する方法があ
る。この方法は、最も一般的な成膜法であり、簡便な方
法で多結晶シリコンが形成できる点では優れているが、
結晶粒径が数百人程度と小さい点が難点である。大粒径
多結晶シリコンを形成するには、（１）非晶質シリコン
をプラズマａＶＤ法、蒸着法、ＩＩＣＢ蒸着法、ＭＢＥ
法、ａｖＤ法、スパッタ法等の方法で形成し、５００〜
７００℃程度の熱処理等で多結晶化する方法、（２）微
結晶シリコン、多結晶シリコン等をプラズマＯＶＤ法、
ＯＶＤ法、蒸着法、ＭＢＥ法、ＫＢ蒸着法、スパッタ法
等の方法で形成後、Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｎ、Ｈｅ、Ｎ
ｅ、Ｋｒ、Ｈ等の元素をイオン打込みし、該微結晶シリ
コン、多結晶シリコン等を非晶質化した後で、５００〜
７００℃程度の熱処理等で多結晶化する方法がある。こ
れらの方法で形成した多結晶シリコンは、配向性が良好
で、しかも結晶粒径も約１μｍ〜数十μｍ以上と大きい
ことから、シリコンの島（シート）の形成方法として有
効である。中でも、蒸着法、ＥＢ蒸着法。

ＭＢＥ法等で形成した非晶質シリコンを５００℃〜６０
０℃程度で熱処理することによって得られる多結晶シリ
コンは、粒径を数十μｍ以上にすることも可能で、又、
結晶の配向性も良好であることから、シートの形成方法
として特に有効である。又、非晶質シリコン層に１０　
”　〜１０２１ｅｒｒｒ３程度の不純物（例えばＰ）を
ドープすることで、多結晶化に要する時間を短縮（最大
で約１０の１）することも可能である。さらに、上述の
方法は結晶粒径の増大にも効果が有る。尚、言うまでも
無くシリコンの島はシートを成す領域であり、素子を形
成する領域では無いので、１０１９〜１０２１ｃｒｆ３
程度の高濃度の不純物をドープしても何ら問題とならな
い。

シリコンの島１０２の大きさは、少なくとも、多結晶シ
リコンの結晶粒径と同程度以下が望ましく、粒径の約１
０の１以下が好適である。従って、島の大きさは、数千
大〜数μｍ径程度が望ましい。例えば、結晶粒径が１０
〜２０μｍ以上で、島の大きさが［１，５μｍ角程度以
下の場合、島の大部分は単結晶シリコンで、残りの島の
多くも、島の中に存在する結晶粒界がせいぜい１本の多
結晶シリコンになり、シート領域に単結晶シリコンを用
いた場合に近い結晶成長が成され、大変好ましい。

又、シリコンの島の膜厚に関しては、１ｏｏ′に〜１μ
ｍ、程度の間に岐適イ（αが存在する。ただし、シリコ
ンの島の膜厚が厚くなると、島の段差部を被覆する非晶
質シリコン層にクラックが入ったり、段差部で複数の核
生成、結晶成長が起こり易くなる等の問題を生ずる為、
１００大〜２０００人程度が望ましく、１００＾〜５０
０Ｘが特に好ましい。又、該シリコンの島１０２にテー
パーをつけることで、上述の問題を低減する方法も有効
である。

又、島の膜厚を１００λ〜２ｏｏｏＸ程度゛と薄くした
場合、熱処理等による多結晶シリコンの大粒径化が困難
となる場合がある。その場合は、非晶質層を厚く（例え
ば、０．５μｍ　−５μｍ程度）形成し、熱処理等によ
り、大粒径の多結晶シリコンを形成した後で、エツチン
グにより、該多結晶シリコンを、所望の膜厚に薄膜化す
る方法が極めて有効である。

工程Ｃｂ）は、絶縁性非晶質材料１０１及びシリコンの
島１０２上にシリコンを主体とする非晶質材料層１０３
を形成する工程である。該非晶質材料層は、プラズマＯ
ＶＤ法、蒸着法、ＦＢ蒸着法、ＭＢＥ法、スパッタ法、
ＯＶＤ法等の方法で非晶質シリコンを成膜する方法と、
微結晶シリコン、多結晶シリコン等をプラズマＯＶＤ法
、ＣｖＤ法、蒸着法、ＫＢ蒸着法、ＭＢＥ法、スパッタ
法等の方法で形成後、Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｎ。

Ｈｅ　、Ｎｅ　、Ｋｒ　、Ｈ等の元素をイオン打ち込み
することで、該微結晶シリコン、多結晶シリコン等を非
晶質化する等の方法で非晶質シリコン層を形成する方法
がある。

工程（Ｃ）は、該非晶質材料層の一部を除去し、非晶質
シリコンの島状領域１０４及び該シリコンの島１０２と
該島状領域とを結ふ非晶質シリコンの連結領域１０５を
少なくとも有する形状に該非晶質シリコン層をパターン
形成する工程である。島状領域１０４とシートを成すシ
リコンの島１０２とが、細い（島状領域と比べて）連結
領域１０５で結ばれる形状にパターン形成を行なう点が
、後で述べる理由で重要である。

工程Ｃｄ）は、工程（Ｃ）でパター、ン形成された非晶
質材料層をシリコンの島１０２をシートとして結晶成長
させ、非晶質シリコン層を結晶化する工程である。結晶
成長させる方法としては、線状加熱形帯域溶融再結晶化
法、レーザービーム再結晶化法、電子ビーム再結晶化法
等の溶融再結晶化法により結晶成長させることができる
。他の方法としては、非晶質層を溶融せずに、固相で結
晶成長させる固相成長法がある。この方法は、５００℃
〜７００℃程度の低温で結晶成長が成される特徴を有し
、基板として、安価なガラス基板を使え、又、基板の大
型化も容易である等の優れたメリットが有る。

上述の固相成長法におけるアニール条件は、非晶質シリ
コン層１０５の形成方法によって、最適条件が異なる。

熱処理温度は５００〜９００°Ｃの間に最適値が存在す
る。熱処理温度が高くなると、結晶化に要する時間が短
くなるが、シリコンの島１０２以外の部分でも核の生成
及び結晶成長が起こり易くなる。その結果、島状領域１
０４がランダムな多結晶シリコンになり易くなる。従っ
て、熱処理温度は５００℃〜７００℃程度が多結晶核の
発生が少なく、望ましい温度である。又、熱処理に要す
る時間（すなわち、結晶化に要する時間）は、同一熱処
理温度でも、非晶質シリコン層１０３の形成方法によっ
て異なる。例えば、プラズマＯ’ＶＤ法で形成した非晶
質シリコン（特に、基板温度　３５０℃程度以下で形成
した非晶質シリコン）は、６００℃程度の熱処理では結
晶化が起こり難く、７００℃程度の高温で十時間以上の
熱処理時間が必要で、シート領域以外からの核生成、結
晶成長も起こり易い。又、プラズマｆ）ＶＤ法で形成し
た非晶質シリコンにおいても、基板温度４５０℃〜６０
０℃程度の比較的高温で成膜した膜は、上述の非晶質シ
リコンと異なり、６００℃程度の熱処理で結晶成長が起
こり、シート領域からの選択的な結晶成長が成され易い
。プラズマＯＶＤ法で、３５０℃程度以下で形成した非
晶質シリコンは膜中に数％〜士数％程度の多量の水素を
含有し、これらの水素が、６００℃程度のアニールでは
完全に抜けない為、残留した水素が結晶成長の妨げにな
るものと思われる。一方、基板温度４５０℃〜６００℃
　中でも、５００℃〜５５０°Ｃ程度の高温で成膜した
膜は、非晶質でしかも膜中の水素量が極めて少ない為、
６００℃程度のアニールでも結晶成長が起こり易くなる
ものと思われる。さらに、該非晶質シリコン層１０６を
蒸着法、ＥＢ蒸着法、ＭＢＥ法等で形成した場合は、５
００℃〜６００℃程度の比較的低温のアニールで結晶成
長が起こり、結晶成長にツする時間も数時間程度に短縮
することも可能である。上述の方法では、蒸着時の真空
度を高く（望ましくは、１０″″６〜１０″″’Ｐａ程
度）することで、水素や不純物等が混入していない非晶
質シリコンが形成できるメリットがある。

続いて、非晶質シリコン層を第１図（ｃ）に示した如く
、島状領域１０４と連結領域１０５を少なくとも有する
形状にパターン形成した効果に関して述べる。

非晶質シリコン層をシリコンの島等をシー・ドとして結
晶成長させるに際して問題となるのは、多結晶核の発生
である。シート領域以外の領域での多結晶核の発生は、
前述の様に、非晶質シリコン層の形成条件、熱処理温度
等を最適化することで大巾に低減できる。しかし、本発
明においては、多結晶シリコン層の一部にシート領域を
形成している関係で、すべてのシート領域を単結晶シリ
コンにすることは困難で、シート領域のうちのいくつか
は、シート領域内に結晶粒界が存在する多結晶になって
いる。この場合、多結晶のシート領域に対応して、結晶
方位のわずかに異なった核が生成し、非晶質層が単結晶
では無く多結晶に成長する確率が高くなる為、大面積な
基板上に、均一な特性の素子を形成することが困難であ
ったり、又、歩留りも低いという問題を生じた。

そこで、本発明の如く非晶質シリコン層を島状領域１０
４と連結領域１０５を少なくとも有する形状にパターン
形成を行なうと、仮にシート領域で複数の核が生成した
場合でも、どちらか一方の優勢な（結晶成長速度が速い
、又は、結晶成長の開始が早い等の）結晶成長が、細い
連結領域で選択され、島状領域が単結晶化される。第５
図に結晶成長の模式図の一例を示す。第３図において、
３０１はシート領域、３０２は島状領域、３０３は連結
領域であり、３０４及び３０５は、結晶方位がわずかに
異なる結晶粒を示す。第３図に示した様に結晶粒５０４
が３０５に比べて優勢であると、結晶粒６０５は連結領
域の途中で結晶成長が止まり、島状領域には、結晶粒３
０４のみが成長し、単結晶化が実現される。上述の方法
を採用することで、大型な基板全面にわたって、均一な
素子特性が得られ、又、歩留りも向上した。

又、島状領域内に形成する半導体素子のレイアウトも歩
留シの向上に重要なパラメータとなる。

第３図においては、一方の結晶粒が他方の結晶粒忙対し
て優勢である場合を示したが、確率的には小さ゛いが、
二つの結晶粒がほぼ同一に成長を開始し、はぼ同一の速
度で結晶成長が成された場合、島状領域が単結晶ではな
く多結晶になる。ただし、その場合でも、結晶粒界が存
在する位置は可成り限定されており、結晶粒界が存在す
る位置を制御できる。第４図に、結晶粒界が存在する位
置の模式図を示す。４０１は結晶粒界が存在する確率が
高い位置であり、４０２は、結晶粒界が存在する確率が
ほぼ零の領域である。４０３は両者の中間の領域（グレ
ーゾーンと呼ぶことにする＝　）尚、４０４はシート領
域、４０５は島状領域、４０６は連結領域を示す。

従って、半導体素子としてＭＯ８型トランジスタやＴＰ
Ｔ等を例とするならば、該素子のチャンネル領域が、領
域４０２に入る様に素子を配置すれば、結晶粒界による
素子特性の大巾なばらつきを無くすことができる。その
結果、大型な基板全面で均一な素子特性が確実に得られ
、歩留シも大巾に向上した。

尚、連結領域の形状は第３図等に示した形状以外にも種
々の形状が考えられる。第５図〜第７図に本発明の実施
例における連結領域の平面図の例を示す。

第５図及び第６図において、５０１．６０１はシート領
域、５０２，６０２は島状領域、５０５．６０５は連結
領域、５０４，５０５及び６０４６０５は結晶粒を示す
。連結領域の巾にテーパーをつけたり、巾の狭い領域６
０６を設ける等連結領域の形状を工夫することで、結晶
成長の選択をより完全に行なうことができる。

又、結晶成長の選択をより完全に行なうには、第７図に
示した様な形状が有効である。第７図において、７０１
はシート領域、７０２は島状領域、７０５は連結領域、
７０４，７０５は結晶粒を示す。連結領域を第７図に示
した様な形状にすることで、成長速度等のわずかな違い
により、結晶成長が選択され、島状領域の単結晶化がよ
り完全に成される。従って、第７図に一例を示した様な
形状を採用すれば、第４図に示した様な素子のレイアウ
トに制限を設けなくとも、高い歩留シが実現できる。

続いて、第１図及び第２図に示した工程Ｃｅ’）は、結
晶化された領、域１０６に、半導体素子を形成する工程
である。本実施例では、この領域１０６に半導体素子と
してＴＸＰＴを形成する場合を例として採り上げている
。

ＴＦＴ形成法の一例としては、結晶化されたシリコン層
をパターン形成グし、続いて、ゲート絶縁膜１１２を形
成する。該ゲート絶縁膜は、熱酸化法により形成する方
法（高温プロセス）とＯＶＤ法若しくはプラズマＣＶＤ
法等で６００℃程度以下の低温（望ましくは、５００℃
以下）で形成する方法（低温プロセス）がある。低温プ
ロセスでは、基板として安価なガラス基板を使用できる
為、大型な液晶表示パネル、密着型イメージセンサ等の
半導体装置を低コストで作製できる他、三次元工Ｃ等を
形成する場合においても、下層部の素子に悪影響（例え
ば、不純物の拡散等）を与えずに、上層部に半導体素子
を形成することができる。続いて、ゲート電極１０７を
形成後、ソース・ドレイン領域１０８をイオン注入法、
熱拡散法。

プラズマドーピング法等の方法で形成し、層間絶縁膜１
０９をＣＶＤ法、スパッタ法、プラズマＣＶＤ法等の方
法で形成する。さらに、該層間絶縁膜１０９にコンタク
ト穴１１０を開け、配線１１１を形成することにより、
ＴＦ′Ｔが形成される。

続いて、本発明に基づく半導体装置の製造方法により作
製したＴＰＴの特性について述べる。本発明の製造方法
で作製したＮチャンネルＴＰＴの電界効果移動度は、４
００〜５００　ｃ＋＋！　／　Ｖ−ｓｅｃ程度になった
。この特性は、シリコンウェーハー上に形成したＭＯＳ
）ランジスタの特性に近い良好な特性である。さらに、
ＴＰＴのチャンネル領域のシリコン層の厚さを薄膜化（
例えば、１００　’Ａ〜３００λ程度）したＴＰＴにお
いては、ＭＯＳトランジスタよりも優れた　７００〜９
００ｉ／ｖ−ｘ程度のバルクＳ１に近い移動度が得られ
た尚、本実施例ではシート領域にシリコンの島１０２を
用いる場合を示したが、シート領域の形成方法にはこれ
に限らず種々の方法がある。

第８図は本発明の実施例における半導体装置の製造工程
図であり、シート領域形成方法の一例を示す。

第８図において、（α）は、ガラス、石英等の絶縁性非
晶質基板、若しくは、ＮＳＧ等の絶縁性非晶質材料８０
１上に多結晶シリコン層８０２を形成する工程である。

（ｂ）は、イオン注入法により該多結晶シリコン層の一
部に酸化シリコン領域８０３を形成し、シート領域８０
４を選択的に形成する工程である。＜ｃ＞は、酸化シ、
リコン領域８０３及びシート領域８０４上に、シリコン
を主体とする非晶質材料層８０６を形成する工程である
。尚、第８図では、該非晶質材料層の一部を除去し、非
晶質材料の島状領域及び該シート領域と該島状領域とを
結ふ非晶質材料の連結領域を少なくとも有する形状に該
非晶質材料層をパターン形成する工程以降の工程図は省
いである。

続いて、各工程の製造条件及び技術的ポイントを述べる
。

工程（α）は、ガラス、石英等の絶縁性非晶質基板、若
しくは、ＮＳＧ等の絶縁性非晶質材料層８０１上に、多
結晶シリコン層８０２を形成する工程である。本発明の
特徴の一つは、該多結晶シリコン層の一部をシート領域
とし、残りをイオン注入法で酸化シリコン領域にして、
結晶成長を行なう点にある。従って、該多結晶シリコン
の結晶粒径、配向性が重要なパラメータとなる。すなわ
ち、多結晶シリコンの結晶粒径が大きく、その配向性が
優れている程、シートとして送結晶シリコンを用いた場
合に近い結晶成長が成される。多結晶シリコンの形成方
法としては、ＣＶＤ法等で多結晶シリコン膜を形成する
方法がある。この方法は、最も一般的な成膜法であり、
簡便な方法で多結晶シリコンが形成できる点では優れて
いるが、結晶粒径が数百ス程度と小さい点が難点である
。

大粒径の多結晶シリコンを形成するには、（１）非晶質
シリコンをプラズマＣＩＶＤ法、蒸着法、ＥＢ蒸着法、
ＭＢＫ法、ＣＶＤ法、スパッタ法等の方法で形成し、５
００〜７００℃程度の熱処理等で多結晶化する方法、（
２）微結晶シリコン、多結晶シリコン等をプラズマＯＶ
Ｄ法、ＯＶＤ法、蒸着法。

ＭＢＫ法、ＫＢ蒸着法、スパッタ法等の方法で形成後、
Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｎ、Ｈｅ、Ｎ６゜Ｋｒ、Ｈ等の元
素をイオン打込みし、該微結晶シリコン、多結晶シリコ
ン等を非晶質化した後で、５００〜７００℃程度の熱処
理等で多結晶化する方法がある。これらの方法で形成し
た多結晶シリコンは、配向性が良好で、しかも結晶粒径
も約１μｍ〜数十μｍ以上と大きいことから、多結晶シ
リコン層の形成方法として有効である。中でも、蒸着法
、ＥＢ蒸着法、ＭＢＫ法等で形成した非晶質シリコンを
５００℃〜６００℃程度で熱処理することによって得ら
れる多結晶シリコンは、粒径を数十μｍ以上にすること
も可能で、又、結晶の配向性も良好である・二とから、
多結晶シリコン層の形成方法として特に有効である。又
、非晶質シリコン層に１０１９〜１０”ｃｒｎ″″３程
度の不純物（例えばＰ）をドープすることで、多結晶化
に要する時間を短縮（最大で約１０分の１）することも
可能である。さらに、上述の方法は結晶粒径の増大にも
効果が有る。尚、次の工程（ｂ）でシート領域以外の部
分に酸化シリコン領域を形成する関係上、非晶質シリコ
ン層に添加する不純物のプロファイルは非晶質シリコン
層の表面付近で低く、非晶質材料層８０１（例えば石英
基板）寄りの領域で高くなる様にドープすることが望ま
しい。これは、例えば、イオン注入法で不純物をドープ
する際の加速電圧等を最適化することで容易に実現され
る。

工程（ｂ）は、イオン注入法により該多結晶シリコン層
の一部°に酸化シリコン領域８０３を形成し、シート領
域８０４を選択的に形成する工程である。工程（α）で
形成された多結晶シリコン層８０２のうちでシート領域
となる部分に、まずマスク８０５（例えば、レジスト、
金Ｉ、＃化シリコン、’ｆｆｌ化シリコン、　多結晶シ
リコン等をマスクの材料とすることができる。）を形成
する。続いて、イオン注入法により、酸素イオンを注入
し、マスクで覆われたシート領域８０４以外の領域に酸
化シリコン領域８０３を形成する。この場合、多結晶シ
リコン層８０２の表面付近に化学量論的なＳｉＯ□に近
い組成の酸化シリコン層が形成されることが望ましく、
ドーズ量　１０１７〜１０２０１ｏｎｓ／ｃｒＩ、加速
電圧　２０〜８０　Ｋ　ｅ　Ｖ程度が望ましい。特に、
ドーズ量　１０　”　〜１０　”　１ｏｎｓ／−１加速
電圧　２５〜４０ＫｅＶの条件で、表面から数百ｎｍの
深さにわたって良質の８１０゜が形成された。尚、イオ
ン注入後、窒素等の雰囲気中で、８００℃〜１２００℃
のアニールを１〜６時間行なうと、熱酸化５ｉｎ２に近
い特性を有する酸化シリコン層が得られる。又、基板と
してｉｆテラスの低融点材料を用いている場合は、上述
のアニールのかわりに。２５０’Ｏ〜７００℃程度のに
り低温で、イオン注入後の基板に酸素プラズマ処理を施
すことで、特に、表面付近の酸化シリコンを熱酸化５１
０２に近い特性を有する酸化シリコンに改質する方法も
極めて有効である。又、酸素プラズマ処理のみで酸化シ
リコン領域を形成する方法もある。

工程（Ｃ）は、マスク８０５を除去した後、酸化シリコ
ン領域８０３及びシート領域８０４上に、シリコンを主
体とする非晶質材料層８０６を形成する工程である。該
非晶質材料層は、プラズマ０　’Ｖ　Ｄ法、蒸着法、Ｅ
Ｂ蒸着法、ＭＢＦＪ法、スパック法、ＣＶＤ法等の方法
で非晶質シリコンを成膜する方法と、微結晶シリコン、
多結晶シリコン等をプラズマＯＶＤ法、ＯＶＤ法、蒸着
法、ＫＢ蒸着法、ＭＢＥ法、スパッタ法等の方法で形成
後、Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｎ、Ｈｅ、Ｎｅ、Ｋｒ。

Ｈ等の元素をイオン打込ずすることで、該微結晶シリコ
ン、多結晶シリコン等を非晶質化する等の方法で非晶質
シリコン層を形成する方法がある。

又、シート領域の形成方法としては、この他に、例えば
、多結晶シリコン層の一部（シート領域にする部分）に
酸化シリコン、窒化シリコン等でマスクを形成し、熱酸
化法によりシート領域以外を酸化する方法により、酸化
シリコン領域及びシート領域を形成する方法や、多結晶
シリコン層上に酸化シリコン、窒化シリコン層等をＣＶ
Ｄ法。

スパッタ法、プラズマＣＶＤ法等で形成後、該酸化シリ
コン、該窒化シリコン層等に穴を開け、下層部の多結晶
シリコンを露出させることで、シート領域を形成する方
法など種々の方法がある。

これら種々のシート領域形成法のうちでも、特に、イオ
ン注入法によりシート領域を形成する方法は、シート領
域と酸化シリコン領域との間で大きな段差を生ずること
も無く、シート領域と酸化シリコン領域をほぼ平面上に
形成することも可能である。その結果、積層された非晶
質層にクランク等の欠陥を生ずることも無くなり、又、
熱処理による結晶成長時に問題となる段差部での多結晶
核発生の問題も回避できることから、シート領域の形成
方法として、特に優れている。

〔発明の効果〕

以上述べた様に、本発明によれば、非晶質シリコン層を
シート領域によって選択的に結晶成長させ、結晶粒界が
存在する位置を制御することが可能となった。その結果
、結晶化された領域に選択的に半導体素子を形成するこ
とが可能となった。

本発明によれば、シリコンウェーハー上に形成したＭＯ
Ｓ）ランジスタ等に近い（場合によっては、それを上回
る）高性能なＴＥ’Ｔ等が実現されたその結果、大型で
高解像度の液晶表示パネル、高速で高解像度の密着型イ
メージセンサが実現されたばかりでなく、密着型イメー
ジセンサを例にとるならば、従来型が、走査回路をＴＰ
Ｔで形成し、受光部と同一基板上に集積する程度がＴＰ
Ｔの特性からみて限界であったが、本発明によれば走査
回路以外にも増巾回路、演算回路、記憶回路等も集積化
することができる。

又、ＴＰＴ等のＭ・Ｏ８型の半導体素子を形成する場合
において、ゲート絶縁膜を熱酸化法ではなく、ＯＶＤ法
、プラズマＯ’ＶＤ法等の低温プロセスで形成すれば、
基板として安価なガラス基板等を使用でき、大型な液晶
表示パネル２密着型イメージセンサ等の半導体装置を低
コストで作製できる。又、高温プロセスを通らない為、
大型基板では特に問題となる基板のそり、変形等も極め
て少ない。その他に、三次元工Ｏを形成する場合におい
ても、下層部の素子に悪影響（例えば、不純物の拡散等
）を与えずに、上層部に半導体素子を形成することもで
きる。

尚、本発明の実施例では、半導体素子としてＴＦＴの場
合を述べたが、ＴＰＴ以外にも、Ｍ工ＳＭｙｗＴｅバイ
ポーラ型トランジスタ、静電誘導型トランジスタをはじ
めとする半導体素子全般に応用できることは言うまでも
無い。

【図面の簡単な説明】

第１図（α）〜＜ｅ＞及び第２図（α）〜（ｅ）は本発
明の実施例における半導体装置の製造工程図である。第
１図は断面図を、第２図は平面図を示す。第３図は結晶成長の模式図である。第４図は結晶粒界が存在する位置の模式図である。第５図〜第７図は本発明の実施例における連結領域の平
面図である。第８図（α）〜（Ｃ）は本発明の実施例における半導体
装置の製造工程図であり、シート領域形成方法の一例を
示す。１０１．８０１・・・・・・絶縁性非晶質材料１０２　
　　　・・・・・・シリコンの島１０５．８０６・・・
・・・非晶質材料層１０４．３０２，４０５，５０２，
６０２，７０２　　　　　・・・・・・島状領域１０５．５０　５．４０６，５０５，６０５，７０３　
　　　　・・・・・・連結領域３０１　．４０４，５０１　．６０１　．７０１　．８
０４　　　　　　・・・・・・シート領域８［１３・・
・・・・酸化シリコン領域以上出願人−ｔ＝イコーエプソン株式会社代理人　弁理士　上柳雅誉（他１名）（ａ）（ｂ）第１図（Ｃ１）第１図（ａ）（ｂ）第２図（ｄ）第２図第４図第５図第６図

Claims

【特許請求の範囲】

　絶縁性非晶質材料上に多結晶シリコンを形成し、該多
結晶シリコンの一部にシート領域を形成する第一の工程
、シリコンを主体とする非晶質材料層を形成する第二の
工程、該非晶質材料層の一部を除去し、島状領域及び該
シート領域と該島状領域とを結ふ連結領域を少なくとも
有する形状に該非晶質材料層をパターン形成する第三の
工程、該非晶質材料層を該シート領域をシートとして結
晶成長させる第四の工程、結晶化された領域に半導体素
子を形成する第五の工程を少なくとも有することを特徴
とする半導体装置の製造方法。