JP2002057166A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP2002057166A JP2002057166A JP2001163739A JP2001163739A JP2002057166A JP 2002057166 A JP2002057166 A JP 2002057166A JP 2001163739 A JP2001163739 A JP 2001163739A JP 2001163739 A JP2001163739 A JP 2001163739A JP 2002057166 A JP2002057166 A JP 2002057166A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- insulating film
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
体膜を作製し、さらにその結晶質半導体膜をTFTのチ
ャネル形成領域に用いることにより、高速動作の可能な
TFTを実現させることを目的とする。 【解決手段】下地絶縁膜上に形成された半導体膜中に第
1の絶縁層を埋め込み、前記半導体膜上に部分的に第2
の絶縁層を形成し、基板の表面側(または、表面側及び
裏面側の両側)からレーザビームを照射する。前記下地
絶縁膜の保熱効果、前記第1の絶縁層の保熱効果、前記
第2の絶縁層の反射防止効果および保熱効果によって前
記半導体膜において温度勾配が生じる。これらを利用し
て、結晶核のラテラル成長の発生場所と成長方向を制御
し、大粒径の結晶粒を得ることができる。
Description
(以下、TFTと言う)で構成された回路を有する半導
体装置の作製方法に関する。例えば、液晶表示装置に代
表される電気光学装置、及び電気光学装置を部品として
搭載した電気機器の構成に関する。また、前記装置の作
製方法に関する。なお、本明細書中において半導体装置
とは、半導体特性を利用することで機能し得る装置全般
を指し、上記電気光学装置及び電気機器もその範疇にあ
るとする。
た非晶質半導体膜に対し、レーザアニールを施して、結
晶化させたり、結晶性を向上させる技術が広く研究され
ている。上記非晶質半導体膜には珪素がよく用いられ
る。
成石英ガラス基板と比較し、安価で加工性に富んでお
り、大面積基板を容易に作製できる利点を持っている。
これが上記研究の行われる理由である。また、結晶化に
好んでレーザが使用されるのは、ガラス基板の融点が低
いからである。レーザは基板の温度を余り上昇させず
に、非晶質半導体膜のみに高いエネルギーを与えること
が出来る。
れているため、多結晶半導体膜とも呼ばれる。レーザア
ニールを施して形成された結晶質半導体膜は、高い移動
度を有するため、この結晶質半導体膜を用いてTFTを
形成し、例えば、1枚のガラス基板上に、画素部用と駆
動回路用のTFTを作製する、モノリシック型の液晶電
気光学装置等に盛んに利用されている。
パルスレーザビームを、被照射面において、数cm角の
四角いスポットや、長さ10cm以上の線状となるよう
に光学系にて成形し、レーザビームを走査させて(ある
いはレーザビームの照射位置を被照射面に対し相対的に
移動させて)、レーザアニールを行う方法が生産性が高
く工業的に優れているため、広く用いられている。
走査が必要なスポット状のレーザビームを用いた場合と
は異なり、線状ビームの長尺方向に直角な方向だけの走
査で被照射面全体にレーザ照射を行うことが出来るた
め、生産性が高い。長尺方向に直角な方向に走査するの
は、それが最も効率の良い走査方向であるからである。
この高い生産性により、現在レーザアニール法にはパル
ス発振のエキシマレーザのレーザビームを適当な光学系
で成形した線状ビームを使用することが、TFTを用い
る液晶表示装置の製造技術の主流になりつつある。その
技術は1枚のガラス基板上に画素部を形成するTFT
(画素TFT)と、画素部の周辺に設けられる駆動回路
のTFTを形成したモノシリック型の液晶表示装置を可
能とした。
晶質半導体膜は複数の結晶粒が集合して形成され、その
結晶粒の位置と大きさはランダムなものであった。ガラ
ス基板上に作製されるTFTは素子分離のために、前記
結晶質半導体膜を島状のパターニングにより分離して形
成している。その場合において、結晶粒の位置や大きさ
を指定して形成する事はできなかった。結晶粒内と比較
して、結晶粒の界面(結晶粒界)には非晶質構造や結晶
欠陥などに起因する再結合中心や捕獲中心が無数に存在
している。この捕獲中心にキャリアがトラップされる
と、結晶粒界のポテンシャルが上昇し、キャリアに対し
て障壁となるため、キャリアの電流輸送特性を低下する
ことが知られている。チャネル形成領域の半導体膜の結
晶性は、TFTの特性に重大な影響を及ぼすが、結晶粒
界の影響を排除して単結晶の半導体膜で前記チャネル形
成領域を形成することはほとんど不可能であった。
アニール法において、位置制御され、しかも大粒径の結
晶粒を形成する様々な試みがなされている。ここではま
ず、半導体膜にレーザビームを照射した後の前記半導体
膜の固化過程について説明する。
半導体膜中に結晶核が生成するまでにはある程度の時間
が掛かり、完全溶融領域において均一(あるいは不均
一)に無数の結晶核が生成し、結晶成長することで、完
全溶融した前記半導体膜の固化過程は終了する。この場
合に得られる結晶粒の位置と大きさはランダムなものと
なる。
導体膜が完全溶融することなく、固相半導体領域が部分
的に残存している場合には、レーザビームの照射後、直
ちに前記固相半導体領域から結晶成長が始まる。既に述
べたように、完全溶融領域において結晶核が生成するに
はある程度時間が掛かる。そのため、完全溶融領域にお
いて結晶核が生成するまでの間に、前記半導体膜の膜面
に対する平行方向(以下、ラテラル方向と呼ぶ)に結晶
成長の先端である固液界面(固相半導体領域と完全溶融
領域との界面を指す。)が移動することで、結晶粒は膜
厚の数十倍もの長さに成長する。このような成長は、完
全溶融領域において均一(あるいは不均一)に無数の結
晶核が生成し、結晶成長することで終了する。以下、こ
の現象をスーパーラテラル成長と言う。
も、前記スーパーラテラル成長が実現するレーザビーム
のエネルギー領域は存在する。しかし、前記エネルギー
領域は非常に狭く、また、大粒径の結晶粒の得られる位
置については制御できなかった。さらに、大粒径の結晶
粒以外の領域は結晶核が無数に生成した微結晶領域、も
しくは非晶質領域であった。
融するレーザビームのエネルギー領域でラテラル方向の
温度勾配を制御する(ラテラル方向への熱流を生じさせ
る)ことが出来れば、結晶粒の成長位置および成長方向
を制御することが出来る。この方法を実現するために様
々な試みがなされている。
-LCD '98.,p153-p156,1998」では、基板と下地の酸化珪
素膜との間に高融点金属膜を形成し、前記高融点金属膜
の上方に非晶質珪素膜を形成し、エキシマレーザのレー
ザビームを基板の表面側(本明細書中では膜が形成され
ている面と定義する)と裏面側(本明細書中では膜が形
成されている面と反対側の面と定義する)の両側から照
射するレーザアニール法についての報告がある。基板の
表面側から照射されるレーザビームは、珪素膜に吸収さ
れて熱に変わる。一方、基板の裏面側から照射されるレ
ーザビームは前記高融点金属膜に吸収されて熱に変わ
り、前記高融点金属膜を高温で加熱する。加熱された前
記高融点金属膜と珪素膜の間の前記酸化珪素膜が、熱の
蓄積層として働くため、溶融している珪素膜の冷却速度
を遅くする事ができる。ここでは、高融点金属膜を任意
の場所に形成することにより、任意の場所に最大で直径
6.4μmの結晶粒を得ることができることが報告され
ている。
は、任意の場所にスーパーラテラル成長を実現させるこ
との出来るSequential Lateral Solidification method
(以下、SLS法と言う。)を示した。SLS法は、1
ショット毎にスリット状のマスクをスーパーラテラル成
長が行なわれる距離程度(約0.75μm)移動させ
て、結晶化を行うものである。
回応用物理学関係連合講演会において、位置制御された
大粒径の結晶粒を形成する方法について発表している。
その方法は、図5(C)に示すように、非晶質珪素膜中
に上面形状が四角形で、かつ前記四角形の少なくとも1
つの頂点の角度が60度である絶縁層を埋め込み、さら
に、前記非晶質珪素膜上に絶縁膜を形成する。レーザビ
ームを照射する際には位相シフトマスク(図5(A))
を用いて、前記レーザビームのエネルギーに勾配を持た
せる(図5(B))。このようにして、前記非晶質珪素膜
中に温度勾配を形成すれば、前記絶縁層の下方の非晶質
珪素膜中に結晶核が生成されるので、位置制御された大
粒径の結晶粒を形成するというものである。
法により形成された半導体膜を活性層としてトップゲー
ト型のTFTを作製することは構造的には可能である。
しかしながら、半導体膜と高融点金属膜との間に設けら
れた酸化珪素膜により寄生容量が発生するので、消費電
力が増加し、TFTの高速動作を実現することは困難と
なる。一方、高融点金属膜をゲート電極とすることによ
り、ボトムゲート型または逆スタガ型のTFTに対して
は有効に適用でき得ると考えられる。しかしながら、基
板上に酸化珪素膜を形成し、前記酸化珪素膜上に高融点
金属膜を形成し、前記高融点金属膜上に非晶質珪素膜を
形成する構造において、非晶質珪素膜の膜厚を除いて考
えたとしても、高融点金属膜と酸化珪素膜の膜厚は、結
晶化工程において適した膜厚と、TFT素子としての特
性のおいて適した膜厚とは必ずしも一致しない。そのた
め、結晶化工程における最適設計と素子構造の最適設計
とを両方同時に満足することができない。
基板の全面に形成すると、透過型の液晶表示装置を作製
することは不可能になってしまう。高融点金属材料とし
て使用されるクロム(Cr)膜やチタン(Ti)膜は内
部応力が高いので、ガラス基板との密着性に問題が生じ
る可能性が高い。さらに、内部応力の影響はこの上層に
形成する半導体膜へも及び、形成された結晶質半導体膜
に歪みを与える力として作用する可能性が高い。
ある閾値電圧(以下、Vthと記す。)を所定の範囲内に
制御するためには、チャネル形成領域の荷電子制御のほ
かに、活性層に密接して絶縁膜で形成する下地膜やゲー
ト絶縁膜の荷電欠陥密度を低減させることや、その内部
応力のバランスを考慮する必要がある。このような要求
に対して、酸化珪素膜や酸化窒化珪素膜などの珪素を構
成元素として含む材料が適していた。したがって、基板
と下地膜との間に高融点金属膜を設けることは、そのバ
ランスを崩してしまうことが懸念される。
的な位置決めの技術にミクロン単位の精密な制御が必要
であり、通常のレーザ照射装置と比較して複雑な装置に
なってしまう。さらに、大面積領域を有する液晶ディス
プレイに適用されるTFTの作製に用いるにはスループ
ットに問題がある。
レーザビームのエネルギー勾配を作るための位相シフト
マスクを用いる必要性がある。そのため、位相シフトマ
スクと埋め込み絶縁層との相対的な位置決めの技術にミ
クロン単位の精密な制御が必要であり、通常のレーザ照
射装置と比較して複雑な装置になる。また、レーザビー
ムを照射して半導体膜が溶融状態から冷却するとき、埋
め込み絶縁層の上面形状は四角形であり、前記四角形の
少なくとも1つの頂点の角度は60度と広いため、前記
頂点付近の下方に存在する前記半導体膜中で結晶核が多
数生成される。そのため、成長する結晶粒同士が衝突し
合い、大粒径の結晶粒の形成される確率が低いと言う問
題点があった。
ための技術であり、結晶粒の位置とその大きさを制御し
た結晶質半導体膜を作製し、さらに前記結晶質半導体膜
をTFTのチャネル形成領域に用いることにより、高速
動作が可能なTFTを実現する。さらにそのようなTF
Tを透過型の液晶表示装置やエレクトロルミネッセンス
材料を用いた表示装置などのさまざまな半導体装置に適
用できる技術を提供することを目的とする。
成し、前記絶縁膜側からレーザビームを照射したときの
反射率について説明する。ここでは、半導体膜として非
晶質珪素膜を、絶縁膜として酸化珪素膜を、レーザビー
ムの波長として308nmおよび532nmを例に挙げ
て説明するが、本発明において、半導体膜、絶縁膜およ
びレーザビームの波長は特にこれらに限定されるもので
はない。
タとし、前記酸化珪素膜にXeClエキシマレーザ(波
長308nm)を照射したときの反射率の変化を示す。
前記酸化珪素膜の膜厚によって、前記酸化珪素膜に対す
るXeClエキシマレーザの反射率は26〜56%の間
を周期的に変化していることが分かる。
し、前記半導体膜に対してレーザビームの実効的な照射
強度を変化させたい場合は、前記半導体膜の反射率につ
いても考慮する必要が生じる。
ータとし、前記非晶質珪素膜にXeClエキシマレーザ
(波長308nm)を照射したときの反射率の変化を示
す。前記非晶質珪素膜の膜厚が5nm程度までの反射率
は、前記酸化珪素膜の膜厚を変化させて該酸化珪素膜に
XeClエキシマレーザを照射したときに得られる最も
低い反射率(26%)より低い。また、前記非晶質珪素
膜の膜厚が5〜12nmの場合の反射率は、前記酸化珪
素膜の膜厚を変化させて該酸化珪素膜にXeClエキシ
マレーザを照射したときに得られる反射率と同じ範囲
(26〜56%)となる。そのため、前記非晶質珪素膜
に対してXeClエキシマレーザの実効的な照射強度を
変化させる場合には、前記非晶質珪素膜の膜厚に応じて
前記酸化珪素膜の膜厚を選ぶ必要がある。前記非晶質珪
素膜の膜厚が12nmより厚い場合の反射率は、前記酸
化珪素膜の膜厚を変化させて該酸化珪素膜にXeClエ
キシマレーザを照射したときに得られる最も高い反射率
(56%)と同程度か、56%より高い反射率になる。
射したときの反射率の変化を示す。図2(A)に酸化珪
素膜の膜厚をパラメータとし、前記酸化珪素膜にYAG
レーザの第2高調波(波長532nm)を照射したとき
の反射率の変化を示し、図2(B)に非晶質珪素膜の膜
厚をパラメータとし、前記非晶質珪素膜にYAGレーザ
の第2高調波を照射したときの反射率の変化を示す。表
1に示すように、波長532nmのレーザビームは、波
長308nmのレーザビームより非晶質珪素膜に対する
減衰係数が低いため、酸化珪素膜に対して照射したとき
の反射率は前記酸化珪素膜の下方に存在する非晶質珪素
膜の膜厚によって異なる。図2(A)では非晶質珪素膜
の膜厚を58nmとした。
に、反射率が周期的に変化している。図2(B)におい
ては、非晶質珪素膜の膜厚が厚くなるにつれて、反射率
は周期的に変化しながら収束する傾向がある。また、図
2(A)および図2(B)から波長532nmに対する
酸化珪素膜の反射率は非晶質珪素膜の反射率と同程度か
それ以下であることがわかる。
際、前記絶縁膜の膜厚をレーザビームの反射率の低い膜
厚にすれば、前記レーザビームを照射したときに前記絶
縁膜は反射防止効果および保熱効果を有するので、前記
半導体膜の溶融状態を長く保つことが出来る。また、半
導体膜上に部分的に絶縁層を形成する場合に、前記半導
体膜に対してレーザビームの実効的な照射強度を変化さ
せるときは、前記半導体膜および前記絶縁層の反射率を
考慮した膜厚にする必要がある。さらに、レーザビーム
の波長によっても反射率は変化するので、前記レーザビ
ームの波長に応じた膜厚にする必要がある。ここで、本
明細書中における保熱効果について説明する。半導体膜
上に絶縁膜を形成してレーザビームを照射したときに、
前記絶縁膜に接する半導体膜の溶融時間は、前記絶縁膜
が形成されていない半導体膜の溶融時間より長くなる。
これは、前記絶縁膜が形成されていることにより、半導
体膜における熱の流出速度が緩やかになるためである。
そこで、本明細書中では熱の流出速度を緩やかにする効
果を保熱効果とする。
あり、かつ前記四角形の少なくとも1つの頂点の角度が
60度である絶縁層(埋め込み絶縁層)が存在する構造
を図5(C)で示した。しかしながら、前記頂点の角度
が60度と広いため、レーザビームを照射したときに前
記頂点付近の下方に存在する半導体膜中では、結晶核が
多数生成される。そのため、成長する結晶粒同士が衝突
し合い、大粒径の結晶粒が形成される確率が低くなって
いた。つまり、大粒径の結晶粒を形成するためには、前
記埋め込み絶縁層を上面から見たときに少なくとも1つ
の頂点の角度が60度未満であれば、その頂点の下方に
おける結晶核の生成密度が低くなり、成長する結晶粒同
士が衝突することを低減できる。
膜中の埋め込み絶縁層の上面形状は、少なくとも1つの
頂点の角度が60度未満である多角形であるとする。さ
らに、半導体膜上に絶縁膜を形成し、前記絶縁膜におい
て前記埋め込み絶縁層と重なる領域をエッチングして絶
縁層を形成し、該絶縁層をレーザビームを照射したとき
の反射防止効果および保熱効果として作用させて、位置
制御された大粒径の結晶粒を有する結晶質半導体膜を形
成することを目的とする。但し、レーザビームの照射は
基板の表面側から、または、基板の表面側および裏面側
の両側から行うものとする。
〜4の断面図を用いて説明する。但し、図3(B)およ
び図4(D)においては断面図と同時に上面図も記載し
た。
英ガラス基板、バリウムホウケイ酸ガラスアルミノホウ
ケイ酸ガラスなどの無アルカリガラスと言ったガラス基
板、またはPC(ポリカーボネート)、PAr(ポリア
リレート)、PES(ポリエーテルスルホン)、PET
(ポリエチレンテレフタラート)と言った透明フィルム
を用いても良い。例えば、コーニング社製の7059ガ
ラスや1737ガラスなどを好適に用いることが出来
る。
の手段(LPCVD法、プラズマCVD法等)により窒
化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成
する。下地絶縁膜12はここでは単層構造である例を示
しているが、単層構造に限らず、2層以上の積層構造と
してもよい。
す第1の半導体膜13を、プラズマCVD法やスパッタ
法などの公知の手段で10〜200nm(好ましくは1
0〜100nm)の厚さに形成する。但し、前記第1の
半導体膜13としては、非晶質半導体膜や微結晶半導体
膜、多結晶半導体膜などがあり、非晶質珪素ゲルマニウ
ム膜などの非晶質構造を有する化合物半導体膜を適用し
ても良い。
膜14を公知の手段(LPCVD法、プラズマCVD
法、熱処理等)により窒化珪素膜、酸化窒化珪素膜また
は酸化珪素膜などで形成する。第1の絶縁膜14の膜厚
は、後工程で形成される第2の絶縁膜18の膜厚と同じ
膜厚か、薄い方が望ましい。このようにするのは、レー
ザビームを照射したときに、半導体膜中での温度勾配を
生じやすくするためである。前記第1の絶縁膜14を形
成した後、フォトリソグラフィーの技術を用いてレジス
トマスクを形成し、不要な部分をエッチングして、絶縁
層15を形成する。
り、かつ前記多角形の少なくとも1つの頂点の角度が6
0度未満であるとする。以下、角度が60度未満である
頂点を頂点Aとする。前記頂点Aの角度を60度未満と
するのは、レーザビームを照射したとき、前記頂点A付
近の下方に存在する半導体膜中での結晶核の生成密度を
低くし、成長する結晶粒同士が衝突し合うのを防ぐため
である。
たドライエッチング法を用いても良いし、フッ素系の水
溶液を用いたウエットエッチング法を用いても良い。前
記ウエットエッチング法を選択する場合には、例えば、
フッ化水素アンモニウム(NH4HF2)を7.13%と
フッ化アンモニウム(NH4F)を15.4%含む混合
液(ステラケミファ社製、商品名LAL500)でエッ
チングしても良い。
D法やスパッタ法などの公知の手段で10〜200nm
(好ましくは10〜100nm)の厚さに形成する。以
下、第1の半導体膜13および第2の半導体膜16に挟
まれた絶縁層15を改めて埋め込み絶縁層15と呼ぶこ
とにする。
絶縁膜17を公知の手段(LPCVD法、またはプラズ
マCVD法等)により窒化珪素膜、酸化窒化珪素膜また
は酸化珪素膜などで形成する。前記第2の絶縁膜17の
膜厚は図1(A)および図2(A)に示したように、レ
ーザアニールの際に用いるレーザビームの波長に対して
反射率が低い膜厚にするのが望ましい。このようにする
ことで、前記第2の絶縁膜17は反射防止膜および保熱
効果用の膜として有効に作用する。
トリソグラフィーの技術を用いてレジストマスクを形成
し、不要な部分をエッチングして、絶縁層18を形成す
る。前記絶縁層18は、前記第2の絶縁膜17において
前記埋め込み絶縁層と重なる領域のみをエッチングして
形成しても良いし、図3(D)に示すように前記埋め込
み絶縁層15とは重ならず、かつ前記第2の半導体膜1
6を介して前記頂点Aと前記絶縁層18の端面を一致さ
せて形成しても良い。
(B)は基板の表面側および裏面側の両側からレーザビ
ームを照射する結晶化工程を説明する図である。本発明
においては、いずれかの方法を用いることとする。レー
ザアニール法による結晶化は、まず半導体膜が含有する
水素を放出させておくことが望ましく、400〜500
℃で窒素雰囲気に1時間程度曝して、含有する水素量を
5atom%以下にしておくと良い。これにより、膜の耐レ
ーザ性が著しく向上する。
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高周波パルスを発振出来るため、
良く用いられている。また、パルス発振のエキシマレー
ザだけでなく、連続発振のエキシマレーザや、Arレー
ザ、YAGレーザ、YVO4レーザ、YAlO3レーザ、
YLFレーザ等も用いることが出来る。また、レーザビ
ームの照射は真空中、大気中、窒素雰囲気中などで行う
ことが出来る。さらに、レーザビームを照射する際に基
板を500度程度まで加熱しても良い。こうすることで
半導体膜における熱の流出速度の低下が期待され、結晶
粒の粒径を拡大することが出来る。
た、いずれかの雰囲気中で、図4(A)または図4
(B)に示すいずれかの照射方法でレーザビームを照射
し、前記第1の半導体膜13および第2の半導体膜17
の結晶化を行う。
うに、埋め込み絶縁層15の両端を境界とし、絶縁層1
8を含む領域を領域A、埋め込み絶縁層15を含む領域
を領域B、半導体膜の上部に絶縁層が存在しない領域を
領域Cとする。
1の半導体膜13および第2の半導体膜16は溶融状態
になる。ここで、レーザビームが照射された第1の半導
体膜13を19aで、レーザビームが照射された第2の
半導体膜16を19bで示すこととする。前記第1の半
導体膜19aは、前記第2の半導体膜19bや埋め込み
絶縁層15等を介してレーザビームが照射されるため、
直接レーザビームが照射される第2の半導体膜19bに
比べ、早く冷却する。そのため、まず前記第1の半導体
膜19a中に結晶核20が生成する。(図4(C))
在しない領域Cの第1の半導体膜19aおよび第2の半
導体膜19bが冷却され、結晶核20が多数生成し、領
域Cは微結晶領域となる。
め込み絶縁層15と下地絶縁膜12に挟まれており、前
記埋め込み絶縁層15と前記下地絶縁膜12の保熱効果
のため、冷却速度が遅くなる。しかし時間が経過するに
したがって、第1の半導体膜19aは冷却され、結晶核
が生成する。このとき、領域Bの第1の半導体膜19a
には、埋め込み絶縁層15の形状に応じた結晶核20の
分布が生じる。特に、前記埋め込み絶縁層15の頂点A
の角度が60度未満と狭いため、前記頂点A付近の下方
に存在する第1の半導体膜中13では、結晶核20の生
成密度が低くなる。
び第2の半導体膜19bは、レーザビームの反射率の低
く、かつ保熱効果を有する絶縁層18および保熱効果を
有する下地絶縁膜12に挟まれているため、領域Cおよ
び領域Bより溶融状態が長く保たれる。そのため、領域
Aと領域Bにおいて温度勾配が生じ、温度の低い領域B
から温度の高い領域Aへと結晶成長の先端である固液界
面が移動する。このようにして、埋め込み絶縁層15の
頂点A付近の下方に存在する第1の半導体膜中で生成し
た結晶核は領域Aへと結晶成長し、領域Aにおいて大粒
径の結晶粒を得ることが出来る。
における第1の半導体膜19aが完全溶融することな
く、固相半導体領域が部分的に残存している場合は、レ
ーザビームの照射後、直ちに前記固相半導体領域から半
導体層の内部に生じた温度勾配を利用して領域Aに向か
って結晶成長が進行する。そのため、やはり領域Aにお
いて大粒径の結晶粒を得ることが出来る。
晶質半導体膜21は、前記第1の半導体膜および前記第
2の半導体膜よりも粒径の大きな結晶粒を有している。
前記結晶質半導体膜は、3〜100%の水素を含む雰囲
気中で300〜450℃の加熱処理、あるいは、プラズ
マによって生成された水素を含む雰囲気中で200〜4
50℃の加熱処理によって、残留する欠陥を中和するこ
とができる。
21において、図4(D)の上面図に示すように、大粒
径の結晶粒が形成された領域22をチャネル形成領域や
活性領域として、TFTを作製することにより、前記T
FTの電気的特性を向上させることが出来る。
〜4の断面図を用いて説明する。ただし、図3(B)お
よび図4(D)において断面図と同時に上面図も記載し
た。
英ガラス基板、バリウムホウケイ酸ガラスアルミノホウ
ケイ酸ガラスなどの無アルカリガラスと言ったガラス基
板、またはPC(ポリカーボネート)、PAr(ポリア
リレート)、PES(ポリエーテルスルホン)、PET
(ポリエチレンテレフタラート)と言った透明フィルム
を用いても良い。例えば、コーニング社製の7059ガ
ラスや1737ガラスなどを好適に用いることが出来
る。
の手段(LPCVD法、プラズマCVD法等)により窒
化珪素膜、酸化窒化珪素膜または酸化珪素膜などを10
〜200nm(好ましくは10〜100nm)形成す
る。本実施例では膜厚50nmの酸化窒化珪素膜(組成
比Si=32%、O=27%、N=24%、H=17
%)を形成した。
す第1の半導体膜13を、プラズマCVD法やスパッタ
法などの公知の手段で10〜200nm(好ましくは1
0〜100nm)の厚さに形成する。但し、前記第1の
半導体膜13としては、非晶質半導体膜や微結晶半導体
膜、多結晶半導体膜などがあり、非晶質珪素ゲルマニウ
ム膜などの非晶質構造を有する化合物半導体膜を適用し
ても良い。本実施例では、プラズマCVD法を用い、5
5nmの非晶質珪素膜を成膜した。
膜14を公知の手段(LPCVD法、プラズマCVD法
等)により窒化珪素膜、酸化窒化珪素膜または酸化珪素
膜などを10〜200nm(好ましくは10〜100n
m)形成する。第1の絶縁膜14の膜厚は、後工程で形
成される第2の絶縁膜18の膜厚と同じ膜厚か、薄い方
が望ましい。このようにするのは、レーザビームを照射
したときに、半導体膜中での温度勾配を生じやすくする
ためである。本実施例では膜厚50nmの酸化窒化珪素
膜(組成比Si=32%、O=27%、N=24%、H
=17%)を形成した。前記第1の絶縁膜14を形成し
た後、フォトリソグラフィーの技術を用いてレジストマ
スクを形成し、不要な部分をエッチングして、絶縁層1
5を形成する。
り、かつ前記多角形の少なくとも1つの頂点の角度が6
0度未満であるとする。以下、角度が60度未満の頂点
を頂点Aとする。前記頂点Aの角度を60度未満とする
のは、レーザビームを照射したとき、前記頂点A付近の
下方に存在する半導体膜中での結晶核の生成密度を低く
し、成長する結晶粒同士が衝突し合うのを防ぐためであ
る。本実施例において前記絶縁層15の上面形状は三角
形とし、前記三角形は角度が30度の頂点を有するもの
とする(図3(B))。
たドライエッチング法を用いても良いし、フッ素系の水
溶液を用いたウエットエッチング法を用いても良い。前
記ウエットエッチング法を選択する場合には、例えば、
フッ化水素アンモニウム(NH4HF2)を7.13%と
フッ化アンモニウム(NH4F)を15.4%含む混合
液(ステラケミファ社製、商品名LAL500)でエッ
チングしても良い。
D法やスパッタ法などの公知の手段で10〜200nm
(好ましくは10〜100nm)の厚さに形成する。本
実施例ではプラズマCVD法を用い、55nmの非晶質
珪素膜を成膜した。以下、第1の半導体膜13および第
2の半導体膜16に挟まれた絶縁層15を改めて埋め込
み絶縁層15と呼ぶことにする。
絶縁膜17を公知の手段(LPCVD法、またはプラズ
マCVD法等)により窒化珪素膜、酸化窒化珪素膜また
は酸化珪素膜などで形成する。前記第2の絶縁膜17の
膜厚は図1(A)および図2(A)に示したように、レ
ーザアニールの際に用いるレーザビームの波長に対して
反射率が低い膜厚にするのが望ましい。このようにする
ことで、前記第2の絶縁膜17は反射防止膜および保熱
効果用の膜として有効に作用する。本実施例では膜厚5
0nmの酸化窒化珪素膜(組成比Si=32%、O=2
7%、N=24%、H=17%)を形成した。
トリソグラフィーの技術を用いてレジストマスクを形成
し、不要な部分をエッチングして、絶縁層18を形成す
る。前記絶縁層18は、前記第2の絶縁膜17において
前記埋め込み絶縁層と重なる領域のみをエッチングして
形成しても良いし、図3(D)に示すように前記埋め込
み絶縁層15とは重ならず、かつ前記第2の半導体膜1
6を介して前記頂点Aと前記絶縁層18の端面を一致さ
せて形成しても良い。
(B)は基板の表面側および裏面側の両側からレーザビ
ームを照射する結晶化工程を説明する図である。本発明
においては、いずれかの方法を用いることとする。レー
ザアニール法による結晶化は、まず半導体膜が含有する
水素を放出させておくことが望ましく、400〜500
℃で窒素雰囲気に1時間程度曝して、含有する水素量を
5atom%以下にしておくと良い。これにより、膜の耐レ
ーザ性が著しく向上する。
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高周波パルスを発振出来るため、
良く用いられている。また、パルス発振のエキシマレー
ザだけでなく、連続発振のエキシマレーザや、Arレー
ザ、YAGレーザ、YVO4レーザ、YAlO3レーザ、
またはYLFレーザ等も用いることが出来る。また、レ
ーザビームの照射は真空中、大気中、窒素雰囲気中など
で行うことが出来る。さらに、レーザビームを照射する
際に基板を500度程度まで加熱しても良い。こうする
ことで半導体膜における熱の流出速度の低下が期待さ
れ、結晶粒の粒径を拡大することが出来る。
lエキシマレーザを用い、基板の温度は室温とし、大気
中で、図4(A)に示す基板の表面側からレーザビーム
を照射して、前記第1の半導体膜13および第2の半導
体膜16の結晶化を行った。
うに、埋め込み絶縁層15の両端を境界とし、絶縁層1
8を含む領域を領域A、埋め込み絶縁層15を含む領域
を領域B、第1の半導体膜13または第2の半導体膜1
6の上方に絶縁層が存在しない領域を領域Cとする。
1の半導体膜13および第2の半導体膜16は溶融状態
になる。ここで、レーザビームが照射された第1の半導
体膜13を19aで、レーザビームが照射された第2の
半導体膜16を19bで示すこととする。前記第1の半
導体膜19aは、前記第2の半導体膜19bや埋め込み
絶縁層15等を介してレーザビームが照射されるため、
直接レーザビームが照射される第2の半導体膜19bに
比べ、早く冷却する。そのため、まず前記第1の半導体
膜19a中に結晶核20が生成する。(図4(C))
在しない領域Cの第1の半導体膜19aおよび第2の半
導体膜19bが冷却され、結晶核20が多数生成し、領
域Cは微結晶領域となる。
め込み絶縁層15と下地絶縁膜12に挟まれており、前
記埋め込み絶縁層15と前記下地絶縁膜12の保熱効果
のため、冷却速度が遅くなる。しかし時間が経過するに
したがって、第1の半導体膜19aは冷却され、結晶核
が生成する。このとき、領域Bの第1の半導体膜19a
には、埋め込み絶縁層15の形状に応じた結晶核20の
分布が生じる。特に、前記埋め込み絶縁層15の頂点A
の角度が60度未満と狭いため、前記頂点A付近の下方
に存在する第1の半導体膜中13では、結晶核20の生
成密度が低くなる。
び第2の半導体膜19bは、レーザビームの反射率の低
く、かつ保熱効果を有する絶縁層18および保熱効果を
有する下地絶縁膜12に挟まれているため、領域Cおよ
び領域Bより溶融状態が長く保たれる。そのため、領域
Aと領域Bにおいて温度勾配が生じ、温度の低い領域B
から温度の高い領域Aへと結晶成長の先端である固液界
面が移動する。このようにして、埋め込み絶縁層15の
頂点A付近の下方に存在する第1の半導体膜中で生成し
た結晶核は領域Aへと結晶成長し、領域Aにおいて大粒
径の結晶粒を得ることが出来る。
における第1の半導体膜19aが完全溶融することな
く、固相半導体領域が部分的に残存している場合は、レ
ーザビームの照射後、直ちに前記固相半導体領域から半
導体層の内部に生じた温度勾配を利用して領域Aに向か
って結晶成長が進行する。そのため、やはり領域Aにお
いて大粒径の結晶粒を得ることが出来る。
晶質半導体膜21は、3〜100%の水素を含む雰囲気
中で300〜450℃の加熱処理、あるいは、プラズマ
によって生成された水素を含む雰囲気中で200〜45
0℃の加熱処理によって、残留する欠陥を中和すること
ができる。
21において、図4(D)の上面図に示すように、大粒
径の結晶粒が形成された領域22をチャネル形成領域や
活性領域として、TFTを作製することにより、前記T
FTの電気的特性を向上させることが出来る。
によって部分的に結晶化させたのち、レーザアニールを
行う方法について図6〜7の断面図を用いて説明する。
ただし、図6(B)および図7(D)においては断面図
および上面図を記載した。
英ガラス基板、バリウムホウケイ酸ガラスアルミノホウ
ケイ酸ガラスなどの無アルカリガラスと言ったガラス基
板、またはPC(ポリカーボネート)、PAr(ポリア
リレート)、PES(ポリエーテルスルホン)、PET
(ポリエチレンテレフタラート)と言った透明フィルム
を用いても良い。例えば、コーニング社製の7059ガ
ラスや1737ガラスなどを好適に用いることが出来
る。
の手段(LPCVD法、プラズマCVD法等)により窒
化珪素膜、酸化窒化珪素膜または酸化珪素膜などを10
〜200nm(好ましくは10〜100nm)形成す
る。本実施例では膜厚50nmの酸化窒化珪素膜(組成
比Si=32%、O=27%、N=24%、H=17
%)を形成した。
す第1の半導体膜33を、プラズマCVD法やスパッタ
法などの公知の手段で10〜200nm(好ましくは1
0〜100nm)の厚さに形成する。但し、前記第1の
半導体膜33としては、非晶質半導体膜や微結晶半導体
膜、多結晶半導体膜などがあり、非晶質珪素ゲルマニウ
ム膜などの非晶質構造を有する化合物半導体膜を適用し
ても良い。本実施例では、プラズマCVD法を用い、5
5nmの非晶質珪素膜を成膜した。
膜34を公知の手段(LPCVD法、プラズマCVD法
等)により窒化珪素膜、酸化窒化珪素膜または酸化珪素
膜などを10〜200nm(好ましくは10〜100n
m)形成する。第1の絶縁膜34の膜厚は、後工程で形
成される第2の絶縁膜39の膜厚と同じ膜厚か、薄い方
が望ましい。このようにするのは、レーザビームを照射
したときに、半導体膜中での温度勾配を生じやすくする
ためである。本実施例では膜厚50nmの酸化窒化珪素
膜(組成比Si=32%、O=27%、N=24%、H
=17%)を形成した。前記第1の絶縁膜34を形成し
た後、フォトリソグラフィーの技術を用いてレジストマ
スクを形成し、不要な部分をエッチングして、絶縁層3
5を形成する。
り、かつ前記多角形の少なくとも1つの頂点の角度が6
0度未満であるとする。以下、角度が60度未満の頂点
を頂点Aとする。前記頂点Aの角度を60度未満とする
のは、レーザビームを照射したとき、前記頂点A付近の
下方に存在する半導体膜中での結晶核の生成密度を低く
し、成長する結晶粒同士が衝突し合うのを防ぐためであ
る。本実施例において前記絶縁膜35の上面形状は三角
形とし、前記三角形は角度が30度の頂点を有するもの
とする(図6(B))。
たドライエッチング法を用いても良いし、フッ素系の水
溶液を用いたウエットエッチング法を用いても良い。前
記ウエットエッチング法を選択する場合には、例えば、
フッ化水素アンモニウム(NH4HF2)を7.13%と
フッ化アンモニウム(NH4F)を15.4%含む混合
液(ステラケミファ社製、商品名LAL500)でエッ
チングしても良い。
D法やスパッタ法などの公知の手段で10〜200nm
(好ましくは10〜100nm)の厚さに形成する。本
実施例ではプラズマCVD法を用い、55nmの非晶質
珪素膜を成膜した。以下、第1の半導体膜33および第
2の半導体膜36に挟まれた絶縁層35を改めて埋め込
み絶縁層35と呼ぶことにする。
載されている方法により、前記第1の半導体膜および第
2の半導体膜を部分的に結晶化させる。ここで、前記方
法を簡単に説明する。まず、半導体膜にニッケルまた
は、パラジウム、または鉛等の元素を微量に添加する。
添加の方法は、プラズマ処理法や蒸着法、イオン注入
法、スパッタ法、溶液塗布法等を利用すればよい。前記
添加の後、例えば550℃の窒素雰囲気に4時間、半導
体膜を置くと、特性の良好な結晶質半導体膜が得られ
る。結晶化に最適な加熱温度や加熱時間等は、前記元素
の添加量や、非晶質半導体膜の状態による。本実施例で
は、溶液塗布法を適用し、溶液に酢酸ニッケル溶液を用
いて、重量換算で濃度10ppmのものを5ml、スピ
ンコート法により膜上全面に塗布して、金属含有層37
を形成する。次に、基板に対し、温度500℃の窒素雰
囲気に1時間、更に連続的に、温度550℃の窒素雰囲
気に4時間の加熱を行って、部分的に結晶化した第1の
結晶質半導体膜38を得る。
第2の絶縁膜39を公知の手段(LPCVD法、または
プラズマCVD法等)により窒化珪素膜、酸化窒化珪素
膜または酸化珪素膜などで形成する。前記第2の絶縁膜
39の膜厚は図1(A)および図2(A)に示したよう
に、レーザアニールの際に用いるレーザビームの波長に
対して反射率が低い膜厚にするのが望ましい。このよう
にすることで、前記第2の絶縁膜39は反射防止膜およ
び保熱効果用の膜として有効に作用する。本実施例では
膜厚50nmの酸化窒化珪素膜(組成比Si=32%、
O=27%、N=24%、H=17%)を形成した。
トリソグラフィーの技術を用いてレジストマスクを形成
し、不要な部分をエッチングして、絶縁層40を形成す
る。前記絶縁層40は、前記第2の絶縁膜39において
前記埋め込み絶縁層と重なる領域のみをエッチングして
形成しても良いし、図7(A)に示すように前記埋め込
み絶縁層35とは重ならず、かつ前記第1の結晶質半導
体膜38を介して前記頂点Aと前記絶縁層40の端面を
一致させて形成しても良い。
導体膜が含有する水素を放出させておくことが望まし
く、400〜500℃で窒素雰囲気に1時間程度曝し
て、含有する水素量を5atom%以下にしておくと良い。
これにより、膜の耐レーザ性が著しく向上する。
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高周波パルスを発振出来るため、
良く用いられている。また、パルス発振のエキシマレー
ザだけでなく、連続発振のエキシマレーザや、Arレー
ザ、YAGレーザ、YVO4レーザ、YAlO3レーザ、
またはYLFレーザ等も用いることが出来る。また、レ
ーザビームの照射は真空中、大気中、窒素雰囲気中など
で行うことが出来る。さらに、レーザビームを照射する
際に基板を500度程度まで加熱しても良い。こうする
ことで半導体膜における熱の流出速度の低下が期待さ
れ、結晶粒の粒径を拡大することが出来る。
lエキシマレーザを用い、基板の温度は室温とし、大気
中で、図7(B)に示す基板の表面側からレーザビーム
を照射して、前記第1の結晶質半導体膜38の結晶化を
行った。図示しないが、レーザビームは基板の表面側お
よび裏面側の両面から照射してもよい。
み絶縁層35の両端を境界とし、絶縁層40を含む領域
を領域A、埋め込み絶縁層35を含む領域を領域B、半
導体膜の上部に絶縁層が存在しない領域を領域Cとす
る。
1の半導体膜33および第2の半導体膜36は溶融状態
になる。ここで、レーザビームが照射された第1の半導
体膜33を41aで、レーザビームが照射された第2の
半導体膜36を41bで示すこととする。前記第1の半
導体膜41aは、前記第2の半導体膜41bや埋め込み
絶縁層35等を介してレーザビームが照射されるため、
直接レーザビームが照射される第2の半導体膜41bに
比べ、早く冷却する。そのため、まず前記第1の半導体
膜41a中に結晶核42が生成する(図7(C))。
在しない領域Cの第1の半導体膜41aおよび第2の半
導体膜41bが冷却され、結晶核42が多数生成し、領
域Cは微結晶領域となる。
め込み絶縁層35と下地絶縁膜32に挟まれており、前
記埋め込み絶縁層35と前記下地絶縁膜32の保熱効果
のため、冷却速度が遅くなる。しかし時間が経過するに
したがって、第1の半導体膜41aは冷却され、結晶核
が生成する。このとき、領域Bの第1の半導体膜41a
には、埋め込み絶縁層35の形状に応じた結晶核42の
分布が生じる。特に、前記埋め込み絶縁層35の頂点A
の角度が60度未満と狭いため、前記頂点A付近の下方
に存在する第1の半導体膜中33では、結晶核42の生
成密度が低くなる。
び第2の半導体膜41bは、レーザビームの反射率の低
く、かつ保熱効果を有する絶縁層40および保熱効果を
有する下地絶縁膜32に挟まれているため、領域Cおよ
び領域Bより溶融状態が長く保たれる。そのため、領域
Aと領域Bにおいて温度勾配が生じ、温度の低い領域B
から温度の高い領域Aへと結晶成長の先端である固液界
面が移動する。このようにして、埋め込み絶縁層35の
頂点A付近の下方に存在する第1の半導体膜41a中で
生成した結晶核は領域Aへと結晶成長し、領域Aにおい
て大粒径の結晶粒を得ることが出来る。
における第1の半導体膜41aが完全溶融することな
く、固相半導体領域が部分的に残存している場合は、レ
ーザビームの照射後、直ちに前記固相半導体領域から半
導体層の内部に生じた温度勾配を利用して領域Aに向か
って結晶成長が進行する。そのため、やはり領域Aにお
いて大粒径の結晶粒を得ることが出来る。
結晶質半導体膜43は、3〜100%の水素を含む雰囲
気中で300〜450℃の加熱処理、あるいは、プラズ
マによって生成された水素を含む雰囲気中で200〜4
50℃の加熱処理によって、残留する欠陥を中和するこ
とができる。
43において、図7(D)の上面図に示すように、大粒
径の結晶粒が形成された領域44をチャネル形成領域や
活性領域として、TFTを作製することにより、前記T
FTの電気的特性を向上させることが出来る。
8〜9の断面図を用いて説明する。ただし、図8(B)
および図9(C)において断面図と同時に上面図も記載
した。
英ガラス基板、バリウムホウケイ酸ガラスアルミノホウ
ケイ酸ガラスなどの無アルカリガラスと言ったガラス基
板、またはPC(ポリカーボネート)、PAr(ポリア
リレート)、PES(ポリエーテルスルホン)、PET
(ポリエチレンテレフタラート)と言った透明フィルム
を用いても良い。例えば、コーニング社製の7059ガ
ラスや1737ガラスなどを好適に用いることが出来
る。
の手段(LPCVD法、プラズマCVD法等)により窒
化珪素膜、酸化窒化珪素膜または酸化珪素膜などを10
〜200nm(好ましくは10〜100nm)形成す
る。本実施例では膜厚50nmの酸化窒化珪素膜(組成
比Si=32%、O=27%、N=24%、H=17
%)を形成した。
す第1の半導体膜53を、プラズマCVD法やスパッタ
法などの公知の手段で10〜200nm(好ましくは1
0〜100nm)の厚さに形成する。但し、前記第1の
半導体膜53としては、非晶質半導体膜や微結晶半導体
膜、多結晶半導体膜などがあり、非晶質珪素ゲルマニウ
ム膜などの非晶質構造を有する化合物半導体膜を適用し
ても良い。本実施例では、プラズマCVD法を用い、5
5nmの非晶質珪素膜を成膜した。
膜54を公知の手段(LPCVD法、プラズマCVD法
等)により窒化珪素膜、酸化窒化珪素膜または酸化珪素
膜などを10〜200nm(好ましくは10〜100n
m)形成する。第1の絶縁膜54の膜厚は、後工程で形
成される第2の絶縁膜58の膜厚と同じ膜厚か、薄い方
が望ましい。このようにするのは、レーザビームを照射
したときに、半導体膜中での温度勾配を生じやすくする
ためである。本実施例では膜厚50nmの酸化窒化珪素
膜(組成比Si=32%、O=27%、N=24%、H
=17%)を形成した。前記第1の絶縁膜54を形成し
た後、フォトリソグラフィーの技術を用いてレジストマ
スクを形成し、不要な部分をエッチングして、絶縁層5
5を形成する。
り、かつ前記多角形の少なくとも1つの頂点の角度が6
0度未満であるとする。以下、角度が60度未満の頂点
を頂点Aとする。前記頂点Aの角度を60度未満とする
のは、レーザビームを照射したとき、前記頂点A付近の
下方に存在する半導体膜中での結晶核の生成密度を低く
し、成長する結晶粒同士が衝突し合うのを防ぐためであ
る。本実施例において前記絶縁層55の上面形状は四角
形とし、前記四角形は角度が45度の頂点を2つ有する
ものとした。
たドライエッチング法を用いても良いし、フッ素系の水
溶液を用いたウエットエッチング法を用いても良い。前
記ウエットエッチング法を選択する場合には、例えば、
フッ化水素アンモニウム(NH 4HF2)を7.13%と
フッ化アンモニウム(NH4F)を15.4%含む混合
液(ステラケミファ社製、商品名LAL500)でエッ
チングしても良い。
D法やスパッタ法などの公知の手段で10〜200nm
(好ましくは10〜100nm)の厚さに形成する。本
実施例ではプラズマCVD法を用い、55nmの非晶質
珪素膜を成膜した。以下、第1の半導体膜53および第
2の半導体膜56に挟まれた絶縁層55を改めて埋め込
み絶縁層55と呼ぶことにする。
絶縁膜57を公知の手段(LPCVD法、またはプラズ
マCVD法等)により窒化珪素膜、酸化窒化珪素膜また
は酸化珪素膜などで形成する。前記第2の絶縁膜57の
膜厚は図1(A)または図2(A)に示したように、レ
ーザアニールの際に用いるレーザビームの波長に対して
反射率が低い膜厚にするのが望ましい。このようにする
ことで、前記第2の絶縁膜57は反射防止膜および保熱
効果用の膜として有効に作用する。本実施例では膜厚5
0nmの酸化窒化珪素膜(組成比Si=32%、O=2
7%、N=24%、H=17%)を形成した。
トリソグラフィーの技術を用いてレジストマスクを形成
し、不要な部分をエッチングして、絶縁層58を形成す
る。前記絶縁層58は、前記第2の絶縁膜57において
前記埋め込み絶縁層と重なる領域をエッチングして形成
しても良いし、図8(D)に示すように、前記埋め込み
絶縁層55と重ならず、かつ前記第2の半導体膜56を
介して前記埋め込み絶縁層55の頂点Aまたは頂点A
‘と前記絶縁層58の端面を一致させて形成しても良
い。
ムを照射する結晶化工程を説明する図である。本発明に
おいては、いずれかの方法を用いることとする。レーザ
アニール法による結晶化は、まず半導体膜が含有する水
素を放出させておくことが望ましく、400〜500℃
で窒素雰囲気に1時間程度曝して、含有する水素量を5
atom%以下にしておくと良い。これにより、膜の耐レー
ザ性が著しく向上する。
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高周波パルスを発振出来るため、
良く用いられている。また、パルス発振のエキシマレー
ザだけでなく、連続発振のエキシマレーザや、Arレー
ザ、YAGレーザ、YVO4レーザ、YAlO3レーザ、
またはYLFレーザ等も用いることが出来る。また、レ
ーザビームの照射は真空中、大気中、窒素雰囲気中など
で行うことが出来る。さらに、レーザビームを照射する
際に基板を500度程度まで加熱しても良い。こうする
ことで半導体膜における熱の流出速度の低下が期待さ
れ、結晶粒の粒径を拡大することが出来る。
lエキシマレーザを用い、基板の温度は室温とし、大気
中で、図9(A)に示す基板の表面側からレーザビーム
を照射して、前記第1の半導体膜53および第2の半導
体膜56の結晶化を行った。
うに、埋め込み絶縁層55の両端を境界とし、絶縁層5
8を含む領域を領域Aおよび領域A’、埋め込み絶縁層
55を含む領域を領域Bとする。
1の半導体膜53および第2の半導体膜56は溶融状態
になる。ここで、レーザビームが照射された第1の半導
体膜53を59aで、レーザビームが照射された第2の
半導体膜56を59bで示すこととする。前記第1の半
導体膜59aは、前記第2の半導体膜59bや埋め込み
絶縁層55等を介してレーザビームが照射されるため、
直接レーザビームが照射される第2の半導体膜59bに
比べ、早く冷却する。そのため、まず前記第1の半導体
膜59a中に結晶核60が生成する(図9(C))。
め込み絶縁層55と下地絶縁膜52に挟まれており、前
記埋め込み絶縁層55と前記下地絶縁膜52の保熱効果
のため、冷却速度が遅くなる。しかし時間が経過するに
したがって、第1の半導体膜59aは冷却され、結晶核
が生成する。このとき、領域Bの第1の半導体膜59a
には、埋め込み絶縁層55の形状に応じた結晶核60の
分布が生じる。特に、前記埋め込み絶縁層55の頂点A
および頂点A’の角度が60度未満と狭いため、前記頂
点Aおよび頂点A’付近の下方に存在する第1の半導体
膜中53では、結晶核60の生成密度が低くなる。
体膜59aおよび第2の半導体膜59bは、レーザビー
ムの反射率の低く、かつ保熱効果を有する絶縁層58お
よび保熱効果を有する下地絶縁膜52に挟まれているた
め、領域Bより溶融状態が長く保たれる。そのため、領
域Aおよび領域B、または領域A’および領域Bにおい
て温度勾配が生じ、温度の低い領域Bから温度の高い領
域Aまたは領域A’へと結晶成長の先端である固液界面
が移動する。このようにして、埋め込み絶縁層55の頂
点A付近の下方に存在する第1の半導体膜59a中で生
成した結晶核は領域Aへと結晶成長し、領域Aにおいて
大粒径の結晶粒を得ることが出来る。同様に、埋め込み
絶縁層55の頂点A’付近の下方に存在する第1の半導
体膜59a中で生成した結晶核は領域A’へと結晶成長
し、領域A’において大粒径の結晶粒を得ることが出来
る。
における第1の半導体膜59aが完全溶融することな
く、固相半導体領域が部分的に残存している場合は、レ
ーザビームの照射後、直ちに前記固相半導体領域から半
導体層の内部に生じた温度勾配を利用して領域Aまたは
領域A’に向かって結晶成長が進行する。そのため、や
はり領域Aおよび領域A’において大粒径の結晶粒を得
ることが出来る。
晶質半導体膜61は、3〜100%の水素を含む雰囲気
中で300〜450℃の加熱処理、あるいは、プラズマ
によって生成された水素を含む雰囲気中で200〜45
0℃の加熱処理によって、残留する欠陥を中和すること
ができる。
61において、図9(C)の上面図に示すように、大粒
径の結晶粒が形成された領域62Aおよび62A’をチ
ャネル形成領域や活性領域として、TFTを作製するこ
とにより、前記TFTの電気的特性を向上させることが
出来る。
部と、画素部の周辺に設ける駆動回路のTFT(nチャ
ネル型TFT及びpチャネル型TFT)を同時に作製す
る方法について詳細に図10〜図13を用いて説明す
る。本明細書では駆動回路と、画素TFT及び保持容量
とを有する画素部を同一基板上に形成された基板を、便
宜上アクティブマトリクス基板と呼ぶ。
れかの方法により、図10(A)で示す結晶質半導体膜
を得る。本実施例では、図10(A)の断面と、図4
(D)、図7(D)または図9(C)の鎖線A―A’で
切断した断面を対応させてTFTを作製する方法につい
て説明するが、実施例1、実施例2または実施例3で結
晶質半導体膜を形成する際に用いた断面と同じ断面を用
いてTFTを作製することもできる。
パターニングして形成する。本実施例では、前記結晶質
半導体膜に対しフォトリソグラフィー法を用いたパター
ニング処理によって、半導体層402〜406を形成し
た。
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行ってもよい。
ート絶縁膜407を形成する。ゲート絶縁膜として、既
に半導体膜上に形成した絶縁膜を利用しても良い。前記
絶縁膜の膜厚がゲート絶縁膜としての所望の膜厚である
ときはそのまま利用し、所望の膜厚より厚い場合はエッ
チングにより膜厚を薄くする。また、所望の膜厚より薄
い場合はエッチングを行ない、所望の膜厚であるゲート
絶縁膜407を形成する。ゲート絶縁膜407はプラズ
マCVD法またはスパッタ法を用い、厚さを40〜15
0nmとして珪素を含む絶縁膜で形成する。本実施例で
は、既に形成した絶縁層(符号18または40または4
8)をエッチングし、プラズマCVD法により110n
mの厚さで酸化窒化珪素膜(組成比Si=32%、O=
59%、N=7%、H=2%)で形成した。もちろん、
ゲート絶縁膜は酸化窒化珪素膜に限定されるものでな
く、他の珪素を含む絶縁膜を単層または積層構造として
用いても良い。
ズマCVD法でTEOS(Tetraethyl Orthosilicate)
とO2とを混合し、反応圧力40Pa、基板温度300〜
400℃とし、高周波(13.56MHz)電力密度0.
5〜0.8W/cm2で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後400
〜500℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。
ト絶縁膜407上に膜厚20〜100nmの第1の導電
膜408と、膜厚100〜400nmの第2の導電膜4
09とを積層形成する。本実施例では、膜厚30nmの
TaN膜からなる第1の導電膜408と、膜厚370n
mのW膜からなる第2の導電膜409を積層形成した。
TaN膜はスパッタ法で形成し、Taのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、W膜
は、Wのターゲットを用いたスパッタ法で形成した。そ
の他に6フッ化タングステン(WF6)を用いる熱CV
D法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
W膜の抵抗率は20μΩcm以下にすることが望まし
い。W膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、W膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のW(純度99.9999%)のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してW膜を形成
することにより、抵抗率9〜20μΩcmを実現するこ
とができた。
をTaN、第2の導電膜409をWとしたが、特に限定
されず、いずれもTa、W、Ti、Mo、Al、Cu、
Cr、Ndから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶珪素
膜に代表される半導体膜を用いてもよい。また、AgP
dCu合金を用いてもよい。また、第1の導電膜408
をタンタル(Ta)膜で形成し、第2の導電膜409を
W膜とする組み合わせ、第1の導電膜408を窒化チタ
ン(TiN)膜で形成し、第2の導電膜409をW膜と
する組み合わせ、第1の導電膜408を窒化タンタル
(TaN)膜で形成し、第2の導電膜409をAl膜と
する組み合わせ、第1の導電膜408を窒化タンタル
(TaN)膜で形成し、第2の導電膜409をCu膜と
する組み合わせとしてもよい。
ジストからなるマスク410〜415を形成し、電極及
び配線を形成するための第1のエッチング処理を行う。
第1のエッチング処理では第1及び第2のエッチング条
件で行う。本実施例では第1のエッチング条件として、
ICP(Inductively Coupled Plasma:誘導結合型プラ
ズマ)エッチング法を用い、エッチング用ガスにCF4
とCl2とO2とを用い、それぞれのガス流量比を25/
25/10(sccm)とし、1Paの圧力でコイル型
の電極に500WのRF(13.56MHz)電力を投入してプ
ラズマを生成してエッチングを行った。ここでは、松下
電器産業(株)製のICPを用いたドライエッチング装
置(Model E645−□ICP)を用いた。基板側
(試料ステージ)にも150WのRF(13.56MHz)電力
を投入し、実質的に負の自己バイアス電圧を印加する。
この第1のエッチング条件によりW膜をエッチングして
第1の導電層の端部をテーパー形状とする。第1のエッ
チング条件でのWに対するエッチング速度は200.3
9nm/min、TaNに対するエッチング速度は8
0.32nm/minであり、TaNに対するWの選択
比は約2.5である。また、この第1のエッチング条件
によって、Wのテーパー角は、約26°となる。
415を除去せずに第2のエッチング条件に変え、エッ
チング用ガスにCF4とCl2とを用い、それぞれのガス
流量比を30/30(sccm)とし、1Paの圧力で
コイル型の電極に500WのRF(13.56MHz)電力を投
入してプラズマを生成して約30秒程度のエッチングを
行った。基板側(試料ステージ)にも20WのRF(1
3.56MHz)電力を投入し、実質的に負の自己バイアス電
圧を印加する。CF4とCl2を混合した第2のエッチン
グ条件ではW膜及びTaN膜とも同程度にエッチングさ
れる。なお、ゲート絶縁膜上に残渣を残すことなくエッ
チングするためには、10〜20%程度の割合でエッチ
ング時間を増加させると良い。
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°となる。こうして、第
1のエッチング処理により第1の導電層と第2の導電層
から成る第1の形状の導電層417〜422(第1の導
電層417a〜422aと第2の導電層417b〜42
2b)を形成する。416はゲート絶縁膜であり、第1
の形状の導電層417〜422で覆われない領域は20
〜50nm程度エッチングされ薄くなった領域が形成さ
れる。
ずに第1のドーピング処理を行い、半導体層にn型を付
与する不純物元素を添加する(図10(B))。ドーピ
ング処理はイオンドープ法、若しくはイオン注入法で行
えば良い。イオンドープ法の条件はドーズ量を1×10
13〜5×1015atoms/cm2とし、加速電圧を6
0〜100keVとして行う。本実施例ではドーズ量を
1.5×1015atoms/cm2とし、加速電圧を8
0keVとして行った。n型を付与する不純物元素とし
て15族に属する元素、典型的にはリン(P)または砒
素(As)を用いるが、ここではリン(P)を用いた。
この場合、導電層417〜421がn型を付与する不純
物元素に対するマスクとなり、自己整合的に高濃度不純
物領域423〜427が形成される。高濃度不純物領域
423〜427には1×1020〜1×1021atoms
/cm3の濃度範囲でn型を付与する不純物元素を添加
する。
ずに第2のエッチング処理を行う。ここでは、エッチン
グガスにCF4とCl2とO2とを用い、W膜を選択的に
エッチングする。この時、第2のエッチング処理により
第1の導電層428b〜433bを形成する。一方、第
2の導電層417a〜422aは、ほとんどエッチング
されず、第2の導電層428a〜433aを形成する。
次いで、第2のドーピング処理を行って図10(C)の
状態を得る。ドーピングは第2の導電層417a〜42
2aを不純物元素に対するマスクとして用い、第1の導
電層のテーパー部下方の半導体層に不純物元素が添加さ
れるようにドーピングする。こうして、第1の導電層と
重なる不純物領域434〜438を形成する。この不純
物領域へ添加されたリン(P)の濃度は、第1の導電層
のテーパー部の膜厚に従って緩やかな濃度勾配を有して
いる。なお、第1の導電層のテーパー部と重なる半導体
層において、第1の導電層のテーパー部の端部から内側
に向かって若干、不純物濃度が低くなっているものの、
ほぼ同程度の濃度である。また、不純物領域423〜4
27にも不純物元素が添加され、不純物領域439〜4
43を形成する。
ずに第3のエッチング処理を行う(図11(A))。こ
の第3のエッチング処理では第1の導電層のテーパー部
を部分的にエッチングして、半導体層と重なる領域を縮
小するために行われる。第3のエッチングは、エッチン
グガスにCHF3を用い、反応性イオンエッチング法
(RIE法)を用いて行う。第3のエッチングにより、
第1の導電層444〜449が形成される。この時、同
時に絶縁膜416もエッチングされて、絶縁膜450a
〜450d、451が形成される。
電層444〜448と重ならない不純物領域(LDD領
域)434a〜438aが形成される。なお、不純物領
域(GOLD領域)434b〜438bは、第1の導電
層444〜448と重なったままである。
の導電層444〜448と重なる不純物領域(GOLD
領域)434b〜438bにおける不純物濃度と、第1
の導電層444〜448と重ならない不純物領域(LD
D領域)434a〜438aにおける不純物濃度との差
を小さくすることができ、信頼性を向上させることがで
きる。
た後、新たにレジストからなるマスク452〜454を
形成して第3のドーピング処理を行う。この第3のドー
ピング処理により、pチャネル型TFTの活性層となる
半導体層に前記一導電型とは逆の導電型を付与する不純
物元素が添加された不純物領域455〜460を形成す
る。第2の導電層428a〜432aを不純物元素に対
するマスクとして用い、p型を付与する不純物元素を添
加して自己整合的に不純物領域を形成する。本実施例で
は、不純物領域455〜460はジボラン(B2H6)を
用いたイオンドープ法で形成する(図11(B))この
第3のドーピング処理の際には、nチャネル型TFTを
形成する半導体層はレジストからなるマスク452〜4
54で覆われている。第1のドーピング処理及び第2の
ドーピング処理によって、不純物領域455〜460に
はそれぞれ異なる濃度でリンが添加されているが、その
いずれの領域においてもp型を付与する不純物元素の濃
度を2×1020〜2×10 21atoms/cm3となる
ようにドーピング処理することにより、pチャネル型T
FTのソース領域およびドレイン領域として機能するた
めに何ら問題は生じない。本実施例では、pチャネル型
TFTの活性層となる半導体層の一部が露呈しているた
め、不純物元素(ボロン)を添加しやすい利点を有して
いる。
純物領域が形成される。
454を除去して第1の層間絶縁膜461を形成する。
この第1の層間絶縁膜461としては、プラズマCVD
法またはスパッタ法を用い、厚さを100〜200nm
として珪素を含む絶縁膜で形成する。本実施例では、プ
ラズマCVD法により膜厚150nmの酸化窒化珪素膜
を形成した。もちろん、第1の層間絶縁膜461は酸化
窒化珪素膜に限定されるものでなく、他の珪素を含む絶
縁膜を単層または積層構造として用いても良い。
ぞれの半導体層に添加された不純物元素を活性化処理す
る工程を行う。この活性化工程はファーネスアニール炉
を用いる熱アニール法で行う。熱アニール法としては、
酸素濃度が1ppm以下、好ましくは0.1ppm以下
の窒素雰囲気中で400〜700℃、代表的には500
〜550℃で行えばよく、本実施例では550℃、4時
間の熱処理で活性化処理を行った。なお、熱アニール法
の他に、レーザーアニール法、またはラピッドサーマル
アニール法(RTA法)を適用することができる。
導体膜を用いた場合、上記活性化処理と同時に、結晶化
の際に触媒として使用したニッケルが高濃度のリンを含
む不純物領域439、441、442、455、458
にゲッタリングされ、主にチャネル形成領域となる半導
体層中のニッケル濃度が低減される。このようにして作
製したチャネル形成領域を有するTFTはオフ電流値が
下がり、結晶性が良いことから高い電界効果移動度が得
られ、良好な特性を達成することができる。
前に活性化処理を行っても良い。ただし、用いた配線材
料が熱に弱い場合には、本実施例のように配線等を保護
するため層間絶縁膜(珪素を主成分とする絶縁膜、例え
ば窒化珪素膜)を形成した後で活性化処理を行うことが
好ましい。
中で、300〜550℃で1〜12時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では水
素を約3%の含む窒素雰囲気中で410℃、1時間の熱
処理を行った。この工程は第1の層間絶縁膜461に含
まれる水素により半導体層のダングリングボンドを終端
する工程である。水素化の他の手段として、プラズマ水
素化(プラズマにより励起された水素を用いる)を行っ
ても良い。
を用いる場合には、上記水素化を行った後、エキシマレ
ーザやYAGレーザ等のレーザビームを照射することが
望ましい。
絶縁膜材料または有機絶縁物材料から成る第2の層間絶
縁膜462を形成する。本実施例では、膜厚1.6μm
のアクリル樹脂膜を形成したが、粘度が10〜1000
cp、好ましくは40〜200cpのものを用い、表面
に凸凹が形成されるものを用いた。
に凸凹が形成される第2の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、TFTの形成と同じフォトマスクで行うこ
とができるため、工程数の増加なく形成することができ
る。なお、この凸部は配線及びTFT部以外の画素部領
域の基板上に適宜設ければよい。こうして、凸部を覆う
絶縁膜の表面に形成された凸凹に沿って画素電極の表面
に凸凹が形成される。
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。
物領域とそれぞれ電気的に接続する配線463〜467
を形成する。なお、これらの配線は、膜厚50nmのT
i膜と、膜厚500nmの合金膜(AlとTiとの合金
膜)との積層膜をパターニングして形成する。
470、ゲート配線469、接続電極468を形成す
る。(図12)この接続電極468によりソース配線
(443bと449の積層)は、画素TFTと電気的な
接続が形成される。また、ゲート配線469は、画素T
FT504のゲート電極と電気的な接続が形成される。
また、画素電極470は、画素TFT504のドレイン
領域442と電気的な接続が形成され、さらに保持容量
を形成する一方の電極として機能する半導体層458と
電気的な接続が形成される。また、画素電極471とし
ては、AlまたはAgを主成分とする膜、またはそれら
の積層膜等の反射性の優れた材料を用いることが望まし
い。
1とpチャネル型TFT502からなるCMOS回路、
及びnチャネル型TFT503を有する駆動回路506
と、画素TFT504、保持容量505とを有する画素
部507を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。
1はチャネル形成領域471、ゲート電極の一部を構成
する第1の導電層444と重なる低濃度不純物領域43
4b(GOLD領域)、ゲート電極の外側に形成される
低濃度不純物領域434a(LDD領域)とソース領域
またはドレイン領域として機能する高濃度不純物領域4
39を有している。このnチャネル型TFT501と電
極466で接続してCMOS回路を形成するpチャネル
型TFT502にはチャネル形成領域472、ゲート電
極と重なる不純物領域457、ゲート電極の外側に形成
される不純物領域458、ソース領域またはドレイン領
域として機能する高濃度不純物領域455を有してい
る。また、nチャネル型TFT503にはチャネル形成
領域473、ゲート電極の一部を構成する第1の導電層
446と重なる低濃度不純物領域436b(GOLD領
域)、ゲート電極の外側に形成される低濃度不純物領域
437a(LDD領域)とソース領域またはドレイン領
域として機能する高濃度不純物領域441を有してい
る。
成領域474、ゲート電極の一部を構成する第1の導電
層447と重なる低濃度不純物領域437b(GOLD
領域)、ゲート電極の外側に形成される低濃度不純物領
域437a(LDD領域)とソース領域またはドレイン
領域として機能する高濃度不純物領域443を有してい
る。また、保持容量505の一方の電極として機能する
半導体層458〜460には、それぞれp型を付与する
不純物元素が添加されている。保持容量505は、絶縁
膜451を誘電体として、電極(448と432bの積
層)と、半導体層458〜460とで形成している。
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。
基板の画素部の上面図を図13に示す。なお、図10〜
図12に対応する部分には同じ符号を用いている。図1
2中の鎖線B−B’は図13中の鎖線B−B’で切断し
た断面図に対応している。また、図12中の鎖線C−
C’は図13中の鎖線C―C’で切断した断面図に対応
している。
ティブマトリクス基板の作製に必要なフォトマスクの数
を5枚とすることができる。その結果、工程を短縮し、
製造コストの低減及び歩留まりの向上に寄与することが
できる。
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図14
を用いる。
態のアクティブマトリクス基板を得た後、図11(c)
のアクティブマトリクス基板上、少なくとも画素電極4
70上に配向膜471を形成しラビング処理を行う。な
お、本実施例では配向膜471を形成する前に、アクリ
ル樹脂膜等の有機樹脂膜をパターニングすることによっ
て基板間隔を保持するための柱状のスペーサ(図示しな
い)を所望の位置に形成した。また、柱状のスペーサに
代えて、球状のスペーサを基板全面に散布してもよい。
で、対向基板481上に着色層472、473、平坦化
膜474を形成する。赤色の着色層472と青色の着色
層473とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。
ている。従って、実施例4の画素部の上面図を示す図1
3では、少なくともゲート配線469と画素電極470
の間隙と、ゲート配線469と接続電極468の間隙
と、接続電極468と画素電極470の間隙を遮光する
必要がある。本実施例では、それらの遮光すべき位置に
着色層の積層からなる遮光部が重なるように各着色層を
配置して、対向基板を貼り合わせた。
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。
らなる対向電極475を少なくとも画素部に形成し、対
向基板の全面に配向膜476を形成し、ラビング処理を
施した。
クティブマトリクス基板と対向基板とをシール材477
で貼り合わせる。シール材477にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って2枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料478を注入し、封止剤(図示せ
ず)によって完全に封止する。液晶材料478には公知
の液晶材料を用いれば良い。このようにして図14に示
す反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板(図示
しない)を貼りつけた。そして、公知の技術を用いてF
PCを貼りつけた。
ルは各種電子機器の表示部として用いることができる。
CMOS回路や画素部は様々な電気光学装置(アクティ
ブマトリクス型液晶ディスプレイ、アクティブマトリク
ス型ECディスプレイ、アクティブマトリクス型ELデ
ィスプレイ)に用いることが出来る。即ち、それら電気
光学装置を表示部に組み込んだ電子機器全てに本発明を
実施出来る。
ラ、デジタルカメラ、プロジェクター(リア型またはフ
ロント型)、ヘッドマウントディスプレイ(ゴーグル型
ディスプレイ)、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末(モバイルコン
ピュータ、携帯電話または電子書籍等)などが挙げられ
る。それらの一例を図15、図16及び図17に示す。
あり、本体3001、画像入力部3002、表示部30
03、キーボード3004等を含む。本発明を画像入力
部3002、表示部3003やその他の信号制御回路に
適用することが出来る。
3101、表示部3102、音声入力部3103、操作
スイッチ3104、バッテリー3105、受像部310
6等を含む。本発明を表示部3102やその他の信号制
御回路に適用することが出来る。
ービルコンピュータ)であり、本体3201、カメラ部
3202、受像部3203、操作スイッチ3204、表
示部3205等を含む。本発明は表示部3205やその
他の信号制御回路に適用出来る。
あり、本体3301、表示部3302、アーム部330
3等を含む。本発明は表示部3302やその他の信号制
御回路に適用することが出来る。
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体3401、表示部3402、スピーカ部340
3、記録媒体3404、操作スイッチ3405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことが出来る。本発明は表示部3402やその
他の信号制御回路に適用することが出来る。
体3501、表示部3502、接眼部3503、操作ス
イッチ3504、受像部(図示しない)等を含む。本発
明を表示部3502やその他の信号制御回路に適用する
ことが出来る。
であり、投射装置3601、スクリーン3602等を含
む。本発明は投射装置3601の一部を構成する液晶表
示装置3808やその他の信号制御回路に適用すること
が出来る。
り、本体3701、投射装置3702、ミラー370
3、スクリーン3704等を含む。本発明は投射装置3
702の一部を構成する液晶表示装置3808やその他
の信号制御回路に適用することが出来る。
図16(B)中における投射装置3601、3702の
構造の一例を示した図である。投射装置3601、37
02は、光源光学系3801、ミラー3802、380
4〜3806、ダイクロイックミラー3803、プリズ
ム3807、液晶表示装置3808、位相差板380
9、投射光学系3810で構成される。投射光学系38
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図16(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。
おける光源光学系3801の構造の一例を示した図であ
る。本実施例では、光源光学系3801は、リフレクタ
ー3811、光源3812、レンズアレイ3813、3
814、偏光変換素子3815、集光レンズ3816で
構成される。なお、図16(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置での適用例は図示していな
い。
01、音声出力部3902、音声入力部3903、表示
部3904、操作スイッチ3905、アンテナ3906
等を含む。本発明を音声出力部3902、音声入力部3
903、表示部3904やその他の信号制御回路に適用
することが出来る。
り、本体4001、表示部4002、4003、記憶媒
体4004、操作スイッチ4005、アンテナ4006
等を含む。本発明は表示部4002、4003やその他
の信号回路に適用することが出来る。
4101、支持台4102、表示部4103等を含む。
本発明は表示部4103に適用することが出来る。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例1〜5のどのよ
うな組み合わせからなる構成を用いても実現することが
出来る
下に示すような基本的有意性を得ることが出来る。 (a)従来のTFTの作製プロセスに適合した、簡単な
構造である。 (b)スリットなどの位置決めのために、レーザ照射装
置に特別なミクロン単位での精密な位置決め技術は不要
であり、通常のレーザ照射装置をそのまま利用できる。 (c)反射防止効果および保熱効果として用いた絶縁層
をそのままゲート絶縁膜として利用することもできる。 (d)以上の利点を満たした上で、位置制御した単結晶
を作製できる方法である。
波長308nmのレーザビームを照射したときの酸化珪
素膜に対する反射率を示す図。 (B)非晶質半導体膜の膜厚をパラメータとし、波長3
08nmのレーザビームを照射したときの非晶質珪素膜
に対する反射率を示す図。
波長532nmのレーザビームを照射したときの酸化珪
素膜に対する反射率を示す図。 (B)非晶質半導体膜の膜厚をパラメータとし、波長5
32nmのレーザビームを照射したときの非晶質珪素膜
に対する反射率を示す図。
晶粒を形成する方法の例を示す図。
晶粒を形成する方法の例を示す図。
を示す図。 (C)従来の大粒径で位置制御された結晶粒を形成する
例を示す図。
晶粒を形成する方法の例を示す図。
晶粒を形成する方法の例を示す図。
晶粒を形成する方法の例を示す図。
晶粒を形成する方法の例を示す図。
を示す断面図。
を示す断面図。
を示す断面図。
製工程を示す断面図。
Claims (5)
- 【請求項1】 基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に第1の半導体膜を形成する工程と、
前記第1の半導体膜上に第1の絶縁膜を形成する工程
と、前記第1の絶縁膜を部分的にエッチングして、上面
形状が多角形であり、かつ前記多角形の少なくとも1つ
の頂点の角度を60度未満とする工程と、前記第1の絶
縁膜を覆って第2の半導体膜を形成する工程と、前記第
2の半導体膜を覆って第2の絶縁膜を形成する工程と、
前記第1の絶縁膜と前記第2の絶縁膜が重なるうちの前
記第2の絶縁膜の部分をエッチングする工程と、レーザ
ビームを前記基板の表面側、または前記基板の表面側お
よび裏面側の両側から照射して、前記第1の半導体膜お
よび前記第2の半導体膜から結晶質半導体膜を形成する
工程と、前記第2の絶縁膜に接する前記結晶質半導体膜
をチャネル形成領域とするTFTを作製する工程と、を
有することを特徴とする半導体装置の作製方法。 - 【請求項2】 基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に第1の半導体膜を形成する工程と、
前記第1の半導体膜上に第1の絶縁膜を形成する工程
と、前記第1の絶縁膜を部分的にエッチングして、上面
形状が多角形であり、かつ前記多角形の少なくとも1つ
の頂点の角度を60度未満とする工程と、前記第1の絶
縁膜を覆って第2の半導体膜を形成する工程と、前記第
2の半導体膜を覆って第2の絶縁膜を形成する工程と、
前記第2の絶縁膜を部分的にエッチングして、前記第1
の絶縁膜とは重ならず、かつ前記第2の半導体膜を介し
て前記頂点と一致する端面を形成する工程と、レーザビ
ームを前記基板の表面側、または前記基板の表面側およ
び裏面側の両側から照射して、前記第1の半導体膜およ
び前記第2の半導体膜から結晶質半導体膜を形成する工
程と、前記第2の絶縁膜に接する前記結晶質半導体膜を
チャネル形成領域とするTFTを作製する工程と、を有
することを特徴とする半導体装置の作製方法。 - 【請求項3】 基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に第1の半導体膜を形成する工程と、
前記第1の半導体膜上に第1の絶縁膜を形成する工程
と、前記第1の絶縁膜を部分的にエッチングして、上面
形状が多角形であり、かつ前記多角形の少なくとも1つ
の頂点の角度を60度未満とする工程と、前記第1の絶
縁膜を覆って第2の半導体膜を形成する工程と、前記第
2の半導体膜を覆って第2の絶縁膜を形成する工程と、
前記第1の絶縁膜と前記第2の絶縁膜が重なるうちの前
記第2の絶縁膜の部分をエッチングする工程と、レーザ
ビームを前記基板の表面側、または前記基板の表面側お
よび裏面側の両側から照射して、前記第1の半導体膜お
よび前記第2の半導体膜から結晶質半導体膜を形成する
工程と、前記第2の絶縁膜に接する前記結晶質半導体膜
を活性領域とするTFTを作製する工程と、を有するこ
とを特徴とする半導体装置の作製方法。 - 【請求項4】 基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に第1の半導体膜を形成する工程と、
前記第1の半導体膜上に第1の絶縁膜を形成する工程
と、前記第1の絶縁膜を部分的にエッチングして、上面
形状が多角形であり、かつ前記多角形の少なくとも1つ
の頂点の角度を60度未満とする工程と、前記第1の絶
縁膜を覆って第2の半導体膜を形成する工程と、前記第
2の半導体膜を覆って第2の絶縁膜を形成する工程と、
前記第2の絶縁膜を部分的にエッチングして、前記第1
の絶縁膜とは重ならず、かつ前記第2の半導体膜を介し
て前記頂点と一致する端面を形成する工程と、レーザビ
ームを前記基板の表面側、または前記基板の表面側およ
び裏面側の両側から照射して、前記第1の半導体膜およ
び前記第2の半導体膜から結晶質半導体膜を形成する工
程と、前記第2の絶縁膜に接する前記結晶質半導体膜を
活性領域とするTFTを作製する工程と、を有すること
を特徴とする半導体装置の作製方法。 - 【請求項5】 請求項1乃至4のいずれか一項におい
て、前記レーザビームは、エキシマレーザ、YAGレー
ザ、YVO4 レーザ、YAlO3レーザ、またはYLF
レーザから射出されたレーザビームであることを特徴と
する半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001163739A JP4986337B2 (ja) | 2000-06-02 | 2001-05-31 | 半導体装置の作製方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-165708 | 2000-06-02 | ||
JP2000165708 | 2000-06-02 | ||
JP2000165708 | 2000-06-02 | ||
JP2001163739A JP4986337B2 (ja) | 2000-06-02 | 2001-05-31 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002057166A true JP2002057166A (ja) | 2002-02-22 |
JP2002057166A5 JP2002057166A5 (ja) | 2008-07-10 |
JP4986337B2 JP4986337B2 (ja) | 2012-07-25 |
Family
ID=26593208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001163739A Expired - Fee Related JP4986337B2 (ja) | 2000-06-02 | 2001-05-31 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4986337B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5296864A (en) * | 1976-02-09 | 1977-08-15 | Motorola Inc | Method of transforming slice of polycrystal semiconductor into slice of huge crystal semiconductor |
JPH01128575A (ja) * | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH01276615A (ja) * | 1988-04-27 | 1989-11-07 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH0677484A (ja) * | 1992-08-27 | 1994-03-18 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JPH08321466A (ja) * | 1995-03-17 | 1996-12-03 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体の作製方法および半導体装置の作製方法 |
JP2000505241A (ja) * | 1996-05-28 | 2000-04-25 | ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
JP2001345454A (ja) * | 2000-03-27 | 2001-12-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2001
- 2001-05-31 JP JP2001163739A patent/JP4986337B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5296864A (en) * | 1976-02-09 | 1977-08-15 | Motorola Inc | Method of transforming slice of polycrystal semiconductor into slice of huge crystal semiconductor |
JPH01128575A (ja) * | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH01276615A (ja) * | 1988-04-27 | 1989-11-07 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH0677484A (ja) * | 1992-08-27 | 1994-03-18 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JPH08321466A (ja) * | 1995-03-17 | 1996-12-03 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体の作製方法および半導体装置の作製方法 |
JP2000505241A (ja) * | 1996-05-28 | 2000-04-25 | ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
JP2001345454A (ja) * | 2000-03-27 | 2001-12-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4986337B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6489222B2 (en) | Method of manufacturing a semiconductor device | |
US6746901B2 (en) | Semiconductor device and method of fabricating thereof | |
JP5997802B2 (ja) | 半導体装置 | |
US7078321B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4209606B2 (ja) | 半導体装置の作製方法 | |
US7759181B2 (en) | Method of manufacturing a semiconductor device | |
TWI390811B (zh) | 雷射照射方法及結晶系半導體膜的製造方法 | |
JP2003051446A (ja) | 半導体装置の作製方法 | |
JP4683761B2 (ja) | 半導体装置の作製方法 | |
JP4827305B2 (ja) | 半導体装置の作製方法 | |
JP4780860B2 (ja) | 半導体装置の作製方法 | |
JP2002057344A (ja) | 半導体装置の作製方法 | |
US7141823B2 (en) | Thin film transistor semiconductor device | |
JP4986337B2 (ja) | 半導体装置の作製方法 | |
JP2002261013A (ja) | レーザ照射方法並びに半導体装置の作製方法 | |
JP2003151916A (ja) | レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法 | |
JP4397599B2 (ja) | 半導体装置の作製方法 | |
JP4683691B2 (ja) | 半導体装置の作製方法 | |
JP5072147B2 (ja) | 半導体装置の作製方法 | |
JP2002016256A (ja) | 半導体装置およびその作製方法 | |
JP2002151525A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |