JP2003051446A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP2003051446A
JP2003051446A JP2002156773A JP2002156773A JP2003051446A JP 2003051446 A JP2003051446 A JP 2003051446A JP 2002156773 A JP2002156773 A JP 2002156773A JP 2002156773 A JP2002156773 A JP 2002156773A JP 2003051446 A JP2003051446 A JP 2003051446A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
forming
laser light
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002156773A
Other languages
English (en)
Inventor
Hidekazu Miyairi
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002156773A priority Critical patent/JP2003051446A/ja
Publication of JP2003051446A publication Critical patent/JP2003051446A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

(57)【要約】 【課題】本発明は、半導体膜表面を平坦とし、オフ電流
値が低く、バラツキが抑えられたＴＦＴおよび該ＴＦＴ
を備えた電子機器を得ることを課題とする。 【解決手段】下地絶縁膜１１と非晶質半導体膜１２の成
膜温度をほぼ同程度とし、得られた非晶質半導体膜に第
１のレーザー光を照射して結晶化させ、さらに半導体膜
の平坦性を向上させる第２のレーザー光の照射を真空中
で行うことによって、真空中でレーザー光を照射した際
に生じていた微小な穴をなくし、良好な半導体膜表面を
得ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、液晶表示
パネルに代表される電気光学装置およびその様な電気光
学装置を部品として搭載した電子機器に関する。
【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、ＥＬ素子等を備えた発光装置、半
導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。
【０００４】アクティブマトリクス型の液晶モジュー
ル、ＥＬモジュール、および密着型イメージセンサはそ
の代表例として知られている。特に、結晶構造を有する
シリコン膜（典型的にはポリシリコン膜）を活性層にし
たＴＦＴ（以下、ポリシリコンＴＦＴと記す）は電界効
果移動度が高いことから、いろいろな機能を備えた回路
を形成することも可能である。
【０００５】例えば、液晶表示装置に搭載される液晶モ
ジュールには、機能ブロックごとに画像表示を行う画素
部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、
レベルシフタ回路、バッファ回路、サンプリング回路な
どの画素部を制御するための駆動回路が一枚の基板上に
形成される。
【０００６】また、アクティブマトリクス型の液晶モジ
ュールの画素部には、数十から数百万個の各画素にＴＦ
Ｔ（画素ＴＦＴ）が配置され、その画素ＴＦＴのそれぞ
れには画素電極が設けられている。液晶を挟んだ対向基
板側には対向電極が設けられており、液晶を誘電体とし
た一種のコンデンサを形成している。そして、各画素に
印加する電圧をＴＦＴのスイッチング機能により制御し
て、このコンデンサへの電荷を制御することで液晶を駆
動し、透過光量を制御して画像を表示する仕組みになっ
ている。
【０００７】画素ＴＦＴはｎチャネル型ＴＦＴから成
り、スイッチング素子として液晶に電圧を印加して駆動
させるものである。液晶は交流で駆動させるので、フレ
ーム反転駆動と呼ばれる方式が多く採用されている。こ
の方式では消費電力を低く抑えるために、画素ＴＦＴに
要求される特性はオフ電流値（ＴＦＴがオフ動作時に流
れるドレイン電流）を十分低くすることが重要である。
【０００８】また、より優れた電気特性を有するＴＦＴ
をより安価で作製するためには、短時間での処理が可能
なレーザアニールの技術が必要不可欠となってきてい
る。
【０００９】一般的にレーザーアニールは、非晶質半導
体膜を結晶化させる処理や、結晶性を向上させる処理等
に多く用いられている。なお、レーザアニールによく用
いられるレーザはエキシマレーザである。出力の大きい
パルス発振のレーザビームを被照射面において、数ｃｍ
角の四角いスポットや、例えば長さ10ｃｍ以上の線状と
なるように光学系にて加工し、レーザビームの照射位置
を被照射面に対し相対的に走査させてレーザアニールを
行う方法は、生産性が高く量産に優れているため、好ん
で使用されている。特に、被照射面においてレーザビー
ムの形状が線状であるレーザビーム（以下、線状ビーム
と表記する）を用いると、前後左右の走査が必要なスポ
ット状のレーザビームを用いた場合とは異なり、線状ビ
ームの線方向に直角な方向だけの走査で被照射面全体に
レーザビームを照射することができるため、生産性が高
い。線方向に直角な方向に走査するのは、それが最も効
率の良い走査方向であるからである。この高い生産性に
より、レーザアニールには大出力のレーザを適当な光学
系で加工した線状ビームを使用することが主流になりつ
つある。また、この線状ビームをその短尺方向に徐々に
ずらしながら重ねて照射することにより、非晶質シリコ
ン膜全面に対しレーザアニールを行い、結晶化させた
り、結晶性を向上させることができる。
【００１０】また、ＴＦＴをより安価で作製するために
は、半導体基板や石英基板よりも安価であり、且つ、大
面積化の可能なガラス基板上にＴＦＴを作製することが
必要不可欠となってきている。
【００１１】
【発明が解決しようとする課題】ガラス基板を用いる場
合、ガラス基板に含まれるアルカリ金属が拡散するのを
防止するため、シリコンを主成分とする絶縁膜（酸化シ
リコン膜、窒化シリコン膜、酸化窒化シリコン膜等）か
らなる下地絶縁膜を設け、該膜上に非晶質シリコン膜を
形成し、レーザー光の照射を行っている。
【００１２】本発明者らは、数多くの実験、検討を重ね
ているうちに、レーザー照射後のシリコン膜の表面に微
小な穴を多数見出した。この微小な穴は非常に小さいも
のであり、ＳＥＭ（３．５万倍）観察での写真図を図２
６に示す。そして、本発明者らは、この微小な穴による
半導体膜表面の凹凸が原因で、基板上に多数形成される
ＴＦＴ間でバラツキが生じていることを見出した。この
微小な穴のある位置にＴＦＴの活性層が形成された場
合、そのＴＦＴの電気特性は、同一基板上に作製された
他のＴＦＴと比較して不良なものであった。
【００１３】また、この微小な穴は、比較的高いエネル
ギー密度、或いは比較的高いオーバーラップ率でレーザ
ー光を照射した場合に多く発生しており、特に窒素雰囲
気中や真空中でレーザー光を照射した場合に顕著に現れ
る傾向がある。
【００１４】また、上記微小な穴は、下地絶縁膜上に非
晶質シリコン膜を形成した場合では発生するが、下地絶
縁膜を形成せずに基板に接して非晶質シリコン膜を形成
した場合では発生していない。
【００１５】これらのことを踏まえ、本発明者らは、こ
の微小な穴の発生する原因を突き止めようと各種多方面
から数多くの実験、検討を重ねた。その結果、さらに、
本発明者らは、レーザー光を照射する前に非晶質シリコ
ン膜表面に微小な凸部が形成されていることを見出し
た。この微小な凸部も非常に小さいもの（代表的には直
径１μｍ以下、高さ０．０５μｍ以下）であり、ＳＥＭ
（５万倍）観察での写真図を図２５に示す。なお、この
微小な凸部およびその付近をＥＤＸ分析で測定したとこ
ろ、ゴミ等の不純物ではないことが確認できている。
【００１６】この微小な凸部にレーザー光が照射される
と上記微小な穴が発生しやすく、本発明者らは、この微
小な凸部が微小な穴の発生する原因であることを突き止
めた。
【００１７】この微小な凸部は下地絶縁膜上に非晶質シ
リコン膜を成膜した段階で形成されており、非常に小さ
な輝点として５００倍の暗視野反射モードで顕微鏡観測
できる。
【００１８】下地絶縁膜を形成しないという手段もとれ
るが、下地絶縁膜は、ガラス基板に含まれるアルカリ金
属などの不純物イオンがこの上層に形成される半導体膜
中に拡散しないために設けられるものであり、ＴＦＴを
より安価で作製するためには必要不可欠である。
【００１９】本発明は、安価な基板（ガラス基板等）上
に下地絶縁膜と非晶質半導体膜を積層形成し、レーザー
光を照射しても、上記微小な凸部および該凸部による微
小な穴の発生を抑制することを目的とする。即ち、下地
絶縁膜上に平坦性の優れた表面を有する非晶質半導体膜
を得ることを目的とする。
【００２０】
【課題を解決するための手段】上記諸問題を解決すべ
く、各種多方面から数多くの実験、検討を重ねたとこ
ろ、下地絶縁膜の成膜温度と、非晶質半導体膜を形成す
る成膜温度をほぼ同一とすることで下地絶縁膜上に上記
微小な凸部のない平坦性の優れた表面を有する非晶質半
導体膜を得ることができ、レーザー光を照射しても上記
微小な穴の発生を抑えることができる。
【００２１】なお、「成膜温度をほぼ同一とする」とは、
前記下地絶縁膜の成膜温度に対する前記非晶質半導体膜
の成膜温度の比が０．８〜１．２、好ましくは下地絶縁
膜の成膜温度と非晶質半導体膜の成膜温度との差が±５
０℃の範囲内であることを指している。
【００２２】本明細書で開示する発明の第１の構成は、
絶縁表面上に下地絶縁膜を形成する第１工程と、前記下
地絶縁膜上に非晶質半導体膜を形成する第２工程と、前
記非晶質半導体膜にレーザー光を照射して結晶化を行
い、結晶構造を有する半導体膜を形成する第３工程とを
有し、前記下地絶縁膜の成膜温度と前記非晶質半導体膜
の成膜温度とが同一であることを特徴とする半導体装置
の作製方法である。
【００２３】また、本発明の第２の構成は、絶縁表面上
に下地絶縁膜を形成する第１工程と、前記下地絶縁膜上
に非晶質半導体膜を形成する第２工程と、前記非晶質半
導体膜にレーザー光を照射して結晶化を行い、結晶構造
を有する半導体膜を形成する第３工程とを有し、前記下
地絶縁膜の成膜温度と前記非晶質半導体膜の成膜温度と
の差が±５０℃の範囲内であることを特徴とする半導体
装置の作製方法である。
【００２４】下地絶縁膜の成膜温度と、非晶質半導体膜
を形成する成膜温度をほぼ同一とすることで平坦性の高
い半導体膜表面が得られる。平坦性の高い半導体膜をＴ
ＦＴの活性層に用いれば、耐圧が上がりＴＦＴの信頼性
が向上する。
【００２５】また、本発明は、結晶化の際に照射するレ
ーザー光に限らず、半導体装置の作製工程で使用するレ
ーザー光での処理、例えば膜質改善や不純物元素の活性
化に使用するレーザーアニールにおいても適用可能であ
る。
【００２６】また、本発明の第３の構成は、絶縁表面上
に下地絶縁膜を形成する第１工程と、前記下地絶縁膜上
に非晶質半導体膜を形成する第２工程と、前記非晶質半
導体膜にレーザー光を照射する第３工程とを有し、前記
下地絶縁膜の成膜温度と前記非晶質半導体膜の成膜温度
との差が±５０℃の範囲内であることを特徴とする半導
体装置の作製方法である。
【００２７】また、従来では平坦化処理として、塗布膜
を形成した後エッチングなどを行って平坦化するエッチ
バック法や機械的化学的研磨法（ＣＭＰ法）等がある
が、本発明は、下地絶縁膜と非晶質半導体膜の成膜温度
を同一とするだけでよく、平坦化による膜厚減少や工程
増加はない。
【００２８】また、本発明は、ガラス基板のように下地
絶縁膜を必要とする場合において、特に有効である。
【００２９】また、本発明の第４の構成は、絶縁表面上
に下地絶縁膜を形成する第１工程と、前記下地絶縁膜上
に非晶質半導体膜を形成する第２工程と、前記非晶質半
導体膜にレーザー光を照射して結晶化を行い、結晶構造
を有する半導体膜及び該膜上に酸化膜とを形成する第３
工程と、前記酸化膜を除去する第４工程と、不活性気体
雰囲気または真空中でレーザー光を照射して前記半導体
膜の表面を平坦化する第５工程とを有し、前記下地絶縁
膜の成膜温度と前記非晶質半導体膜の成膜温度との差が
±５０℃の範囲内であることを特徴とする半導体装置の
作製方法である。
【００３０】また、半導体膜に対し真空中または不活性
ガス雰囲気でレーザー光を照射する場合において、微小
な穴が発生しやすいので、本発明は、特に有効である。
【００３１】また、上記第４の構成において、前記第５
工程におけるレーザー光のエネルギー密度は、前記第３
工程におけるレーザー光のエネルギー密度より高いこと
を特徴としている。
【００３２】また、上記第４の構成において、前記第５
工程におけるレーザー光のオーバーラップ率は、前記第
３工程におけるレーザー光のオーバーラップ率より少な
いことを特徴としている。
【００３３】また、本発明の第５の構成は、絶縁表面上
に下地絶縁膜を形成する第１工程と、前記下地絶縁膜上
に非晶質半導体膜を形成する第２工程と、前記非晶質半
導体膜に金属元素を添加する第３工程と、前記半導体膜
を加熱処理した後、レーザー光を照射して結晶構造を有
する半導体膜及び該膜上に酸化膜を形成する第４工程
と、前記酸化膜を除去する第５工程と、不活性気体雰囲
気または真空中でレーザー光を照射して前記半導体膜の
表面を平坦化する第６工程とを有し、前記下地絶縁膜の
成膜温度と前記非晶質半導体膜の成膜温度との差が±５
０℃の範囲内であることを特徴とする半導体装置の作製
方法である。
【００３４】また、本発明の第６の構成は、絶縁表面上
に下地絶縁膜を形成する第１工程と、前記下地絶縁膜上
に非晶質構造を有する第１の半導体膜を形成する第２工
程と、前記非晶質構造を有する第１の半導体膜に金属元
素を添加する第３工程と、前記第１の半導体膜を加熱処
理した後、レーザー光を照射して結晶構造を有する第１
の半導体膜及び該膜上に酸化膜を形成する第４工程と、
前記酸化膜を除去する第５工程と、不活性気体雰囲気ま
たは真空中でレーザー光を照射して前記第１の半導体膜
の表面を平坦化する第６工程と、前記結晶構造を有する
半導体膜の表面をオゾンを含む溶液で酸化してバリア層
を形成する第７工程と、前記バリア層上に希ガス元素を
含む第２の半導体膜を形成する第８工程と、前記第２の
半導体膜に前記金属元素をゲッタリングして結晶構造を
有する第１の半導体膜中の前記金属元素を除去または低
減する第９工程と、前記第２の半導体膜及びバリア層を
除去する第１０工程とを有し、前記下地絶縁膜の成膜温
度と前記非晶質構造を有する第１の半導体膜の成膜温度
との差が±５０℃の範囲内であることを特徴とする半導
体装置の作製方法である。
【００３５】また、上記第６の構成において、前記希ガ
ス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一
種または複数種であることを特徴としている。
【００３６】また、上記第６の構成において、前記第２
の半導体膜は、希ガス元素を含む雰囲気中で半導体をタ
ーゲットとするスパッタ法により形成すればよい。
【００３７】また、上記第５の構成または上記第６の構
成において、前記第４工程における加熱処理は、熱処理
または強光を照射する処理であることを特徴としてい
る。前記強光とは、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、
高圧ナトリウムランプ、または高圧水銀ランプから射出
された光である。
【００３８】また、上記第５の構成または上記第６の構
成において、前記金属元素はシリコンの結晶化を助長す
る元素、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、
Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種
である。
【００３９】また、上記各構成において、前記レーザー
光は、連続発振またはパルス発振のエキシマレーザ、Ａ
ｒレーザ、Ｋｒレーザ、或いは、連続発振またはパルス
発振のＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、
ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレ
キサンドライドレーザ、Ｔｉ：サファイアレーザから射
出されたレーザー光である。
【００４０】また、上記第４の構成、上記第５の構成、
または上記第６の構成において、前記不活性気体雰囲気
は、窒素雰囲気である。
【００４１】また、上記第４の構成、上記第５の構成、
または上記第６の構成において、２回目のレーザー光照
射は、真空中または不活性ガス雰囲気で行われる平坦化
処理であり、さらに半導体膜の表面が平坦化される。特
にゲート絶縁膜が薄い場合、例えば膜厚１００ｎｍ以下
において非常に有効である。
【００４２】また、本発明の第７の構成は、絶縁表面上
に下地絶縁膜を形成する第１工程と、前記下地絶縁膜上
に非晶質半導体膜を形成する第２工程と、前記非晶質半
導体膜に金属元素を添加する第３工程と、前記半導体膜
を加熱処理した後、パルス発振のレーザー光を照射して
結晶構造を有する半導体膜及び該膜上に酸化膜を形成す
る第４工程と、前記酸化膜を除去する第５工程と、不活
性気体雰囲気または真空中で連続発振のレーザー光を照
射して前記半導体膜の表面を平坦化する第６工程とを有
し、前記下地絶縁膜の成膜温度と前記非晶質半導体膜の
成膜温度との差が±５０℃の範囲内であることを特徴と
する半導体装置の作製方法である。
【００４３】
【発明の実施の形態】本発明の実施形態について、以下
に説明する。
【００４４】本発明は、任意の大面積の絶縁表面上に下
地絶縁膜を形成するプロセスと、該下地絶縁膜上に該下
地絶縁膜と同じ成膜温度で半導体膜を形成するプロセス
と、該半導体膜にレーザー光を照射するプロセスとを少
なくとも有している。
【００４５】同じ成膜温度としたことでレーザー光を照
射する前の段階で微小な凸部のない平坦な半導体膜表面
が得られる。この平坦な表面を有する半導体膜にレーザ
ー光照射を行ってＴＦＴを作製すれば、良好な電気特性
が得られる。
【００４６】以下に本発明を用いた代表的なＴＦＴの作
製手順を簡略に図１〜図４を用いて示す。
【００４７】（実施の形態１）ここでは、レーザー光を
照射して非晶質半導体膜を結晶化する技術に本発明を適
用した一例を示す。
【００４８】図１（Ａ）中、１０は、絶縁表面を有する
基板、１１はブロッキング層となる下地絶縁膜である。
【００４９】図１（Ａ）において、基板１０はガラス基
板、石英基板、セラミック基板などを用いることができ
る。また、シリコン基板、金属基板またはステンレス基
板の表面に絶縁膜を形成したものを用いても良い。ま
た、本工程の処理温度に耐えうる耐熱性を有するプラス
チック基板を用いてもよい。
【００５０】中でも基板１０としては、安価であり、大
面積の基板が供給しやすく、大量生産に向いているガラ
ス基板が好ましい。
【００５１】まず、基板上に下地絶縁膜１１を形成す
る。下地絶縁膜１１は、プラズマＣＶＤ法により得られ
る酸化シリコン膜、窒化シリコン膜、または酸化窒化シ
リコン膜（ＳｉＯxＮy）等から選ばれた単層または積層
の絶縁膜を用いることができる。
【００５２】下地絶縁膜１１として代表的な一例は、Ｓ
ｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される
酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ4、及
びＮ2Ｏを反応ガスとし、成膜温度１００〜４５０℃と
して成膜される酸化窒化シリコン膜を１００〜１５０ｎ
ｍの厚さに積層形成する構造が好ましい。
【００５３】次いで、下地絶縁膜１１上に下地絶縁膜と
同じ成膜温度で非晶質構造を有する半導体膜１２を形成
する。（図１（Ｂ））下地絶縁膜と非晶質構造を有する
半導体膜と同じ成膜温度、好ましくは３００℃〜４００
℃としたことでレーザー光を照射する前の段階で微小な
凸部のない平坦な半導体膜表面が得られる。この段階で
ＳＥＭで観察しても微小な凸部はない。
【００５４】非晶質構造を有する半導体膜１２は、シリ
コンを主成分とする半導体材料を用いる。代表的には、
非晶質シリコン膜又は非晶質シリコンゲルマニウム膜な
どが適用され、プラズマＣＶＤ法で、１０〜１００nmの
厚さに形成する。
【００５５】次いで、非晶質構造を有する半導体膜１２
を結晶化させる技術としてレーザー光の照射を行う。
（図１（Ｃ））レーザー光を照射して得られた結晶構造
を有する半導体膜１３の表面状態は良好であり、ＳＥＭ
で観測しても微小な穴は観測されない。従って、微小な
穴が原因と見られる表面凹凸の大きさ、およびＴＦＴの
特性のバラツキが低減される。なお、このレーザー光に
は波長４００nm以下のエキシマレーザー光や、ＹＡＧレ
ーザーの第２高調波、第３高調波、または連続発振また
はパルス発振のＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦ
レーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレー
ザ、アレキサンドライドレーザ、Ｔｉ：サファイアレー
ザから出射されるレーザー光を用いる。また、酸素を含
む雰囲気下でレーザー照射を行った場合には半導体膜表
面に薄い酸化膜（ここでは図示しない）が形成される。
なお、ここでは図示しないがリッジと呼ばれる凹凸も形
成される。
【００５６】次いで、半導体膜１３を公知のパターニン
グ技術を用いて所望の形状の半導体層１４を形成する。
（図１（Ｄ））また、レジストからなるマスクを形成す
る前に、オゾン水で表面に薄い酸化膜を形成することが
望ましい。
【００５７】次いで、半導体層の表面をフッ酸を含むエ
ッチャントで洗浄した後、ゲート絶縁膜１５となる珪素
を主成分とする絶縁膜を形成する。この表面洗浄とゲー
ト絶縁膜の形成は、大気にふれさせずに連続的に行うこ
とが望ましい。
【００５８】次いで、ゲート絶縁膜１５の表面を洗浄し
た後、ゲート電極１６を形成する。次いで、半導体にｎ
型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリン
を適宜添加して、ソース領域１７及びドレイン領域１８
を形成する。添加した後、不純物元素を活性化するため
に加熱処理、強光の照射、またはレーザー光の照射を行
う。また、活性化と同時にゲート絶縁膜へのプラズマダ
メージやゲート絶縁膜と半導体層との界面へのプラズマ
ダメージを回復することができる。特に、室温〜３００
℃の雰囲気中において、表面または裏面からＹＡＧレー
ザーの第２高調波を照射して不純物元素を活性化させる
ことは非常に有効である。ＹＡＧレーザーはメンテナン
スが少ないため好ましい活性化手段である。
【００５９】以降の工程は、層間絶縁膜２０を形成し、
水素化を行って、ソース領域、ドレイン領域に達するコ
ンタクトホールを形成し、ソース電極２１、ドレイン電
極２２を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成
させる。（図１（Ｅ））なお、１９はチャネル形成領域
であり、本明細書では、チャネル形成領域１９と、ドレ
イン領域１８と、ソース領域１７を少なくとも含む半導
体層を活性層と呼ぶ。
【００６０】また、こうして得られたＴＦＴの半導体表
面における平坦性は、上記本工程により微小な穴の発生
を抑えることができ、飛躍的に向上されたため、オフ電
流値が低減し、オフ電流値のバラツキも低減する。加え
て、上記本工程によりＴＦＴの信頼性も向上する。
【００６１】また、本発明は図１（Ｅ）のＴＦＴ構造に
限定されず、必要があればチャネル形成領域とドレイン
領域（またはソース領域）との間にＬＤＤ領域を有する
低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造
としてもよい。この構造はチャネル形成領域と、高濃度
に不純物元素を添加して形成するソース領域またはドレ
イン領域との間に低濃度に不純物元素を添加した領域を
設けたものであり、この領域をＬＤＤ領域と呼んでい
る。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電
極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain
Overlapped LDD）構造としてもよい。ＧＯＬＤ構造
は、信頼性の高いＴＦＴ構造であるため、本発明を適用
した場合、さらに高い信頼性を得ることができる。
【００６２】また、ここではｎチャネル型ＴＦＴを用い
て説明したが、ｎ型不純物元素に代えてｐ型不純物元素
を用いることによってｐチャネル型ＴＦＴを形成するこ
とができることは言うまでもない。
【００６３】また、ここではトップゲート型ＴＦＴを例
として説明したが、ＴＦＴ構造に関係なく本発明を適用
することが可能であり、例えばボトムゲート型（逆スタ
ガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能
である。また、チャネル形成領域の上方及び下方に絶縁
膜を介してゲート電極を備えたデュアルゲート構造のＴ
ＦＴに適用することが可能である。
【００６４】また、パターニング前にレーザー光の照射
を行わず、所望の形状の半導体層を形成した後に表面を
洗浄して酸化膜等を除去した後、レーザー光の照射を行
ってもよい。
【００６５】また、ここではレーザー光での結晶化を例
として説明したが、レーザー光の処理を用いる工程を有
していれば、結晶化方法等に関係なく本発明は効果的で
あり、例えばニッケルを選択的に添加して加熱処理を行
った後、レーザー光を照射する結晶化方法等に適用する
ことが可能である。
【００６６】なお、本明細書中において「電極」とは、
「配線」の一部であり、他の配線との電気的接続を行う
箇所、または半導体層と交差する箇所を指す。従って、
説明の便宜上、「配線」と「電極」とを使い分けるが、
「電極」という文言に「配線」は常に含められているも
のとする。
【００６７】（実施の形態２）ここでは、レーザー光を
照射して半導体膜を平坦化する技術に本発明を適用した
一例を図２に示す。
【００６８】まず、本実施の形態は、実施の形態１と非
晶質半導体膜を形成する工程までは同一であるので詳し
い説明は省略する。
【００６９】図２（Ａ）中、３０は、絶縁表面を有する
基板、３１はブロッキング層となる下地絶縁膜である。
また、図２（Ｂ）中、３２は非晶質構造を有する半導体
膜である。下地絶縁膜と半導体膜とを同じ成膜温度で形
成することで、成膜直後の段階で微小な凸部のない平坦
な半導体膜表面が得られる。
【００７０】実施の形態１に従って、図２（Ｂ）の状態
を得たら、酸素を含む雰囲気下で半導体膜に第１のレー
ザー光の照射（繰り返し周波数１０〜１００Ｈｚ、エネ
ルギー密度４００〜５００ｍＪ／ｃｍ2）を行って結晶
化させる。（図２（Ｃ））ここでは照射条件をエネルギ
ー密度４７６ｍＪ／ｃｍ2、繰り返し周波数３０Ｈｚ、
オーバーラップ率９１％とし、大気雰囲気でレーザー光
の照射を行う。このレーザー光の照射後、結晶構造を有
する半導体膜３３ａが得られ、その表面には酸化膜３４
が形成される。なお、ここでは図示しないがリッジと呼
ばれる凹凸が形成される。
【００７１】ここでは、パルス発振のレーザを用いた例
を示したが、連続発振のレーザーを用いてもよく、非晶
質半導体膜の結晶化に際し、大粒径に結晶を得るために
は、連続発振が可能な固体レーザを用い、基本波の第２
高調波〜第４高調波を適用するのが好ましい。代表的に
は、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２
高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用
すればよい。連続発振のレーザーを用いる場合には、出
力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレ
ーザ光を非線形光学素子により高調波に変換する。ま
た、共振器の中にＹＶＯ4結晶と非線形光学素子を入れ
て、高調波を射出する方法もある。そして、好ましくは
光学系により照射面にて矩形状または楕円形状のレーザ
光に成形して、被処理体に照射する。なお、照射面にお
けるレーザ光の形状（レーザースポット）は光学系から
なるビーム形成手段により短径の長さが３〜１００μｍ
とし、長径の長さが１００μｍ以上である楕円形状であ
るとする。楕円形状に代えて、短辺の長さが３〜１００
μｍとし、長辺の長さが１００μｍ以上である矩形形状
としてもよい。前記形状を矩形状または楕円状としたの
は、基板全面を効率よくレーザアニールするためであ
る。ここで、長径（または長辺）の長さを１００μｍ以
上としたのは、レーザアニールに適したエネルギー密度
を有するレーザ光であれば、実施者が長径（または長
辺）の長さを適宜決定すればよいからである。このとき
のエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度
（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要であ
る。そして、１０〜２０００ｃｍ／ｓ程度の速度でレー
ザ光に対して相対的に半導体膜を移動させて照射すれば
よい。
【００７２】次いで、酸化膜３４を除去する。（図２
（Ｄ））
【００７３】次いで、結晶構造を有する半導体膜３３ａ
に対してレーザー光（第２のレーザー光）を窒素雰囲気
または真空で照射する。第２のレーザー光のエネルギー
密度は、第１のレーザー光のエネルギー密度より大きく
し、好ましくは３０〜６０ｍＪ／ｃｍ2大きくする。た
だし、第２のレーザー光のエネルギー密度が第１のレー
ザー光のエネルギー密度よりも９０ｍＪ／ｃｍ2以上大
きいエネルギー密度だと、結晶性の低下、或いは微結晶
化してしまい、特性が悪化する。ここでは、照射条件を
エネルギー密度５３７ｍＪ／ｃｍ2、繰り返し周波数３
０Ｈｚとし、窒素雰囲気でレーザー光の照射を行う。窒
素雰囲気または真空でレーザー光を照射した場合には、
半導体膜に微小な穴が形成されやすかったが、下地絶縁
膜と半導体膜を同じ成膜温度で形成したことによって、
微小な穴の発生を抑えることができる。従って、この微
小な穴が原因と見られる表面凹凸の大きさ、およびＴＦ
Ｔの特性のバラツキを低減することができる。さらに、
この第２のレーザー光により、第１のレーザー光の照射
で形成されたリッジの大きさが低減されて平坦化する。
【００７４】また、第２のレーザー光として、連続発振
のレーザーを用いてもよく、代表的には、Ｎｄ:ＹＶＯ4
レーザー（基本波１０６４nm）の第２高調波（５３２n
m）や第３高調波（３５５ｎｍ）を適用すればよい。
【００７５】こうして得られた結晶構造を有する半導体
膜３３ｂの表面は非常に平坦である。また、平坦性が向
上したことによって、後に形成されるゲート絶縁膜を薄
くすることが可能となり、ＴＦＴのオン電流値を向上さ
せることができる。また、平坦性が向上したことによっ
て、ＴＦＴを作製した場合、オフ電流を低減することが
でき、さらにＴＦＴの信頼性をも向上する。
【００７６】次いで、半導体膜を公知のパターニング技
術を用いて所望の形状の半導体層３５を形成する。（図
２（Ｆ））
【００７７】以降の工程は、実施の形態１と同一の工程
によりＴＦＴを完成させる。（図２（Ｇ））
【００７８】図２（Ｇ）において、３６はゲート絶縁
膜、３７はゲート電極、３８はソース領域、３９はドレ
イン領域、４０はチャネル形成領域、４１は層間絶縁
膜、４２はソース電極、４３はドレイン電極である。
【００７９】また、パターニング前に第２のレーザー光
の照射を行わず、所望の形状の半導体層を形成した後に
表面を洗浄して酸化膜等を除去した後、不活性気体雰囲
気または真空中で第２のレーザー光の照射を行って平坦
化してもよい。
【００８０】また、第２のレーザー光照射の際、被照射
領域付近に窒素ガスを吹付けてもよい。
【００８１】（実施の形態３）ここでは、シリコンの結
晶化を助長する金属元素を添加した後、加熱処理を行っ
て結晶化を行い、さらにレーザー光を照射した後、酸化
膜を除去して再度レーザー光を照射して半導体膜を平坦
化した後、金属元素を除去するゲッタリングを行う技術
に本発明を適用した一例を図３および図４に示す。
【００８２】まず、本実施の形態は、実施の形態１と非
晶質半導体膜を形成する工程までは同一であるので詳し
い説明は省略する。
【００８３】図３（Ａ）中、５０は、絶縁表面を有する
基板、５１はブロッキング層となる下地絶縁膜である。
また、図３（Ｂ）中、５２は非晶質構造を有する半導体
膜である。下地絶縁膜と半導体膜とを同じ成膜温度で形
成することで、成膜直後の段階で微小な凸部のない平坦
な半導体膜表面が得られる。
【００８４】実施の形態１に従って、図３（Ｂ）の状態
を得たら、非晶質構造を有する第１の半導体膜５２を結
晶化させる技術としてここでは特開平8-78329号公報記
載の技術を用いて結晶化させる。同公報記載の技術は、
非晶質シリコン膜（アモルファスシリコン膜とも呼ばれ
る）に対して結晶化を助長する金属元素を選択的に添加
し、加熱処理を行うことで添加領域を起点として広がる
結晶構造を有する半導体膜を形成するものである。ま
ず、非晶質構造を有する第１の半導体膜５２の表面に、
結晶化を促進する触媒作用のある金属元素（ここでは、
ニッケル）を重量換算で１〜１００ppm含む酢酸ニッケ
ル塩溶液をスピナーで塗布してニッケル含有層５３を形
成する。（図３（Ｃ））塗布によるニッケル含有層５３
の形成方法以外の他の手段として、スパッタ法、蒸着
法、またはプラズマ処理により極薄い膜を形成する手段
を用いてもよい。また、ここでは、全面に塗布する例を
示したが、マスクを形成して選択的にニッケル含有層を
形成してもよい。
【００８５】次いで、加熱処理を行い、結晶化を行う。
この場合、結晶化は半導体の結晶化を助長する金属元素
が接した半導体膜の部分でシリサイドが形成され、それ
を核として結晶化が進行する。こうして、図３（Ｄ）に
示す結晶構造を有する第１の半導体膜５４ａが形成され
る。なお、結晶化後での第１の半導体膜５４ａに含まれ
る酸素濃度は、５×１０18／ｃｍ3以下とすることが望
ましい。ここでは、脱水素化のための熱処理（４５０
℃、１時間）の後、結晶化のための熱処理（５５０℃〜
６５０℃で４〜２４時間）を行う。また、強光の照射に
より結晶化を行う場合は、赤外光、可視光、または紫外
光のいずれか一またはそれらの組み合わせを用いること
が可能であるが、代表的には、ハロゲンランプ、メタル
ハライドランプ、キセノンアークランプ、カーボンアー
クランプ、高圧ナトリウムランプ、または高圧水銀ラン
プから射出された光を用いる。ランプ光源は、１〜６０
秒、好ましくは３０〜６０秒点灯させ、それを１回〜１
０回繰り返し、半導体膜が瞬間的に６００〜１０００℃
程度にまで加熱すればよい。なお、必要であれば、強光
を照射する前に非晶質構造を有する第１の半導体膜５２
に含有する水素を放出させる熱処理を行ってもよい。ま
た、熱処理と強光の照射とを同時に行って結晶化を行っ
てもよい。生産性を考慮すると、結晶化は強光の照射に
より結晶化を行うことが望ましい。
【００８６】このようにして得られる第１の半導体膜５
４ａには、金属元素（ここではニッケル）が残存してい
る。それは膜中において一様に分布していないにしろ、
平均的な濃度とすれば、１×１０19/cm3を越える濃度で
残存している。勿論、このような状態でもＴＦＴをはじ
め各種半導体素子を形成することが可能であるが、以降
に示す方法で当該元素を除去する。
【００８７】次いで、結晶化率（膜の全体積における結
晶成分の割合）を高め、結晶粒内に残される欠陥を補修
するために、結晶構造を有する第１の半導体膜５４ａに
対してレーザー光（第１のレーザー光）を大気または酸
素雰囲気で照射する。レーザー光（第１のレーザー光）
を照射した場合、表面に凹凸が形成されるとともに薄い
酸化膜５５が形成される。（図３（Ｅ））このレーザー
光（第１のレーザー光）には波長４００nm以下のエキシ
マレーザー光や、ＹＡＧレーザーの第２高調波、第３高
調波、や連続発振のＮｄ:ＹＶＯ4レーザー（基本波１０
６４nm）の第２高調波（５３２nm）や第３高調波（３５
５ｎｍ）を適用すればよい。
【００８８】次いで、第１のレーザー光の照射により形
成された酸化膜５５を除去する。（図３（Ｆ））
【００８９】次いで、結晶構造を有する第１の半導体膜
に対してレーザー光（第２のレーザー光）を窒素雰囲気
または真空で照射する。窒素雰囲気または真空でレーザ
ー光を照射した場合には、半導体膜に微小な穴が形成さ
れやすかったが、下地絶縁膜と半導体膜を同じ成膜温度
で形成したことによって、微小な穴の発生を抑えること
ができる。従って、この微小な穴が原因と見られる表面
凹凸の大きさ、およびＴＦＴの特性のバラツキを低減す
ることができる。また、レーザー光（第２のレーザー
光）を照射した場合、第１のレーザー光の照射により形
成されたリッジが低減、即ち、平坦化される。（図３
（Ｇ））
【００９０】次いで、オゾン含有水溶液（代表的にはオ
ゾン水）で酸化膜（ケミカルオキサイドと呼ばれる）を
形成して１〜１０ｎｍの酸化膜からなるバリア層５６を
形成し、このバリア層５６上に希ガス元素を含む第２の
半導体膜５７を形成する。（図４（Ａ））
【００９１】また、他のバリア層５６の形成方法として
は、酸素雰囲気下の紫外線の照射でオゾンを発生させて
前記結晶構造を有する半導体膜の表面を酸化して形成し
てもよい。また、他のバリア層５６の形成方法として
は、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜
１０ｎｍ程度の酸化膜を堆積してバリア層としても良
い。また、他のバリア層５６の形成方法としては、クリ
ーンオーブンを用い、２００〜３５０℃程度に加熱して
薄い酸化膜を形成しても良い。なお、バリア層５６は上
記方法のいずれか一の方法、またはそれらの方法を組み
合わせて形成されたものであれば特に限定されないが、
後のゲッタリングで第１の半導体膜中のニッケルが第２
の半導体膜に移動可能な膜質または膜厚とすることが必
要である。
【００９２】ここでは、希ガス元素を含む第２の半導体
膜５７をスパッタ法にて形成し、ゲッタリングサイトを
形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオ
ン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、
キセノン（Ｘｅ）から選ばれた一種または複数種を用い
る。中でも安価なガスであるアルゴン（Ａｒ）が好まし
い。ここでは希ガス元素を含む雰囲気でシリコンからな
るターゲットを用い、第２の半導体膜を形成する。膜中
に不活性気体である希ガス元素イオンを含有させる意味
は二つある。一つはダングリングボンドを形成し半導体
膜に歪みを与えることであり、他の一つは半導体膜の格
子間に歪みを与えることである。半導体膜の格子間に歪
みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋ
ｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大
きな元素を用いた時に顕著に得られる。また、膜中に希
ガス元素を含有させることにより、格子歪だけでなく、
不対結合手も形成させてゲッタリング作用に寄与する。
【００９３】次いで、加熱処理を行い、第１の半導体膜
中における金属元素（ニッケル）の濃度を低減、あるい
は除去するゲッタリングを行う。（図４（Ｂ））ゲッタ
リングを行う加熱処理としては、強光を照射する処理ま
たは熱処理を行えばよい。このゲッタリングにより、図
４（Ｂ）中の矢印の方向（即ち、基板側から第２の半導
体膜表面に向かう方向）に金属元素が移動し、バリア層
５６で覆われた第１の半導体膜５４ｄに含まれる金属元
素の除去、または金属元素の濃度の低減が行われる。金
属元素がゲッタリングの際に移動する距離は、少なくと
も第１の半導体膜の厚さ程度の距離であればよく、比較
的短時間でゲッタリングを完遂することができる。ここ
では、ニッケルが第１の半導体膜５４ｄに偏析しないよ
う第２の半導体膜５７に移動させ、第１の半導体膜５４
ｄに含まれるニッケルがほとんど存在しない、即ち膜中
のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは
１×１０17／ｃｍ3以下になるように十分ゲッタリング
する。
【００９４】また、上記ゲッタリングの際、レーザー光
の照射（第１のレーザー光及び第２のレーザー光）によ
るダメージを修復することが同時に行われる。
【００９５】次いで、バリア層５６をエッチングストッ
パーとして、５７で示した第２の半導体膜のみを選択的
に除去した後、バリア層５６を除去し、第１の半導体膜
５４ｄを公知のパターニング技術を用いて所望の形状の
半導体層５８を形成する。
【００９６】以降の工程は、実施の形態１と同一の工程
によりＴＦＴを完成させる。（図４（Ｅ））
【００９７】図４（Ｅ）において、５９はゲート絶縁
膜、６０はゲート電極、６１はソース領域、６２はドレ
イン領域、６３はチャネル形成領域、６４は層間絶縁
膜、６５はソース電極、６６はドレイン電極である。
【００９８】また、本実施の形態は実施の形態１と組み
合わせることが可能である。また、他の公知のゲッタリ
ング技術と組み合わせることが可能である。
【００９９】また、本実施の形態では、ゲッタリングの
前に第２のレーザー光の照射を行う例を示したが、第１
のレーザー光の照射の後にバリア層、希ガスを含む半導
体膜を形成して加熱処理を行ってゲッタリングを行った
後、希ガス元素を含む半導体膜及びバリア層を除去し、
不活性気体雰囲気または真空中で第２のレーザー光を行
う工程としてもよい。
【０１００】また、ゲッタリング前に第２のレーザー光
の照射を行わず、所望の形状の半導体層を形成した後に
洗浄して酸化膜等を除去した後、不活性気体雰囲気また
は真空中で第２のレーザー光の照射を行って平坦化して
もよい。
【０１０１】また、第２のレーザー光照射の際、被照射
領域付近に窒素ガスを吹付けてもよい。
【０１０２】（実施の形態４）ここでは、実施の形態２
または実施の形態３におけるレーザー光による平坦化の
際、スループットを向上させる一例を示す。
【０１０３】実施の形態２または実施の形態３では２回
のレーザー光の照射を行うため、プループットが低下し
てしまう。そこで、本実施の形態においては、パルス発
振のレーザーの場合、第２のレーザー光のショット数、
即ちオーバーラップ率を第１のレーザー光よりも少ない
ものとする。
【０１０４】具体的には、第１のレーザー光のオーバー
ラップ率を９０％以上、好ましくは９５〜９８％とし、
第２のレーザー光のオーバーラップ率を６０〜９０％、
好ましくは７０〜８５％とする。第２のレーザー光のオ
ーバーラップ率は、第１のレーザー光のオーバーラップ
率より小さくとも十分に平坦化させることができる。
【０１０５】従って、第２のレーザー光のオーバーラッ
プ率を少ないものとすることができるため、スループッ
トが格段に向上する。また、第２のレーザー光の照射を
行うため、第１のレーザー光のオーバーラップ率を下げ
ることもできる。
【０１０６】なお、本実施の形態は実施の形態１または
実施の形態２に適用することが可能である。
【０１０７】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
【０１０８】（実施例） ［実施例１］本発明の実施例を図５〜図７を用いて説明
する。ここでは、同一基板上に画素部と、画素部の周辺
に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐ
チャネル型ＴＦＴ）を同時に作製する方法について詳細
に説明する。
【０１０９】まず、基板１００上に下地絶縁膜１０１を
形成し、結晶構造を有する第１の半導体膜を得た後、所
望の形状にエッチング処理して島状に分離された半導体
層１０２〜１０６を形成する。
【０１１０】基板１００としては、ガラス基板（＃１７
３７）を用い、下地絶縁膜１０１としては、プラズマＣ
ＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、ＮＨ3、
Ｎ2Ｏから作製される酸化窒化シリコン膜１０１ａ（組
成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７
％）を５０nm（好ましくは１０〜２００nm）形成する。
次いで、表面をオゾン水で洗浄した後、表面の酸化膜を
希フッ酸（１／１００希釈）で除去する。次いでプラズ
マＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2
Ｏから作製される酸化窒化水素化シリコン膜１０１ｂ
（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２
％）を１００ｎｍ（好ましくは５０〜２００nm）の厚さ
に積層形成し、さらに大気解放せずにプラズマＣＶＤ法
で成膜温度３００℃、成膜ガスＳｉＨ4で非晶質構造を
有する半導体膜（ここではアモルファスシリコン膜）を
５４ｎｍの厚さ（好ましくは２５〜８０ｎｍ）で形成す
る。
【０１１１】本実施例では下地膜１０１を２層構造とし
て示したが、前記絶縁膜の単層膜または２層以上積層さ
せた構造として形成しても良い。また、半導体膜の材料
に限定はないが、好ましくはシリコンまたはシリコンゲ
ルマニウム（Ｓｉ1-XＧｅX（Ｘ＝０．０００１〜０．０
２））合金などを用い、公知の手段（スパッタ法、ＬＰ
ＣＶＤ法、またはプラズマＣＶＤ法等）により形成すれ
ばよい。また、プラズマＣＶＤ装置は、枚葉式の装置で
もよいし、バッチ式の装置でもよい。また、同一の成膜
室で大気に触れることなく下地絶縁膜と半導体膜とを連
続成膜してもよい。
【０１１２】次いで、非晶質構造を有する半導体膜の表
面を洗浄した後、オゾン水で表面に約２ｎｍの極薄い酸
化膜を形成する。次いで、ＴＦＴのしきい値を制御する
ために微量な不純物元素（ボロンまたはリン）のドーピ
ングを行う。ここでは、ジボラン（Ｂ2Ｈ6）を質量分離
しないでプラズマ励起したイオンドープ法を用い、ドー
ピング条件を加速電圧１５ｋＶ、ジボランを水素で１％
に希釈したガス流量３０ｓｃｃｍ、ドーズ量２×１０12
／ｃｍ2で非晶質シリコン膜にボロンを添加した。
【０１１３】次いで、重量換算で１０ppmのニッケルを
含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に
代えてスパッタ法でニッケル元素を全面に散布する方法
を用いてもよい。
【０１１４】次いで、加熱処理を行い結晶化させて結晶
構造を有する半導体膜を形成する。この加熱処理は、電
気炉の熱処理または強光の照射を用いればよい。電気炉
の熱処理で行う場合は、５００℃〜６５０℃で４〜２４
時間で行えばよい。ここでは脱水素化のための熱処理
（５００℃、１時間）の後、結晶化のための熱処理（５
５０℃、４時間）を行って結晶構造を有するシリコン膜
を得る。なお、ここでは炉を用いた熱処理を用いて結晶
化を行ったが、ランプアニール装置で結晶化を行っても
よい。なお、ここではシリコンの結晶化を助長する金属
元素としてニッケルを用いた結晶化技術を用いたが、他
の公知の結晶化技術、例えば固相成長法やレーザー結晶
化法を用いてもよい。
【０１１５】次いで、結晶構造を有するシリコン膜表面
の酸化膜を希フッ酸等で除去した後、結晶化率を高め、
結晶粒内に残される欠陥を補修するための第１のレーザ
ー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、ま
たは酸素雰囲気中で行う。レーザー光には波長４００nm
以下のエキシマレーザ光や、ＹＡＧレーザの第２高調
波、第３高調波を用いる。いずれにしても、繰り返し周
波数１０〜１０００Hz程度のパルスレーザー光を用い、
当該レーザー光を光学系にて１００〜５００mJ/cm2に集
光し、９０〜９５％のオーバーラップ率をもって照射
し、シリコン膜表面を走査させればよい。ここでは、繰
り返し周波数３０Ｈｚ、エネルギー密度３９３mJ/cm2で
第１のレーザー光の照射を大気中で行なう。なお、大気
中、または酸素雰囲気中で行うため、第１のレーザー光
の照射により表面に酸化膜が形成される。
【０１１６】なお、ここではシリコンの結晶化を助長す
る金属元素としてニッケルを用いた熱結晶化を行った後
にレーザー光を照射する技術を用いたが、ニッケルを添
加することなく、連続発振のレーザー（ＹＶＯ4レーザ
ーの第２高調波）でアモルファスシリコン膜を結晶化さ
せてもよい。
【０１１７】次いで、第１のレーザー光の照射により形
成された酸化膜を希フッ酸で除去した後、第２のレーザ
ー光の照射を窒素雰囲気、或いは真空中で行い、半導体
膜表面を平坦化する。このレーザー光（第２のレーザー
光）には波長４００nm以下のエキシマレーザー光や、Ｙ
ＡＧレーザーの第２高調波、第３高調波を用いる。第２
のレーザー光のエネルギー密度は、第１のレーザー光の
エネルギー密度より大きくし、好ましくは３０〜６０ｍ
Ｊ／ｃｍ2大きくする。ここでは、繰り返し周波数３０
Ｈｚ、エネルギー密度４５３mJ/cm2で第２のレーザー光
の照射を行ない、半導体膜表面における凹凸のＰ―Ｖ値
を５ｎｍ以下とする。第２のレーザー光を照射した場
合、第１のレーザー光の照射により形成された凹凸の高
低差（Ｐ―Ｖ値:Peak to Valley、高さの最大値と最小
値の差分）が低減、即ち、平坦化される。ここで、凹凸
のＰ―Ｖ値は、ＡＦＭ（原子間力顕微鏡）により観察す
ればよい。ＡＦＭは、表面粗さを示す他の指標として、
中心線平均粗さ（Ｒａ）や２乗平均平方根粗さ（Ｒｍ
ｓ）や十点平均面粗さ（Ｒｚ）や平均傾斜角（Δａ）も
測定することが可能である。
【０１１８】上記第２のレーザー光の照射は、結晶性を
高める第１のレーザー光の照射におけるエネルギー密度
より３０ｍＪ／ｃｍ2〜６０ｍＪ／ｃｍ2高いエネルギー
密度（４３０〜５６０ｍＪ／ｃｍ2）とすると、照射前
と比較して平坦性が格段に向上する。例えば、照射前と
比較して表面粗さ（Ｐ−Ｖ値、Ｒａ、Ｒｍｓ）が１／２
以下、若しくは１／３以下にまで低減される。比較実験
を行ったところ、第１のレーザー光よりも６０ｍＪ／ｃ
ｍ2高いエネルギー密度とした第２のレーザー光を照射
した半導体膜の表面が最も平坦なものとなった。
【０１１９】また、本実施例では第２のレーザー光の照
射を全面に行ったが、オフ電流の低減は、画素部のＴＦ
Ｔに特に効果があるため、少なくとも画素部のみに選択
的に照射する工程としてもよい。
【０１２０】次いで、オゾン水で表面を１２０秒処理し
て合計１〜５ｎｍの酸化膜からなるバリア層を形成す
る。
【０１２１】次いで、バリア層上にスパッタ法にてゲッ
タリングサイトとなるアルゴン元素を含む非晶質シリコ
ン膜を膜厚１５０ｎｍで形成する。本実施例のスパッタ
法による成膜条件は、成膜圧力を０．３Ｐａとし、ガス
（Ａｒ）流量を５０（sccm）とし、成膜パワーを３ｋＷ
とし、基板温度を１５０℃とする。なお、上記条件での
非晶質シリコン膜に含まれるアルゴン元素の原子濃度
は、３×１０20／ｃｍ3〜６×１０20／ｃｍ3、酸素の原
子濃度は１×１０19／ｃｍ3〜３×１０19／ｃｍ 3であ
る。その後、ランプアニール装置を用いて６５０℃、３
分の熱処理を行いゲッタリングする。
【０１２２】次いで、バリア層をエッチングストッパー
として、ゲッタリングサイトであるアルゴン元素を含む
非晶質シリコン膜を選択的に除去した後、バリア層を希
フッ酸で選択的に除去する。なお、ゲッタリングの際、
ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、酸化膜からなるバリア層をゲッタリング後に除
去することが望ましい。
【０１２３】次いで、得られた結晶構造を有するシリコ
ン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水
で薄い酸化膜を形成した後、レジストからなるマスクを
形成し、所望の形状にエッチング処理して島状に分離さ
れた半導体層１０２〜１０６を形成する。半導体層を形
成した後、レジストからなるマスクを除去する。
【０１２４】次いで、フッ酸を含むエッチャントで酸化
膜を除去すると同時にシリコン膜の表面を洗浄した後、
ゲート絶縁膜１０７となる珪素を主成分とする絶縁膜を
形成する。本実施例では、プラズマＣＶＤ法により１１
５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２
％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【０１２５】次いで、図５（Ａ）に示すように、ゲート
絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜
１０８ａと、膜厚１００〜４００ｎｍの第２の導電膜１
０８ｂとを積層形成する。本実施例では、ゲート絶縁膜
１０７上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０
ｎｍのタングステン膜を順次積層する。
【０１２６】第１の導電膜及び第２の導電膜を形成する
導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
から選ばれた元素、または前記元素を主成分とする合金
材料もしくは化合物材料で形成する。また、第１の導電
膜及び第２の導電膜としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜や、、
ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限
定されず、例えば、膜厚５０ｎｍのタングステン膜、膜
厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−
Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した
３層構造としてもよい。また、３層構造とする場合、第
１の導電膜のタングステンに代えて窒化タングステンを
用いてもよいし、第２の導電膜のアルミニウムとシリコ
ンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタ
ンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導
電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
また、単層構造であってもよい。
【０１２７】次に、図５（Ｂ）に示すように光露光工程
によりレジストからなるマスク１１０〜１１５を形成
し、ゲート電極及び配線を形成するための第１のエッチ
ング処理を行う。第１のエッチング処理では第１及び第
２のエッチング条件で行う。エッチングにはＩＣＰ（In
ductively Coupled Plasma：誘導結合型プラズマ）エッ
チング法を用いると良い。ＩＣＰエッチング法を用い、
エッチング条件（コイル型の電極に印加される電力量、
基板側の電極に印加される電力量、基板側の電極温度
等）を適宜調節することによって所望のテーパー形状に
膜をエッチングすることができる。なお、エッチング用
ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4な
どを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3
などを代表とするフッ素系ガス、またはＯ2を適宜用い
ることができる。
【０１２８】本実施例では、基板側（試料ステージ）に
も１５０WのＲＦ（13.56MHz）電力を投入し、実質的に
負の自己バイアス電圧を印加する。この第１のエッチン
グ条件によりＷ膜をエッチングして第１の導電層の端部
をテーパー形状とする。第１のエッチング条件でのＷに
対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、Ｔ
ａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎ
であり、ＴａＮに対するＷの選択比は約２．５である。
また、この第１のエッチング条件によって、Ｗのテーパ
ー角は、約２６°となる。この後、レジストからなるマ
スク１１０〜１１５を除去せずに第２のエッチング条件
に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、そ
れぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１
Paの圧力でコイル型の電極に５００WのＲＦ（13.56MH
z）電力を投入してプラズマを生成して約３０秒程度の
エッチングを行った。基板側（試料ステージ）にも２０
WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己
バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２
のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエ
ッチングされる。第２のエッチング条件でのＷに対する
エッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対
するエッチング速度は６６．４３ｎｍ／ｍｉｎである。
なお、ゲート絶縁膜上に残渣を残すことなくエッチング
するためには、１０〜２０％程度の割合でエッチング時
間を増加させると良い。
【０１２９】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°とすればよい。
【０１３０】こうして、第１のエッチング処理により第
１の導電層と第２の導電層から成る第１の形状の導電層
１１７〜１２１（第１の導電層１１７ａ〜１２１ａと第
２の導電層１１７ｂ〜１２１ｂ）を形成する。ゲート絶
縁膜となる絶縁膜１０７は、１０〜２０nm程度エッチン
グされ、第１の形状の導電層１１７〜１２１で覆われな
い領域が薄くなったゲート絶縁膜１１６となる。
【０１３１】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行う。ここでは、エッチン
グ用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガ
ス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３
Paの圧力でコイル型の電極に７００WのＲＦ（13.56MH
z）電力を投入してプラズマを生成してエッチングを２
５秒行った。基板側（試料ステージ）にも１０WのＲＦ
（13.56MHz）電力を投入し、実質的に負の自己バイアス
電圧を印加する。第２のエッチング処理でのＷに対する
エッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対
するエッチング速度は３２．１ｎｍ／ｍｉｎであり、Ｔ
ａＮに対するＷの選択比は７．１であり、絶縁膜１１６
であるＳｉＯＮに対するエッチング速度は３３．７ｎｍ
／ｍｉｎであり、ＳｉＯＮに対するＷの選択比は６．８
３である。このようにエッチングガス用ガスにＳＦ6を
用いた場合、絶縁膜１１６との選択比が高いので膜減り
を抑えることができる。本実施例では絶縁膜１１６にお
いて約８ｎｍしか膜減りが起きない。
【０１３２】この第２のエッチング処理によりＷのテー
パー角は７０°となった。この第２のエッチング処理に
より第２の導電層１２４ｂ〜１２９ｂを形成する。一
方、第１の導電層は、ほとんどエッチングされず、第１
の導電層１２４ａ〜１２９ａとなる。なお、第１の導電
層１２４ａ〜１２９ａは、第１の導電層１１７ａ〜１２
２ａとほぼ同一サイズである。実際には、第１の導電層
の幅は、第２のエッチング処理前に比べて約０．３μｍ
程度、即ち線幅全体で０．６μｍ程度後退する場合もあ
るがほとんどサイズに変化がない。
【０１３３】また、２層構造に代えて、膜厚５０ｎｍの
タングステン膜、膜厚５００ｎｍのアルミニウムとシリ
コンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタ
ン膜を順次積層した３層構造とした場合、第１のエッチ
ング処理の第１のエッチング条件としては、ＢＣｌ3と
Ｃｌ2とＯ2とを原料ガスに用い、それぞれのガス流量比
を６５／１０／５（ｓｃｃｍ）とし、基板側（試料ステ
ージ）に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投
入し、１．２Ｐａの圧力でコイル型の電極に４５０Ｗの
ＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生
成して１１７秒のエッチングを行えばよく、第１のエッ
チング処理の第２のエッチング条件としては、ＣＦ4と
Ｃｌ2とＯ2とを用い、それぞれのガス流量比を２５／２
５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）に
も２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１
Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．
５６ＭＨｚ）電力を投入してプラズマを生成して約３０
秒程度のエッチングを行えばよく、第２のエッチング処
理としてはＢＣｌ3とＣｌ2を用い、それぞれのガス流量
比を２０／６０（sccm）とし、基板側（試料ステージ）
には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入
し、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲ
Ｆ（１３．５６ＭＨｚ）電力を投入してプラズマを生成
してエッチングを行えばよい。
【０１３４】次いで、レジストからなるマスクを除去し
た後、第１のドーピング処理を行って図５（Ｄ）の状態
を得る。ドーピング処理はイオンドープ法、もしくはイ
オン注入法で行えば良い。イオンドープ法の条件はドー
ズ量を１．５×１０14atoms/cm2とし、加速電圧を６０
〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素
として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用
いる。この場合、第１の導電層及び第２の導電層１２４
〜１２８がｎ型を付与する不純物元素に対するマスクと
なり、自己整合的に第１の不純物領域１３０〜１３４が
形成される。第１の不純物領域１３０〜１３４には１×
１０16〜１×１０17/cm3の濃度範囲でｎ型を付与する不
純物元素を添加する。ここでは、第１の不純物領域と同
じ濃度範囲の領域をｎ--領域とも呼ぶ。
【０１３５】なお、本実施例ではレジストからなるマス
クを除去した後、第１のドーピング処理を行ったが、レ
ジストからなるマスクを除去せずに第１のドーピング処
理を行ってもよい。
【０１３６】次いで、図６（Ａ）に示すようにレジスト
からなるマスク１３５〜１３７を形成し第２のドーピン
グ処理を行う。マスク１３５は駆動回路のｐチャネル型
ＴＦＴを形成する半導体層のチャネル形成領域及びその
周辺の領域を保護するマスクであり、マスク１３６は駆
動回路のｎチャネル型ＴＦＴの一つを形成する半導体層
のチャネル形成領域及びその周辺の領域を保護するマス
クであり、マスク１３７は画素部のＴＦＴを形成する半
導体層のチャネル形成領域及びその周辺の領域と保持容
量となる領域とを保護するマスクである。
【０１３７】第２のドーピング処理におけるイオンドー
プ法の条件はドーズ量を１．５×１０15atoms/cm2と
し、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ）を
ドーピングする。ここでは、第２の導電層１２４ｂ〜１
２６ｂをマスクとして各半導体層に不純物領域が自己整
合的に形成される。勿論、マスク１３５〜１３７で覆わ
れた領域には添加されない。こうして、第２の不純物領
域１３８〜１４０と、第３の不純物領域１４２が形成さ
れる。第２の不純物領域１３８〜１４０には１×１０20
〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元
素を添加されている。ここでは、第２の不純物領域と同
じ濃度範囲の領域をｎ+領域とも呼ぶ。
【０１３８】また、第３の不純物領域は第１の導電層に
より第２の不純物領域よりも低濃度に形成され、１×１
０18〜１×１０19/cm3の濃度範囲でｎ型を付与する不純
物元素を添加されることになる。なお、第３の不純物領
域は、テーパー形状である第１の導電層の部分を通過さ
せてドーピングを行うため、テーパ−部の端部に向かっ
て不純物濃度が増加する濃度勾配を有している。ここで
は、第３の不純物領域と同じ濃度範囲の領域をｎ-領域
とも呼ぶ。また、マスク１３６、１３７で覆われた領域
は、第２のドーピング処理で不純物元素が添加されず、
第１の不純物領域１４４、１４５となる。
【０１３９】次いで、レジストからなるマスク１３５〜
１３７を除去した後、新たにレジストからなるマスク１
４６〜１４８を形成して図６（Ｂ）に示すように第３の
ドーピング処理を行う。
【０１４０】駆動回路において、上記第３のドーピング
処理により、ｐチャネル型ＴＦＴを形成する半導体層お
よび保持容量を形成する半導体層にｐ型の導電型を付与
する不純物元素が添加された第４の不純物領域１４９、
１５０及び第５の不純物領域１５１、１５２を形成す
る。
【０１４１】また、第４の不純物領域１４９、１５０に
は１×１０20〜１×１０21/cm3の濃度範囲でｐ型を付与
する不純物元素が添加されるようにする。尚、第４の不
純物領域１４９、１５０には先の工程でリン（Ｐ）が添
加された領域（ｎ--領域）であるが、ｐ型を付与する不
純物元素の濃度がその１．５〜３倍添加されていて導電
型はｐ型となっている。ここでは、第４の不純物領域と
同じ濃度範囲の領域をｐ +領域とも呼ぶ。
【０１４２】また、第５の不純物領域１５１、１５２は
第２の導電層１２５ａのテーパー部と重なる領域に形成
されるものであり、１×１０18〜１×１０20/cm3の濃度
範囲でｐ型を付与する不純物元素が添加されるようにす
る。ここでは、第５の不純物領域と同じ濃度範囲の領域
をｐ-領域とも呼ぶ。
【０１４３】以上までの工程でそれぞれの半導体層にｎ
型またはｐ型の導電型を有する不純物領域が形成され
る。導電層１２４〜１２７はＴＦＴのゲート電極とな
る。また、導電層１２８は画素部において保持容量を形
成する一方の電極となる。さらに、導電層１２９は画素
部においてソース配線を形成する。
【０１４４】次いで、ほぼ全面を覆う絶縁膜（図示しな
い）を形成する。本実施例では、プラズマＣＶＤ法によ
り膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、こ
の絶縁膜は酸化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
【０１４５】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程は、ランプ光源を用いたラピッドサーマルアニール法
（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレ
ーザーを裏面から照射する方法、或いは炉を用いた熱処
理、或いはこれらの方法のうち、いずれかと組み合わせ
た方法によって行う。
【０１４６】また、本実施例では、上記活性化の前に絶
縁膜を形成した例を示したが、上記活性化を行った後、
絶縁膜を形成する工程としてもよい。
【０１４７】次いで、窒化シリコン膜からなる第１の層
間絶縁膜１５３を形成して熱処理（３００〜５５０℃で
１〜１２時間の熱処理）を行い、半導体層を水素化する
工程を行う。（図６（Ｃ））この工程は第１の層間絶縁
膜１５３に含まれる水素により半導体層のダングリング
ボンドを終端する工程である。酸化シリコン膜からなる
絶縁膜（図示しない）の存在に関係なく半導体層を水素
化することができる。ただし、本実施例では、第２の導
電層としてアルミニウムを主成分とする材料を用いてい
るので、水素化する工程において第２の導電層が耐え得
る熱処理条件とすることが重要である。水素化の他の手
段として、プラズマ水素化（プラズマにより励起された
水素を用いる）を行っても良い。
【０１４８】次いで、第１の層間絶縁膜１５３上に有機
絶縁物材料から成る第２の層間絶縁膜１５４を形成す
る。本実施例では膜厚１．６μｍのアクリル樹脂膜を形
成する。次いで、ソース配線１２９に達するコンタクト
ホールと、導電層１２７、１２８に達するコンタクトホ
ールと、各不純物領域に達するコンタクトホールを形成
する。本実施例では複数のエッチング処理を順次行う。
本実施例では第１の層間絶縁膜をエッチングストッパー
として第２の層間絶縁膜をエッチングした後、絶縁膜
（図示しない）をエッチングストッパーとして第１の層
間絶縁膜をエッチングしてから絶縁膜（図示しない）を
エッチングした。
【０１４９】その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用い
て配線及び画素電極を形成する。これらの電極及び画素
電極の材料は、ＡｌまたはＡｇを主成分とする膜、また
はそれらの積層膜等の反射性の優れた材料を用いること
が望ましい。こうして、ソース電極またはドレイン電極
１５５〜１６０、ゲート配線１６２、接続配線１６１、
画素電極１６３が形成される。
【０１５０】以上の様にして、ｎチャネル型ＴＦＴ２０
１、ｐチャネル型ＴＦＴ２０２、ｎチャネル型ＴＦＴ２
０３を有する駆動回路２０６と、ｎチャネル型ＴＦＴか
らなる画素ＴＦＴ２０４、保持容量２０５とを有する画
素部２０７を同一基板上に形成することができる。（図
７）本明細書中ではこのような基板を便宜上アクティブ
マトリクス基板と呼ぶ。本明細書中ではこのような基板
を便宜上アクティブマトリクス基板と呼ぶ。
【０１５１】また、この段階におけるゲート電極近傍の
断面ＴＥＭ観察写真図を図８に示す。図８に示したよう
に第２のレーザー光によって半導体膜表面は平坦となっ
ている。半導体膜が平坦となったことでその上のゲート
絶縁膜、ゲート電極のテーパー部にも半導体膜表面にお
ける凸凹の影響はほとんど見られない。
【０１５２】画素部２０７において、画素ＴＦＴ２０４
（ｎチャネル型ＴＦＴ）にはチャネル形成領域１６７、
ゲート電極を形成する導電層１２７の外側に形成される
第１の不純物領域（ｎ--領域）１４５とソース領域とし
て機能する第２の不純物領域（ｎ+領域）１４０を有し
ている。また、保持容量２０５の一方の電極として機能
する半導体層には第４の不純物領域１５０、第５の不純
物領域１５２が形成されている。保持容量２０５は、絶
縁膜（ゲート絶縁膜と同一膜）１１６を誘電体として、
第２の電極１２８と、半導体層１５０、１５２、１６８
とで形成されている。
【０１５３】また、駆動回路２０６において、ｎチャネ
ル型ＴＦＴ２０１（第１のｎチャネル型ＴＦＴ）はチャ
ネル形成領域１６４、ゲート電極を形成する導電層１２
４の一部と絶縁膜を介して重なる第３の不純物領域（ｎ
-領域）１４２とソース領域またはドレイン領域として
機能する第２の不純物領域（ｎ+領域）１３８を有して
いる。
【０１５４】また、駆動回路２０６において、ｐチャネ
ル型ＴＦＴ２０２にはチャネル形成領域１６５、ゲート
電極を形成する導電層１２５の一部と絶縁膜を介して重
なる第５不純物領域（ｐ-領域）１５１とソース領域ま
たはドレイン領域として機能する第４の不純物領域（ｐ
+領域）１４９を有している。
【０１５５】また、駆動回路２０６において、ｎチャネ
ル型ＴＦＴ２０３（第２のｎチャネル型ＴＦＴ）にはチ
ャネル形成領域１６６、ゲート電極を形成する導電層１
２６の外側に第１の不純物領域（ｎ--領域）１４４とソ
ース領域またはドレイン領域として機能する第２の不純
物領域（ｎ+領域）１３９を有している。
【０１５６】これらのＴＦＴ２０１〜２０３を適宜組み
合わせてシフトレジスタ回路、バッファ回路、レベルシ
フタ回路、ラッチ回路などを形成し、駆動回路２０６を
形成すればよい。例えば、ＣＭＯＳ回路を形成する場合
には、ｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ
２０２を相補的に接続して形成すればよい。
【０１５７】特に、駆動電圧が高いバッファ回路には、
ホットキャリア効果による劣化を防ぐ目的から、ｎチャ
ネル型ＴＦＴ２０３の構造が適している。
【０１５８】また、信頼性が最優先とされる回路には、
ＧＯＬＤ構造であるｎチャネル型ＴＦＴ２０１の構造が
適している。
【０１５９】また、本実施例により得られるｎチャネル
型ＴＦＴ２０１の電気特性を測定し、信頼性を検証し
た。ここでは、信頼性の指標となるオン電流値の変動
（劣化率とも呼ぶ）を求める。なお、オン電流値は、ド
レイン電圧Ｖｄ＝１Ｖ、ゲート電圧Ｖｇ＝１０Ｖとして
測定を行った値とする。
【０１６０】まず、トランジェントストレスによるｎチ
ャネル型ＴＦＴ２０１の特性変動を導出するため、トラ
ンジェントストレスをかける前のオン電流値（Ｉon０）
を測定した後、ドレイン電圧Ｖｄ＝＋２５Ｖ、ゲート電
圧Ｖｇ＝１Ｖ、１．５Ｖ、２Ｖ、２．５Ｖ、３Ｖ、３．
５Ｖ、４Ｖ、４．５Ｖとし、それぞれ室温で１００秒放
置するトランジェントストレスをかけ、その後、再度オ
ン電流値を測定し、トランジェントストレス前後でのオ
ン特性変動（ΔＩon／Ｉon０）を図９中に示した。トラ
ンジェントストレスとは、ＴＦＴのドレイン電圧をある
値に設定し、ゲート電圧をある時間固定した時のストレ
スを指している。なお、ＴＦＴのチャネル形成領域のサ
イズは（チャネル長Ｌ／チャネル幅Ｗ＝１０μｍ／８μ
ｍ）とし、ゲート電極とゲート絶縁膜（膜厚１１５ｎ
ｍ）を介して重なる第３の不純物領域１４２におけるチ
ャネル長方向の幅が１．１μｍであるＴＦＴを測定し
た。
【０１６１】比較例として本実施例の工程において第２
のレーザー照射を行わず、第１のレーザー照射のみしか
行わなかった工程で作製したＴＦＴを用いた。
【０１６２】比較例と比べて本実施例のほうがオン電流
値の変動（劣化率）が小さいことから、第２のレーザー
照射を行って半導体膜の表面を平坦にしたほうがＴＦＴ
の信頼性が高いことが示された。
【０１６３】また、さらにゲート絶縁膜の膜厚を変化さ
せて同様の比較を行った。ゲート絶縁膜の膜厚を８０ｎ
ｍとした時は、ドレイン電圧Ｖｄ＝＋１６Ｖとし、ゲー
ト電圧Ｖｇ＝１〜４．５Ｖとし、それぞれ室温で１００
秒放置した後のオン特性変動（ΔＩon／Ｉon０）を図１
０中に示した。また、ゲート絶縁膜の膜厚を６０ｎｍと
した時は、ドレイン電圧Ｖｄ＝＋２０Ｖとし、ゲート電
圧Ｖｇ＝１〜４．５Ｖとし、それぞれ室温で１００秒放
置した後のオン特性変動（ΔＩon／Ｉon０）を図１１中
に示した。
【０１６４】以上のことから、半導体膜表面の平坦化を
向上させることによって信頼性を向上させることができ
るので、ＧＯＬＤ構造のＴＦＴにおいて、ゲート電極と
ゲート絶縁膜を介して重なる不純物領域の面積を縮小し
ても十分な信頼性を得ることができる。具体的にはＧＯ
ＬＤ構造のＴＦＴにおいてゲート電極のテーパー部とな
る部分サイズを小さくしても十分な信頼性を得ることが
できる。
【０１６５】また、Ｖｄ＝５Ｖ、Ｖｇ＝−４．５Ｖと
し、オフ電流値の確率統計分布を測定した結果を図１２
〜図１５に示す。なお、図中、本実施例における確率統
計分布を×印でプロットし、第１のレーザー光の照射の
みを行った比較例における確率統計分布を○印でプロッ
トした。図１２〜図１５の縦軸はパーセントを示してお
り、５０％の値がオフ電流の平均値に相当する。また、
横軸はオフ電流値を示しており、例えばバラツキが大き
ければ全プロットの占める領域、即ち横幅が大きくな
る。第２のレーザー光で平坦化を行った場合、ゲート絶
縁膜の膜厚が薄ければ薄いほどオフ電流値のバラツキ低
減が顕著に現れている。また、第２のレーザー光で平坦
化を行った場合、図１２〜図１４のチャネル長Ｌ／チャ
ネル幅Ｗ＝２μｍ／８μｍとしたＴＦＴよりも図１５に
示したＬ／Ｗ＝７μｍ／４０μｍとしたＴＦＴのほうが
オフ電流値のバラツキ低減が顕著に現れている。従っ
て、第２のレーザー光で平坦化を行った場合、比較的チ
ャネル幅の大きいＴＦＴ、例えばバッファ回路に用いら
れるＴＦＴ（Ｌ／Ｗ＝７μｍ／１４０μｍ、７μｍ／２
７０μｍ、７μｍ／４００μｍ、７μｍ／８００μｍ
等）やアナログスイッチ回路に用いられるＴＦＴ（Ｌ／
Ｗ＝８μｍ／４００μｍ）において効果的にバラツキを
抑えることができる。
【０１６６】これらのことから、半導体膜表面の平坦化
を向上させることによってゲート絶縁膜の膜厚を薄くし
ても、オフ電流のバラツキが低減され、ＴＦＴの歩留ま
りが向上される。ＧＯＬＤ構造のＴＦＴにおいてはゲー
ト絶縁膜が薄くなると寄生容量が増加するが、ゲート電
極（第１導電層）のテーパー部となる部分サイズを小さ
くして寄生容量を低減すれば、ｆ特性も向上してさらな
る高速動作が可能となり、且つ、十分な信頼性を有する
ＴＦＴとなる。
【０１６７】なお、画素部２０７の画素ＴＦＴにおいて
も、第２のレーザー光の照射によりオフ電流の低減、お
よびバラツキの低減が実現される。
【０１６８】また、本実施例では反射型の表示装置を形
成するためのアクティブマトリクス基板を作製する例を
示したが、画素電極を透明導電膜で形成すると、フォト
マスクは１枚増えるものの、透過型の表示装置を形成す
ることができる。
【０１６９】また、本実施例は、実施の形態１〜３のい
ずれとも自由に組みあわせることが可能である。
【０１７０】［実施例２］本実施例は、実施例１におい
て、下地絶縁膜の成膜温度と、非晶質構造を有する半導
体膜の成膜温度を同一とする例である。
【０１７１】基板としては、ガラス基板（＃１７３７）
を用い、下地絶縁膜としては、プラズマＣＶＤ法で成膜
温度３００℃、原料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作
製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ
＝２７％、Ｎ＝２４％、Ｈ＝１７％）を５０nm（好まし
くは１０〜２００nm）形成する。次いで、表面をオゾン
水で洗浄した後、表面の酸化膜を希フッ酸（１／１００
希釈）で除去する。次いでプラズマＣＶＤ法で成膜温度
３００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化
窒化水素化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９
％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは５
０〜２００nm）の厚さに積層形成し、さらに大気解放せ
ずにプラズマＣＶＤ法で成膜温度３００℃、成膜ガスＳ
ｉＨ4で非晶質構造を有する半導体膜（ここではアモル
ファスシリコン膜）を５４ｎｍの厚さ（好ましくは２５
〜８０ｎｍ）で形成する。
【０１７２】このように下地絶縁膜の成膜温度と、非晶
質半導体膜を形成する成膜温度をほぼ同一、本実施例で
は３００℃とすることで下地絶縁膜上に微小な凸部のな
い平坦性の優れた表面を有する非晶質半導体膜を得るこ
とができ、後の工程でレーザー光を照射しても微小な穴
の発生を抑えることができる。また、下地絶縁膜の成膜
温度と、非晶質半導体膜を形成する成膜温度とを４００
℃としても同様の結果が得られる。
【０１７３】また、実施例１中に示した第２のレーザー
光のように、半導体膜に対し真空中または不活性ガス雰
囲気でレーザー光を照射する場合において、微小な穴が
発生しやすいので、本実施例は、特に有効である。
【０１７４】非晶質構造を有する半導体膜の成膜工程以
降は、実施例１と同一であるので詳細な説明を省略す
る。
【０１７５】本実施例で得られる平坦性の高い半導体膜
をＴＦＴの活性層に用いれば、耐圧が上がりＴＦＴの信
頼性がさらに向上する。
【０１７６】また、本実施例は、実施例１、実施の形態
１〜３のいずれとも自由に組みあわせることが可能であ
る。
【０１７７】［実施例３］本実施例では、実施例１また
は実施例２で作製したアクティブマトリクス基板から、
アクティブマトリクス型液晶表示装置を作製する工程を
以下に説明する。説明には図１６を用いる。
【０１７８】まず、実施例１に従い、図７の状態のアク
ティブマトリクス基板を得た後、図７のアクティブマト
リクス基板上に配向膜を形成しラビング処理を行う。な
お、本実施例では配向膜を形成する前に、アクリル樹脂
膜等の有機樹脂膜をパターニングすることによって基板
間隔を保持するための柱状のスペーサを所望の位置に形
成した。また、柱状のスペーサに代えて、球状のスペー
サを基板全面に散布してもよい。
【０１７９】次いで、対向基板を用意する。この対向基
板には、着色層、遮光層が各画素に対応して配置された
カラーフィルタが設けられている。また、駆動回路の部
分にも遮光層を設けた。このカラーフィルタと遮光層と
を覆う平坦化膜を設けた。次いで、平坦化膜上に透明導
電膜からなる対向電極を画素部に形成し、対向基板の全
面に配向膜を形成し、ラビング処理を施した。
【０１８０】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材で貼り
合わせる。シール材にはフィラーが混入されていて、こ
のフィラーと柱状スペーサによって均一な間隔を持って
２枚の基板が貼り合わせられる。その後、両基板の間に
液晶材料を注入し、封止剤（図示せず）によって完全に
封止する。液晶材料には公知の液晶材料を用いれば良
い。このようにしてアクティブマトリクス型液晶表示装
置が完成する。そして、必要があれば、アクティブマト
リクス基板または対向基板を所望の形状に分断する。さ
らに、公知の技術を用いて偏光板等を適宜設けた。そし
て、公知の技術を用いてＦＰＣを貼りつけた。
【０１８１】こうして得られた液晶モジュールの構成を
図１６の上面図を用いて説明する。
【０１８２】アクティブマトリクス基板３０１の中央に
は、画素部３０４が配置されている。画素部３０４の上
側には、ソース信号線を駆動するためのソース信号線駆
動回路３０２が配置されている。画素部３０４の左右に
は、ゲート信号線を駆動するためのゲート信号線駆動回
路３０３が配置されている。本実施例に示した例では、
ゲート信号線駆動回路３０３は画素部に対して左右対称
配置としているが、これは片側のみの配置でも良く、液
晶モジュールの基板サイズ等を考慮して、設計者が適宜
選択すれば良い。ただし、回路の動作信頼性や駆動効率
等を考えると、図１６に示した左右対称配置が望まし
い。
【０１８３】各駆動回路への信号の入力は、フレキシブ
ルプリント基板（Flexible Print Circuit：ＦＰＣ）３
０５から行われる。ＦＰＣ３０５は、基板３０１の所定
の場所まで配置された配線に達するように、層間絶縁膜
および樹脂膜にコンタクトホールを開口し、接続電極３
０９を形成した後、異方性導電膜等を介して圧着され
る。本実施例においては、接続電極はＩＴＯを用いて形
成した。
【０１８４】駆動回路、画素部の周辺には、基板外周に
沿ってシール剤３０７が塗布され、あらかじめアクティ
ブマトリクス基板上に形成されたスペーサ３１０によっ
て一定のギャップ（基板３０１と対向基板３０６との間
隔）を保った状態で、対向基板３０６が貼り付けられ
る。その後、シール剤３０７が塗布されていない部分よ
り液晶素子が注入され、封止剤３０８によって密閉され
る。以上の工程により、液晶モジュールが完成する。
【０１８５】また、ここでは全ての駆動回路を基板上に
形成した例を示したが、駆動回路の一部に数個のＩＣを
用いてもよい。
【０１８６】また、本実施例は、実施の形態１〜３、実
施例１、及び実施例２のいずれとも自由に組みあわせる
ことが可能である。
【０１８７】［実施例４］実施例１では画素電極が反射
性を有する金属材料で形成された反射型の表示装置の例
を示したが、本実施例では画素電極を透光性を有する導
電膜で形成した透過型の表示装置の例を示す。
【０１８８】層間絶縁膜を形成する工程までは実施例１
と同じであるので、ここでは省略する。実施例１に従っ
て層間絶縁膜を形成した後、透光性を有する導電膜から
なる画素電極６０１を形成する。透光性を有する導電膜
としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸
化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化
亜鉛（ＺｎＯ）等を用いればよい。
【０１８９】その後、層間絶縁膜６００にコンタクトホ
ールを形成する。次いで、画素電極と重なる接続電極６
０２を形成する。この接続電極６０２は、コンタクトホ
ールを通じてドレイン領域と接続されている。また、こ
の接続電極と同時に他のＴＦＴのソース電極またはドレ
イン電極も形成する。
【０１９０】また、ここでは全ての駆動回路を基板上に
形成した例を示したが、駆動回路の一部に数個のＩＣを
用いてもよい。
【０１９１】以上のようにしてアクティブマトリクス基
板が形成される。このアクティブマトリクス基板を用
い、実施例３に従って液晶モジュールを作製し、バック
ライト６０４、導光板６０５を設け、カバー６０６で覆
えば、図１７にその断面図の一部を示したようなアクテ
ィブマトリクス型液晶表示装置が完成する。なお、カバ
ーと液晶モジュールは接着剤や有機樹脂を用いて貼り合
わせる。また、基板と対向基板を貼り合わせる際、枠で
囲んで有機樹脂を枠と基板との間に充填して接着しても
よい。また、透過型であるので偏光板６０３は、アクテ
ィブマトリクス基板と対向基板の両方に貼り付ける。
【０１９２】また、本実施例は、実施の形態１〜３、及
び実施例１〜３のいずれとも自由に組みあわせることが
可能である。
【０１９３】［実施例５］本実施例では、ＥＬ（Electr
o Luminescence）素子を備えた発光表示装置を作製する
例を図１８に示す。
【０１９４】図１８（Ａ）は、ＥＬモジュールを示す上
面図、図１８（Ｂ）は図１８（Ａ）をＡ−Ａ’で切断し
た断面図である。絶縁表面を有する基板９００（例え
ば、ガラス基板、結晶化ガラス基板、もしくはプラスチ
ック基板等）に、画素部９０２、ソース側駆動回路９０
１、及びゲート側駆動回路９０３を形成する。これらの
画素部や駆動回路は、上記実施例に従えば得ることがで
きる。また、９１８はシール材、９１９はＤＬＣ膜であ
り、画素部および駆動回路部はシール材９１８で覆わ
れ、そのシール材は保護膜９１９で覆われている。さら
に、接着材を用いてカバー材９２０で封止されている。
熱や外力などによる変形に耐えるためカバー材９２０は
基板９００と同じ材質のもの、例えばガラス基板を用い
ることが望ましく、サンドブラスト法などにより図１８
に示す凹部形状（深さ３〜１０μｍ）に加工する。さら
に加工して乾燥剤９２１が設置できる凹部（深さ５０〜
２００μｍ）を形成することが望ましい。また、多面取
りでＥＬモジュールを製造する場合、基板とカバー材と
を貼り合わせた後、ＣＯ2レーザー等を用いて端面が一
致するように分断してもよい。
【０１９５】なお、９０８はソース側駆動回路９０１及
びゲート側駆動回路９０３に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）９０９からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにＦＰＣ
もしくはＰＷＢが取り付けられた状態をも含むものとす
る。
【０１９６】次に、断面構造について図１８（Ｂ）を用
いて説明する。基板９００上に絶縁膜９１０が設けら
れ、絶縁膜９１０の上方には画素部９０２、ゲート側駆
動回路９０３が形成されており、画素部９０２は電流制
御用ＴＦＴ９１１とそのドレインに電気的に接続された
画素電極９１２を含む複数の画素により形成される。ま
た、ゲート側駆動回路９０３はｎチャネル型ＴＦＴ９１
３とｐチャネル型ＴＦＴ７１４とを組み合わせたＣＭＯ
Ｓ回路を用いて形成される。
【０１９７】これらのＴＦＴ（９１１、９１３、９１４
を含む）は、上記実施例１のｎチャネル型ＴＦＴ２０
１、上記実施例１のｐチャネル型ＴＦＴ２０２に従って
作製すればよい。
【０１９８】なお、ＴＦＴとＥＬ素子の間に設ける絶縁
膜としては、アルカリ金属イオンやアルカリ土金属イオ
ン等の不純物イオンの拡散をブロックするだけでなく、
積極的にアルカリ金属イオンやアルカリ土金属イオン等
の不純物イオンを吸着する材料が好ましく、更には後の
プロセス温度に耐えうる材料が適している。これらの条
件に合う材料は、一例としてフッ素を多く含んだ窒化シ
リコン膜が挙げられる。窒化シリコン膜の膜中に含まれ
るフッ素濃度は、１×１０19／ｃｍ3以上、好ましくは
窒化シリコン膜中でのフッ素の組成比を１〜５％とすれ
ばよい。窒化シリコン膜中のフッ素がアルカリ金属イオ
ンやアルカリ土金属イオン等と結合し、膜中に吸着され
る。また、他の例としてアルカリ金属イオンやアルカリ
土金属イオン等を吸着するアンチモン（Ｓｂ）化合物、
スズ（Ｓｎ）化合物、またはインジウム（Ｉｎ）化合物
からなる微粒子を含む有機樹脂膜、例えば、五酸化アン
チモン微粒子（Ｓｂ2Ｏ5・ｎＨ2Ｏ）を含む有機樹脂膜
も挙げられる。なお、この有機樹脂膜は、平均粒径１０
〜２０ｎｍの微粒子が含まれており、光透過性も非常に
高い。この五酸化アンチモン微粒子で代表されるアンチ
モン化合物は、アルカリ金属イオン等の不純物イオンや
アルカリ土金属イオンを吸着しやすい。
【０１９９】画素電極９１２は発光素子（ＥＬ素子）の
陽極として機能する。また、画素電極９１２の両端には
バンク９１５が形成され、画素電極９１２上にはＥＬ層
９１６および発光素子の陰極９１７が形成される。
【０２００】ＥＬ層９１６としては、発光層、電荷輸送
層または電荷注入層を自由に組み合わせてＥＬ層（発光
及びそのためのキャリアの移動を行わせるための層）を
形成すれば良い。例えば、低分子系有機ＥＬ材料や高分
子系有機ＥＬ材料を用いればよい。また、ＥＬ層として
一重項励起により発光（蛍光）する発光材料（シングレ
ット化合物）からなる薄膜、または三重項励起により発
光（リン光）する発光材料（トリプレット化合物）から
なる薄膜を用いることができる。また、電荷輸送層や電
荷注入層として炭化珪素等の無機材料を用いることも可
能である。これらの有機ＥＬ材料や無機材料は公知の材
料を用いることができる。
【０２０１】陰極９１７は全画素に共通の配線としても
機能し、接続配線９０８を経由してＦＰＣ９０９に電気
的に接続されている。さらに、画素部９０２及びゲート
側駆動回路９０３に含まれる素子は全て陰極９１７、シ
ール材９１８、及び保護膜９１９で覆われている。
【０２０２】なお、シール材９１８としては、できるだ
け可視光に対して透明もしくは半透明な材料を用いるの
が好ましい。また、シール材９１８はできるだけ水分や
酸素を透過しない材料であることが望ましい。
【０２０３】また、シール材９１８を用いて発光素子を
完全に覆った後、すくなくとも図１８に示すようにＤＬ
Ｃ膜等からなる保護膜９１９をシール材９１８の表面
（露呈面）に設けることが好ましい。また、基板の裏面
を含む全面に保護膜を設けてもよい。ここで、外部入力
端子（ＦＰＣ）が設けられる部分に保護膜が成膜されな
いように注意することが必要である。マスクを用いて保
護膜が成膜されないようにしてもよいし、ＣＶＤ装置で
マスキングテープとして用いるテフロン（登録商標）等
のテープで外部入力端子部分を覆うことで保護膜が成膜
されないようにしてもよい。
【０２０４】以上のような構造で発光素子をシール材９
１８及び保護膜で封入することにより、発光素子を外部
から完全に遮断することができ、外部から水分や酸素等
のＥＬ層の酸化による劣化を促す物質が侵入することを
防ぐことができる。従って、信頼性の高い発光装置を得
ることができる。
【０２０５】また、画素電極を陰極とし、ＥＬ層と陽極
を積層して図１８とは逆方向に発光する構成としてもよ
い。図１９にその一例を示す。なお、上面図は同一であ
るので省略する。
【０２０６】図１９に示した断面構造について以下に説
明する。基板１０００としては、ガラス基板や石英基板
の他にも、半導体基板または金属基板も使用することが
できる。基板１０００上に絶縁膜１０１０が設けられ、
絶縁膜１０１０の上方には画素部１００２、ゲート側駆
動回路１００３が形成されており、画素部１００２は電
流制御用ＴＦＴ１０１１とそのドレインに電気的に接続
された画素電極１０１２を含む複数の画素により形成さ
れる。また、ゲート側駆動回路１００３はｎチャネル型
ＴＦＴ１０１３とｐチャネル型ＴＦＴ１０１４とを組み
合わせたＣＭＯＳ回路を用いて形成される。
【０２０７】画素電極１０１２は発光素子の陰極として
機能する。また、画素電極１０１２の両端にはバンク１
０１５が形成され、画素電極１０１２上にはＥＬ層１０
１６および発光素子の陽極１０１７が形成される。
【０２０８】陽極１０１７は全画素に共通の配線として
も機能し、接続配線１００８を経由してＦＰＣ１００９
に電気的に接続されている。さらに、画素部１００２及
びゲート側駆動回路１００３に含まれる素子は全て陽極
１０１７、シール材１０１８、及びＤＬＣ等からなる保
護膜１０１９で覆われている。また、カバー材１０２１
と基板１０００とを接着剤で貼り合わせた。また、カバ
ー材には凹部を設け、乾燥剤１０２１を設置する。
【０２０９】なお、シール材１０１８としては、できる
だけ可視光に対して透明もしくは半透明な材料を用いる
のが好ましい。また、シール材１０１８はできるだけ水
分や酸素を透過しない材料であることが望ましい。
【０２１０】また、図１９では、画素電極を陰極とし、
ＥＬ層と陽極を積層したため、発光方向は図１９に示す
矢印の方向となっている。
【０２１１】本実施例では、実施例１で得られる電気特
性、信頼性ともに高いＴＦＴを用いるため、従来の素子
に比べて信頼性の高い発光素子を形成することができ
る。また、そのような発光素子を有する発光装置を表示
部として用いることにより高性能な電気器具を得ること
ができる。
【０２１２】なお、本実施例は実施の形態１〜３、実施
例１、実施例２と自由に組み合わせることが可能であ
る。
【０２１３】［実施例６］実施例１はトップゲート型Ｔ
ＦＴの例であったが、本発明は、ＴＦＴの構造に限定さ
れることなく適用することができる。本実施例では、半
導体層を挟んで２つのゲート電極を持つＴＦＴに適用し
た例を図２０に示す。
【０２１４】まず、基板１１００上に第１のゲート配線
１１０１を設ける。第１のゲート配線１１０１として
は、導電型を付与する不純物元素がドープされたｐｏｌ
ｙ−ＳｉやＷＳｉX（Ｘ＝２．０〜２．８）、Ａｌ、Ｔ
ａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料及びそれらの積層構
造を用いることができる。なお基板１１００からの不純
物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜
または酸化窒化シリコン膜などの絶縁膜から成る下地絶
縁膜を形成してもよい。
【０２１５】次いで、第１のゲート配線１１０１を覆っ
て５００ｎｍ程度の膜厚を有する第１絶縁膜１１０２を
形成する。この第１絶縁膜１１０２は、プラズマＣＶＤ
法、またはスパッタ法等で形成されるシリコンを含む絶
縁膜を用いる。また、この第１絶縁膜は、有機絶縁物材
料膜、酸化シリコン膜、酸化窒化シリコン膜、窒化シリ
コン膜、またはこれらを組み合わせた積層膜で形成すれ
ば良い。
【０２１６】次いで、実施の形態１乃至３のいずれか一
に従って第２絶縁膜１１０３と非晶質構造を有する半導
体膜、ここでは非晶質シリコン膜とをプラズマＣＶＤ法
を用い、同じ成膜温度で積層形成する。第２絶縁膜１１
０３上に上記微小な凸部のない平坦性の優れた表面を有
する非晶質半導体膜を得ることができ、後の工程でレー
ザー光を照射しても上記微小な穴の発生を抑えることが
できる。
【０２１７】また、本実施例では、第２絶縁膜１１０３
と非晶質構造を有する半導体膜との成膜温度を同じにし
た例を示したが、第１絶縁膜１１０２と第２絶縁膜１１
０３と非晶質構造を有する半導体膜の成膜温度を全て同
じにしてもよい。なお、本実施例において、半導体膜に
対する下地絶縁膜が第１絶縁膜及び第２絶縁膜である。
【０２１８】次いで、非晶質構造を有する半導体膜を実
施の形態１または実施例１に記載の結晶化技術を用いて
結晶化させて結晶質シリコン膜（ｐｏｌｙ−Ｓｉ）を形
成した後、島状にパターニングを施した。本実施例で
は、実施例１の結晶化技術を用い、さらに実施例１に示
した半導体膜表面の平坦化を行う第２のレーザー光の照
射を窒素雰囲気中または真空中で行う。こうして得られ
る平坦性の高い半導体膜をＴＦＴの活性層に用いれば、
耐圧が上がりＴＦＴの信頼性が向上する。
【０２１９】次いで、半導体層を覆うゲート絶縁膜１１
０７を形成した後、第２のゲート電極１１０８を形成す
る。次いで、半導体にｎ型を付与する不純物元素（Ｐ、
Ａｓ等）、ここではリンを適宜添加して、ソース領域１
１０４及びドレイン領域１１０５を形成する。添加した
後、不純物元素を活性化するために加熱処理、強光の照
射、またはレーザー光の照射を行う。
【０２２０】以降の工程は、層間絶縁膜１１０９を形成
し、水素化を行って、ソース領域、ドレイン領域に達す
るコンタクトホール、第１のゲート電極に達するコンタ
クトホール、第２のゲート電極に達するコンタクトホー
ルなどを形成し、ソース電極１１１０、ドレイン電極１
１１１などを形成してＴＦＴ（ｎチャネル型ＴＦＴ）を
完成させる。こうして得られるＴＦＴを図２０（Ａ）に
示す。なお、図２０（Ａ）中、１１０６はチャネル形成
領域である。
【０２２１】また、本構成によれば、各画素のＴＦＴ
は、チャネル形成領域１１０６の上方及び下方に絶縁膜
を介してゲート電極を備えたデュアルゲート構造とする
ことができ、第１絶縁膜及び第２絶縁膜を適切な膜厚に
設定することにより、第１のゲート電極と他の配線とで
形成される寄生容量を抑制しながらＴＦＴの特性を向上
することができる。また、本実施例の構造はデュアルゲ
ート構造となっているため、Ｓ値は優れた値を示す。
【０２２２】また、図２０（Ａ）に示したように上記工
程では、半導体層が第１のゲート電極の影響を受けて段
差が形成される。
【０２２３】この段差をなくすため、ＣＭＰ（Chemical
Mechanical Polishing）技術などの平坦化を行えば、
図２０（Ｂ）に示すＴＦＴ構造を得ることができる。
【０２２４】まず、基板１２００上に第１のゲート電極
１２０１を形成し、第１絶縁膜を形成する。次いで、Ｃ
ＭＰ法または機械的ポリッシングにより表面を研磨して
平坦な第１絶縁膜１２０２を形成する。例えば、第１絶
縁膜における表面の最大高さ（Ｒmax）が０．５μｍ以
下、好ましくは０．３μｍ以下となるようにする。
【０２２５】ＣＭＰ法ではスラリーなどを用いるため、
不純物が混入しやすい。そこで、さらに第２絶縁膜１２
０３を形成する。第２絶縁膜１２０３を設け、後に形成
される半導体層への不純物拡散を防止する。本実施例で
は、実施の形態１乃至３のいずれか一に従って第２絶縁
膜１２０３と非晶質構造を有する半導体膜、ここでは非
晶質シリコン膜とをプラズマＣＶＤ法を用い、同じ成膜
温度で積層形成する。第２絶縁膜１２０３上に上記微小
な凸部のない平坦性の優れた表面を有する非晶質半導体
膜を得ることができ、後の工程でレーザー光を照射して
も上記微小な穴の発生を抑えることができる。
【０２２６】また、第２絶縁膜１２０３と非晶質構造を
有する半導体膜との成膜温度を同じにした例を示した
が、第１絶縁膜１２０２と第２絶縁膜１２０３と非晶質
構造を有する半導体膜の成膜温度を全て同じにしてもよ
い。なお、本実施例において、半導体膜に対する下地絶
縁膜が第１絶縁膜及び第２絶縁膜である。
【０２２７】次いで、非晶質構造を有する半導体膜を実
施の形態１または実施例１に記載の結晶化技術を用いて
結晶化させて結晶質シリコン膜（ｐｏｌｙ−Ｓｉ）を形
成した後、島状にパターニングを施す。本実施例では、
実施例１の結晶化技術を用い、さらに実施例１に示した
半導体膜表面の平坦化を行う第２のレーザー光の照射を
窒素雰囲気中または真空中で行う。こうして得られる平
坦性の高い半導体膜をＴＦＴの活性層に用いれば、耐圧
が上がりＴＦＴの信頼性が向上する。
【０２２８】次いで、半導体層を覆うゲート絶縁膜１２
０７を形成した後、第２のゲート電極１２０８を形成す
る。次いで、半導体にｎ型を付与する不純物元素（Ｐ、
Ａｓ等）、ここではリンを適宜添加して、ソース領域１
２０４及びドレイン領域１２０５を形成する。添加した
後、不純物元素を活性化するために加熱処理、強光の照
射、またはレーザー光の照射を行う。
【０２２９】以降の工程は、層間絶縁膜１２０９を形成
し、水素化を行って、ソース領域、ドレイン領域に達す
るコンタクトホール、第１のゲート電極に達するコンタ
クトホール、第２のゲート電極に達するコンタクトホー
ルなどを形成し、ソース電極１２１０、ドレイン電極１
２１１などを形成してＴＦＴ（ｎチャネル型ＴＦＴ）を
完成させる。こうして得られるＴＦＴを図２０（Ｂ）に
示す。なお、図２０（Ｂ）中、１２０６はチャネル形成
領域である。
【０２３０】図２０（Ｂ）の構成は、図２０（Ａ）と比
較して平坦化処理の工程が増えるが、より平坦な半導体
膜表面を有する構造とすることができる。
【０２３１】なお、本実施例は実施の形態１〜３、実施
例１〜５と自由に組み合わせることが可能である。
【０２３２】［実施例７］図２１は本発明に適用可能な
レーザー処理装置の一態様を示す図である。この装置は
レーザー７００、光学系７０１、基板ステージ７０２、
基板搬送手段７０４、ブロワー７１０などから構成され
ている。また、付随するものとして、基板７１１を保管
するカセット７０８、カセットを保持する７０７、ブロ
ワーから供給されたガスで基板上のゴミ等を除去するた
めのガス噴出口となるノズル７０９などが備えられてい
る。なお、ノズル７０９から放出するガスはレーザー光
が照射される領域およびその周辺に吹き付けられる。ま
た、ノズル７０９から放出するガスを加熱させれば、基
板をも加熱することも可能である。
【０２３３】レーザーは波長４００nm以下の光を発振す
るエキシマレーザーなどの気体レーザーや、Ｎｄ−ＹＡ
Ｇレーザー、ＹＬＦレーザーなどの固体レーザーを用い
る。Ｎｄ−ＹＡＧレーザーでは基本波（１０６０nm）の
他に、第２高調波（５３２nm）や第３高調波（３５３．
３nm）などを用いることができる。これらのレーザーは
パルス発振するものを用い、発振周波数は５〜３００Hz
程度のものが採用される。
【０２３４】光学系７１０はレーザー７００から放出さ
れるレーザー光を集光及び伸張して、被照射面に断面形
状が細い線状のレーザー光を照射するためのものであ
る。その構成は任意なものとして良いが、シリンドリカ
ルレンズアレイ７１２、シリンドリカルレンズ７１３、
ミラー７１４、ダブレットシリンドリカルレンズ７１５
などを用いて構成する。レンズの大きさにもよるが、長
手方向は１００〜４００mm程度、短手方向は１００〜５
００μm程度の線状レーザー光を照射することが可能で
ある。
【０２３５】ステージ７０２は処理する基板７１１を保
持し、レーザーと同期して移動させるためのものであ
る。
【０２３６】基板７１１のカセット７０８からの取り出
し、及びレーザー処理に伴う移動は搬送手段７０４によ
り行う。搬送手段７０４にはアーム７０５が備えられて
いる。アーム７０５は基板７１１の一端を掴み一軸方向
に動かすことにより、前述の線状レーザー光を基板の全
面に照射することが可能となる。搬送手段７０４は制御
装置７０６によりレーザー７００の発振と連動して動作
させる。
【０２３７】また、基板７１１の一辺が線状レーザー光
の長手方向の長さよりも大きい場合には、一軸方向と直
交する方向に基板を動かすことが可能な搬送手段を設け
る（図示せず）。互いに交差する方向に基板を動かすこ
とが可能な２つの搬送手段により、前述の線状レーザー
光を基板の全面に照射することが可能となる。
【０２３８】このようなレーザー装置は、特に一辺が１
０００mmを超え、かつ厚さが１mm以下のガラス基板を処
理する場合にも適用できる。例えば、１２００mm×１６
０mmや２０００mm×２５００mmであって、厚さが０．４
〜０．７mmのガラス基板を処理することもできる。
【０２３９】また、本実施例は、実施の形態１〜３、或
いは実施例１乃至６のいずれか一と自由に組み合わせる
ことが可能である。例えば、実施例１における第１のレ
ーザー光の照射に適用することが可能であり、その際ノ
ズルから吹きつけるガスを大気または酸素を含むガスと
してレーザー光の照射領域に吹きつければよい。また、
実施例１における第２のレーザー光の照射に適用するこ
とも可能であり、その場合には、ノズルから吹きつける
ガスを不活性気体、例えば窒素としてレーザー光の照射
領域に吹きつけ、半導体膜表面の平坦化を行えばよい。
従って、本実施例と実施例１と組み合わせる場合、レー
ザー光の照射処理室内の雰囲気を入れ替える必要なく、
ノズルから吹きつけるガスを適宜切り替えることによっ
て第１のレーザー光の照射及び第２のレーザー光の照射
を短時間で行うことができる。
【０２４０】［実施例８］本発明を実施して形成された
駆動回路や画素部は様々なモジュール（アクティブマト
リクス型液晶モジュール、アクティブマトリクス型ＥＬ
モジュール、アクティブマトリクス型ＥＣモジュール）
に用いることができる。即ち、それらを表示部に組み込
んだ電子機器全てに本発明を実施できる。
【０２４１】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、カーナビゲーション、プロジ
ェクタ、カーステレオ、パーソナルコンピュータ、携帯
情報端末（モバイルコンピュータ、携帯電話または電子
書籍等）などが挙げられる。それらの一例を図２２〜図
２４に示す。
【０２４２】図２２（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を表示部２
００３に適用することができる。
【０２４３】図２２（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２に適用することが
できる。
【０２４４】図２２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５に適用
できる。
【０２４５】図２２（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２に適用することが
できる。
【０２４６】図２２（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２に適用
することができる。
【０２４７】図２２（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本発
明を表示部２５０２に適用することができる。
【０２４８】図２３（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶モ
ジュール２８０８に適用することができる。
【０２４９】図２３（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶モジュール２８０８に適用
することができる。
【０２５０】なお、図２３（Ｃ）は、図２３（Ａ）及び
図２３（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶モジュール２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図２３（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。
【０２５１】また、図２３（Ｄ）は、図２３（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図２３（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
【０２５２】ただし、図２３に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬモジュールでの適
用例は図示していない。
【０２５３】図２４（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０
６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７
等を含む。本発明を表示部２９０４に適用することがで
きる。
【０２５４】図２４（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３に適用す
ることができる。
【０２５５】図２４（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。
【０２５６】ちなみに図２４（Ｃ）に示すディスプレイ
は中小型または大型のもの、例えば５〜２０インチの画
面サイズのものである。また、このようなサイズの表示
部を形成するためには、基板の一辺が１ｍのものを用
い、多面取りを行って量産することが好ましい。
【０２５７】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器の作製方法に適用すること
が可能である。また、本実施例の電子機器は実施例１〜
７のどのような組み合わせからなる構成を用いても実現
することができる。
【０２５８】
【発明の効果】本発明により、下地絶縁膜上に図２６に
示したような微小な凸部のない平坦性の優れた表面を有
する非晶質半導体膜を得ることができ、レーザー光を照
射しても図２５に示したような微小な穴の発生を抑える
ことができる。
【０２５９】また、半導体膜に対し真空中または不活性
ガス雰囲気でレーザー光を照射する場合においても、図
２５に示したような微小な穴の発生を抑えることができ
る。
【０２６０】本発明により平坦性の高い半導体膜をＴＦ
Ｔの活性層に用いれば、耐圧が上がりＴＦＴの信頼性が
向上する。特にＴＦＴのオフ電流値を低減することがで
きるとともに、バラツキも抑制することができる。従っ
て、そのようなＴＦＴを用いた半導体装置の動作特性を
向上させ、かつ、低消費電力化を実現することができ
る。
【図面の簡単な説明】
【図１】 本発明を示す図。（実施の形態１）
【図２】 本発明を示す図。（実施の形態２）
【図３】 本発明を示す図。（実施の形態３）
【図４】 本発明を示す図。（実施の形態３）
【図５】 アクティブマトリクス基板の作製工程を示
す図。
【図６】 アクティブマトリクス基板を示す図。
【図７】 アクティブマトリクス基板を示す図。
【図８】 ゲート電極近傍を観察したＴＥＭ写真図。
【図９】 ＴＦＴ（ゲート絶縁膜１１５ｎｍ）におけ
る劣化率を示すグラフである。
【図１０】 ＴＦＴ（ゲート絶縁膜８０ｎｍ）における
劣化率を示すグラフである。
【図１１】 ＴＦＴ（ゲート絶縁膜６０ｎｍ）における
劣化率を示すグラフである。
【図１２】 Ｌ／Ｗ＝２／８であるＴＦＴ（ゲート絶縁
膜１１５ｎｍ）におけるオフ電流値を示すグラフであ
る。
【図１３】 Ｌ／Ｗ＝２／８であるＴＦＴ（ゲート絶縁
膜８０ｎｍ）におけるオフ電流値を示すグラフである。
【図１４】 Ｌ／Ｗ＝２／８であるＴＦＴ（ゲート絶縁
膜６０ｎｍ）におけるオフ電流値を示すグラフである。
【図１５】 Ｌ／Ｗ＝７／４０であるＴＦＴ（ゲート絶
縁膜６０ｎｍ）におけるオフ電流値を示すグラフであ
る。
【図１６】 ＡＭ−ＬＣＤの外観を示す図。（実施例
３）
【図１７】 液晶表示装置の断面図の一例を示す図であ
る。（実施例４）
【図１８】 ＥＬモジュールの上面および断面を示す図
である。（実施例５）
【図１９】 ＥＬモジュールの断面を示す図である。
（実施例５）
【図２０】 ＴＦＴの一例を示す図である。（実施例
６）
【図２１】 レーザー装置を示す図である。（実施例
７）
【図２２】 電子機器の一例を示す図。
【図２３】 電子機器の一例を示す図。
【図２４】 電子機器の一例を示す図。
【図２５】 微小な凸部を観察したＳＥＭ（５万倍）写
真図。
【図２６】 微小な穴を観察したＳＥＭ（３．５万倍）
写真図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２７Ａ ６２７Ｚ Ｆターム(参考） 2H092 GA59 JA25 JA34 JA37 JA41 JA46 JB56 KA04 KA05 KA10 KB24 KB25 MA08 MA13 MA17 MA18 MA27 MA30 NA27 NA29 5F052 AA02 BA02 BA15 BA18 BB02 BB07 CA08 DA01 DA02 DA03 DB03 EA11 EA15 EA16 FA06 FA19 JA01 5F110 AA06 AA09 AA13 AA18 BB02 BB04 CC02 CC04 CC06 CC08 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE15 EE23 EE28 EE30 EE42 FF01 FF02 FF03 FF04 FF09 FF30 GG01 GG02 GG13 GG25 GG28 GG29 GG32 GG43 GG45 GG47 GG51 GG60 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL06 HL07 HM13 HM15 NN03 NN04 NN23 NN24 NN27 NN35 NN72 NN73 NN78 PP01 PP02 PP03 PP04 PP05 PP06 PP10 PP13 PP29 PP34 PP35 QQ03 QQ04 QQ09 QQ11 QQ19 QQ21 QQ23 QQ25 QQ28

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面上に下地絶縁膜を形成する第１工
    程と、前記下地絶縁膜上に非晶質半導体膜を形成する第
    ２工程と、前記非晶質半導体膜にレーザー光を照射して
    結晶化を行い、結晶構造を有する半導体膜を形成する第
    ３工程とを有し、前記下地絶縁膜の成膜温度と前記非晶
    質半導体膜の成膜温度とが同一であることを特徴とする
    半導体装置の作製方法。
  2. 【請求項２】絶縁表面上に下地絶縁膜を形成する第１工
    程と、前記下地絶縁膜上に非晶質半導体膜を形成する第
    ２工程と、前記非晶質半導体膜にレーザー光を照射して
    結晶化を行い、結晶構造を有する半導体膜を形成する第
    ３工程とを有し、前記下地絶縁膜の成膜温度と前記非晶
    質半導体膜の成膜温度との差が±５０℃の範囲内である
    ことを特徴とする半導体装置の作製方法。
  3. 【請求項３】絶縁表面上に下地絶縁膜を形成する第１工
    程と、前記下地絶縁膜上に非晶質半導体膜を形成する第
    ２工程と、前記非晶質半導体膜にレーザー光を照射する
    第３工程とを有し、前記下地絶縁膜の成膜温度と前記非
    晶質半導体膜の成膜温度との差が±５０℃の範囲内であ
    ることを特徴とする半導体装置の作製方法。
  4. 【請求項４】絶縁表面上に下地絶縁膜を形成する第１工
    程と、前記下地絶縁膜上に非晶質半導体膜を形成する第
    ２工程と、前記非晶質半導体膜にレーザー光を照射して
    結晶化を行い、結晶構造を有する半導体膜及び該膜上に
    酸化膜とを形成する第３工程と、前記酸化膜を除去する
    第４工程と、不活性気体雰囲気または真空中でレーザー
    光を照射して前記半導体膜の表面を平坦化する第５工程
    とを有し、前記下地絶縁膜の成膜温度と前記非晶質半導
    体膜の成膜温度との差が±５０℃の範囲内であることを
    特徴とする半導体装置の作製方法。
  5. 【請求項５】請求項４において、前記第５工程における
    レーザー光のエネルギー密度は、前記第３工程における
    レーザー光のエネルギー密度より高いことを特徴とする
    半導体装置の作製方法。
  6. 【請求項６】請求項４または請求項５において、前記第
    ５工程におけるレーザー光のオーバーラップ率は、前記
    第３工程におけるレーザー光のオーバーラップ率より少
    ないことを特徴とする半導体装置の作製方法。
  7. 【請求項７】絶縁表面上に下地絶縁膜を形成する第１工
    程と、前記下地絶縁膜上に非晶質半導体膜を形成する第
    ２工程と、 前記非晶質半導体膜に金属元素を添加する第３工程と、 前記半導体膜を加熱処理した後、レーザー光を照射して
    結晶構造を有する半導体膜及び該膜上に酸化膜を形成す
    る第４工程と、 前記酸化膜を除去する第５工程と、不活性気体雰囲気ま
    たは真空中でレーザー光を照射して前記半導体膜の表面
    を平坦化する第６工程とを有し、前記下地絶縁膜の成膜
    温度と前記非晶質半導体膜の成膜温度との差が±５０℃
    の範囲内であることを特徴とする半導体装置の作製方
    法。
  8. 【請求項８】絶縁表面上に下地絶縁膜を形成する第１工
    程と、 前記下地絶縁膜上に非晶質構造を有する第１の半導体膜
    を形成する第２工程と、 前記非晶質構造を有する第１の半導体膜に金属元素を添
    加する第３工程と、 前記第１の半導体膜を加熱処理した後、レーザー光を照
    射して結晶構造を有する第１の半導体膜及び該膜上に酸
    化膜を形成する第４工程と、 前記酸化膜を除去する第５工程と、 不活性気体雰囲気または真空中でレーザー光を照射して
    前記第１の半導体膜の表面を平坦化する第６工程と、 前記結晶構造を有する半導体膜の表面をオゾンを含む溶
    液で酸化してバリア層を形成する第７工程と、 前記バリア層上に希ガス元素を含む第２の半導体膜を形
    成する第８工程と、 前記第２の半導体膜に前記金属元素をゲッタリングして
    結晶構造を有する第１の半導体膜中の前記金属元素を除
    去または低減する第９工程と、 前記第２の半導体膜及びバリア層を除去する第１０工程
    とを有し、 前記下地絶縁膜の成膜温度と前記非晶質構造を有する第
    １の半導体膜の成膜温度との差が±５０℃の範囲内であ
    ることを特徴とする半導体装置の作製方法。
  9. 【請求項９】請求項８において、前記希ガス元素はＨ
    ｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複
    数種であることを特徴とする半導体装置の作製方法。
  10. 【請求項１０】請求項８または請求項９において、前記
    第２の半導体膜は、希ガス元素を含む雰囲気中で半導体
    をターゲットとするスパッタ法により形成することを特
    徴とする半導体装置の作製方法。
  11. 【請求項１１】請求項７乃至１１のいずれか一におい
    て、前記第４工程における加熱処理は、熱処理または強
    光を照射する処理であることを特徴とする半導体装置の
    作製方法。
  12. 【請求項１２】請求項１１において、前記強光は、ハロ
    ゲンランプ、メタルハライドランプ、キセノンアークラ
    ンプ、カーボンアークランプ、高圧ナトリウムランプ、
    または高圧水銀ランプから射出された光であることを特
    徴とする半導体装置の作製方法。
  13. 【請求項１３】請求項７乃至１２のいずれか一におい
    て、前記金属元素はＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐ
    ｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種ま
    たは複数種であることを特徴とする半導体装置の作製方
    法。
  14. 【請求項１４】請求項１乃至１３のいずれか一におい
    て、前記レーザー光は、エキシマレーザ、YAGレーザ、Y
    VO4 レーザ、またはYLFレーザから射出されたレーザー
    光であることを特徴とする半導体装置の作製方法。
  15. 【請求項１５】請求項４乃至１４のいずれか一におい
    て、前記不活性気体雰囲気は、窒素雰囲気であることを
    特徴とする半導体装置の作製方法。
  16. 【請求項１６】請求項１乃至１５のいずれか一におい
    て、前記レーザー光は、パルス発振または連続発振のレ
    ーザから射出されたレーザー光であることを特徴とする
    半導体装置の作製方法。
  17. 【請求項１７】絶縁表面上に下地絶縁膜を形成する第１
    工程と、前記下地絶縁膜上に非晶質半導体膜を形成する
    第２工程と、 前記非晶質半導体膜に金属元素を添加する第３工程と、 前記半導体膜を加熱処理した後、パルス発振のレーザー
    光を照射して結晶構造を有する半導体膜及び該膜上に酸
    化膜を形成する第４工程と、 前記酸化膜を除去する第５工程と、不活性気体雰囲気ま
    たは真空中で連続発振のレーザー光を照射して前記半導
    体膜の表面を平坦化する第６工程とを有し、前記下地絶
    縁膜の成膜温度と前記非晶質半導体膜の成膜温度との差
    が±５０℃の範囲内であることを特徴とする半導体装置
    の作製方法。
JP2002156773A 2001-06-01 2002-05-30 半導体装置の作製方法 Withdrawn JP2003051446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002156773A JP2003051446A (ja) 2001-06-01 2002-05-30 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-166642 2001-06-01
JP2001166642 2001-06-01
JP2002156773A JP2003051446A (ja) 2001-06-01 2002-05-30 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2003051446A true JP2003051446A (ja) 2003-02-21

Family

ID=19009153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002156773A Withdrawn JP2003051446A (ja) 2001-06-01 2002-05-30 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US6803296B2 (ja)
JP (1) JP2003051446A (ja)
KR (1) KR100817879B1 (ja)
CN (1) CN1332418C (ja)
TW (1) TW544938B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006092817A (ja) * 2004-09-22 2006-04-06 Ind Technol Res Inst 上方向発光型の有機発光ダイオード画素製造方法及び構造
US7141823B2 (en) 2001-09-27 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor semiconductor device
US7329594B2 (en) 2002-06-28 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2008166334A (ja) * 2006-12-27 2008-07-17 Mitsubishi Electric Corp 表示装置及びその製造方法
US7674663B2 (en) 2002-10-07 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Method of irradiating laser, laser irradiation system, and manufacturing method of semiconductor device
US7700462B2 (en) 2003-02-28 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
WO2016169162A1 (zh) * 2015-04-24 2016-10-27 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
US7199027B2 (en) * 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP4869509B2 (ja) 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7335255B2 (en) * 2002-11-26 2008-02-26 Semiconductor Energy Laboratory, Co., Ltd. Manufacturing method of semiconductor device
TW595002B (en) * 2003-04-16 2004-06-21 Au Optronics Corp Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
KR20050113294A (ko) * 2004-05-25 2005-12-02 삼성전자주식회사 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법
US7935892B2 (en) * 2005-04-14 2011-05-03 Panasonic Corporation Electronic circuit device and method for manufacturing same
TWI294689B (en) * 2005-09-14 2008-03-11 Ind Tech Res Inst Method of tft manufacturing and a base-board substrate structure
US7572741B2 (en) 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
TWI307171B (en) * 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
US7745268B2 (en) * 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101117643B1 (ko) * 2010-04-08 2012-03-05 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법
CN102943250A (zh) * 2012-11-09 2013-02-27 北京力量激光元件有限责任公司 独立控制五温区ZnSe合成沉积炉

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878329A (ja) * 1994-09-05 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08264441A (ja) * 1994-12-16 1996-10-11 Semiconductor Energy Lab Co Ltd 結晶珪素半導体作製方法
JPH09205213A (ja) * 1996-01-26 1997-08-05 Semiconductor Energy Lab Co Ltd 半導体薄膜の作製方法
JPH1131660A (ja) * 1997-07-14 1999-02-02 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法及び半導体装置の作製方法
JP2000081642A (ja) * 1998-07-06 2000-03-21 Hitachi Ltd 液晶表示装置およびその製造方法
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP2001060551A (ja) * 1999-08-19 2001-03-06 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114226B2 (ja) * 1991-03-25 2000-12-04 富士ゼロックス株式会社 薄膜トランジスタの製造方法
JP2817613B2 (ja) * 1994-02-23 1998-10-30 日本電気株式会社 結晶シリコン膜の形成方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3464285B2 (ja) * 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4083821B2 (ja) * 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1997001863A1 (fr) * 1995-06-26 1997-01-16 Seiko Epson Corporation Procede de formation de film semi-conducteur cristallin, procede de production de transistor a couche mince, procede de production de cellules solaires et dispositif cristal liquide a matrice active
JP3511422B2 (ja) * 1995-07-19 2004-03-29 株式会社半導体エネルギー研究所 半導体作製方法
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JPH09293872A (ja) * 1996-04-26 1997-11-11 Sharp Corp 薄膜トランジスタの製造方法
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000114526A (ja) * 1998-08-07 2000-04-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3704437B2 (ja) * 1999-02-22 2005-10-12 本田技研工業株式会社 油圧作動機器用制御弁を備えたエンジン
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878329A (ja) * 1994-09-05 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08264441A (ja) * 1994-12-16 1996-10-11 Semiconductor Energy Lab Co Ltd 結晶珪素半導体作製方法
JPH09205213A (ja) * 1996-01-26 1997-08-05 Semiconductor Energy Lab Co Ltd 半導体薄膜の作製方法
JPH1131660A (ja) * 1997-07-14 1999-02-02 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法及び半導体装置の作製方法
JP2000081642A (ja) * 1998-07-06 2000-03-21 Hitachi Ltd 液晶表示装置およびその製造方法
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP2001060551A (ja) * 1999-08-19 2001-03-06 Fujitsu Ltd 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141823B2 (en) 2001-09-27 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor semiconductor device
US7329594B2 (en) 2002-06-28 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7534705B2 (en) 2002-06-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7674663B2 (en) 2002-10-07 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Method of irradiating laser, laser irradiation system, and manufacturing method of semiconductor device
US7700462B2 (en) 2003-02-28 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
JP2006092817A (ja) * 2004-09-22 2006-04-06 Ind Technol Res Inst 上方向発光型の有機発光ダイオード画素製造方法及び構造
JP2008166334A (ja) * 2006-12-27 2008-07-17 Mitsubishi Electric Corp 表示装置及びその製造方法
WO2016169162A1 (zh) * 2015-04-24 2016-10-27 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置
US9905434B2 (en) 2015-04-24 2018-02-27 Boe Technology Group Co., Ltd. Method for fabricating array substrate, array substrate and display device

Also Published As

Publication number Publication date
KR100817879B1 (ko) 2008-03-31
CN1332418C (zh) 2007-08-15
KR20020092233A (ko) 2002-12-11
US6803296B2 (en) 2004-10-12
US20020182785A1 (en) 2002-12-05
TW544938B (en) 2003-08-01
CN1389900A (zh) 2003-01-08

Similar Documents

Publication Publication Date Title
JP2003051446A (ja) 半導体装置の作製方法
JP5393726B2 (ja) 半導体装置の作製方法
JP4850858B2 (ja) 半導体装置の作製方法
US7485586B2 (en) Laser irradiating apparatus and method of manufacturing semiconductor apparatus
JP4209638B2 (ja) 半導体装置の作製方法
US7199027B2 (en) Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP4230160B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP4558140B2 (ja) 半導体装置の作製方法
JP5063461B2 (ja) Ｅｌ表示装置
JP4216003B2 (ja) 半導体装置の作製方法
JP4256087B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP2003151905A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070910