JP4558140B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4558140B2 JP4558140B2 JP2000134006A JP2000134006A JP4558140B2 JP 4558140 B2 JP4558140 B2 JP 4558140B2 JP 2000134006 A JP2000134006 A JP 2000134006A JP 2000134006 A JP2000134006 A JP 2000134006A JP 4558140 B2 JP4558140 B2 JP 4558140B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- semiconductor film
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、結晶構造を有する半導体膜を用いた半導体装置及びその作製方法に関する。本明細書において半導体装置とは、半導体特性を利用した装置全般を指すものとし、薄膜トランジスタ(以下、TFTと記す)を用いて作製される液晶表示装置やエレクトロルミネッセンス(以下、ELと記す)材料などを用いた自発光型表示装置に代表される電気光学装置及び該電気光学装置を部品として使用する電子装置を範疇に含むものとする。
【0002】
【従来の技術】
ガラス基板または石英基板上の非晶質半導体膜を光や熱のエネルギーにより結晶化させて結晶構造を有する半導体膜(以下、結晶質半導体膜と記す)を作製する技術が開発されている。ファーネスアニール炉を用いた熱処理により結晶質半導体膜を得る方法の他に、エキシマレーザー光やYAGレーザー光などのレーザー光を用いる方法はレーザーアニール法が知られている。
【0003】
非晶質シリコン膜を熱処理して結晶化させるためには、600℃以上の温度で10〜24時間程度加熱処理する必要がある。しかし、このような温度で長時間の熱処理が要求される製造プロセスはスループットが低下し、生産性が低下する難点がある。
【0004】
一方、レーザーアニール法は、200〜500mJ/cm2程度のエネルギー密度でレーザー光を照射して、非晶質シリコン膜を結晶化させることができる。レーザー光は被照射面において線状または長方形状などの形状になるように光学系で集光し、被処理面上を走査(レーザー光の位置を被照射面に対して相対的に移動させる)させることで、大面積基板の結晶化も可能としている。
【0005】
パルス発振する波長400nm以下のエキシマレーザー光やYAGレーザー光の第2高調波(532nm)〜第4高調波(266nm)は非晶質シリコン膜で大部分が吸収されるので、シリコンは瞬間的に加熱される。しかし、数十〜数百ナノ秒のパルス幅で照射されるため、基板自体は殆ど温度上昇することはない。しかし、結晶粒のサイズは1μm未満であり、粒界の影響によりTFTの特性は、単結晶半導体を用いたMOSトランジスタと比較してかなり劣っている。
【0006】
その他の結晶化技術として、触媒元素を用いた熱結晶化法が開発されている。特開平7−130652号公報や特開平8−78329号公報などに開示された触媒元素を用いた結晶化法は、非晶質シリコン膜にシリコンの結晶化温度を低温化させることが可能な触媒元素を導入し、550℃で4時間の熱処理により結晶質シリコン膜を形成することを可能としている。
【0007】
しかし、いずれにしてもガラス基板や石英基板上の非晶質半導体膜から作製される結晶質半導体膜は、複数の結晶粒が集合した構造であり、その結晶粒の位置や大きさに規則性を持たせることは不可能であった。結晶粒の界面(結晶粒界)には結晶の不連続性や結晶欠陥に起因する欠陥準位、結晶粒界におけるポテンシャルの影響によって電子・ホールのキャリアの輸送特性が低下することが知られている。
【0008】
ガラス基板や石英基板上の結晶質半導体膜から作製されるTFTで、画素部やその駆動回路を形成するアクティブマトリクス型の液晶表示装置やEL表示装置は、画質の高精細化が進むにつれ、必然的に画素一つ当たりのサイズは微細化する。その結果、画素部においてTFT、ソース配線、ゲート配線などが占める面積の割合が大きくなり、開口率が低下してしまう。そのために、TFTのサイズは制限され縮小を余儀なくされる。
【0009】
しかし、TFTのサイズが小さくなると、チャネル形成領域における粒界の影響はますます大きくなり、粒界が占める面積の割合に応じてTFTの特性がばらついてしまうことが懸念される。
【0010】
【発明が解決しようとする課題】
石英基板またはガラス基板上の非晶質シリコン膜を、熱処理やレーザーアニール法で結晶化した結晶質シリコン膜は、下地とシリコン膜との界面エネルギーの影響で<111>に優先的に配向し、その他の方向にもランダムな方位を持った結晶粒が多数存在してしまうことが電子線回折の解析から知られている。一方、触媒元素を用いた結晶化法で作製される結晶質シリコン膜は、その結晶粒の大部分は<110>に配向する。しかしながら前述のように下地膜とシリコン膜との界面エネルギーとの兼ね合いで<111>などのその他の配向が若干混在してしまう。
【0011】
複数の結晶粒から成る結晶質半導体膜において、結晶の配向がランダムになると粒界で結晶の連続性が満足されないので不対結合手が多く形成される。その結果、キャリアが散乱されたりトラップされたりするため、TFTを作製しても高い電界効果移動度を期待することはできない。
【0012】
このような問題点を解決するには、結晶を大粒形化し、配向を揃えると共にその位置をTFTを形成する位置に合わせることが必要となる。本発明はそのための手段を提供することを目的とし、非晶質半導体膜から、熱結晶化法やレーザーアニール法を用いて作製される結晶質半導体膜の配向性を高めることを目的とする。さらに、そのような結晶質半導体膜を用いることでTFTの特性を向上させ、特性バラツキを低減させることを第1の目的とする。
【0013】
また、規定の画素サイズの中で高開口率を実現するためには、画素部の回路構成に必要な要素を効率よく配置することが不可欠となる。そのために、画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供することを第1の目的とする。
【0014】
【課題を解決するための手段】
上記問題点を解決するために、本発明の構成は、絶縁表面上に選択的に第1の絶縁膜を形成する第1の工程と、前記絶縁表面上及び前記第1の絶縁膜上に第2の絶縁膜を形成する第2の工程と、前記第2の絶縁膜の表面をハロゲン元素で処理する第3の工程と、前記第3の工程の後に、前記第2の絶縁膜上に非晶質構造を有する半導体膜を形成する第4の工程と、前記非晶質構造を有する半導体膜中または前記非晶質半導体膜に接して該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を付加する第5の工程と、前記非晶質構造を有する半導体膜に第1の熱処理を行い第1の結晶質半導体膜を形成する第6の工程と、前記第1の結晶質半導体膜にレーザー光を照射して第2の結晶質半導体膜を形成する第7の工程とを有することを特徴としている。
【0015】
また、他の発明の構成は、絶縁表面上に選択的に第1の絶縁膜を形成する第1の工程と、前記絶縁表面上及び前記第1の絶縁膜上に第2の絶縁膜を形成する第2の工程と、前記第2の絶縁膜の表面をハロゲン元素で処理する第3の工程と、前記第3の工程の後に、前記第2の絶縁膜上に非晶質構造を有する半導体膜を形成する第4の工程と、前記非晶質構造を有する半導体膜中または前記非晶質半導体膜に接して該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を付加する第5の工程と、前記非晶質構造を有する半導体膜にレーザー光を照射して結晶質半導体膜を形成する第6の工程とを有することを特徴としている。
【0016】
また、他の発明の構成は、絶縁表面上に選択的に第1の絶縁膜を形成する第1の工程と、前記絶縁表面上及び前記第1の絶縁膜上に第2の絶縁膜を形成する第2の工程と、前記第2の絶縁膜の表面をハロゲン元素で処理する第3の工程と、前記第2の絶縁膜の表面に該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を添加する第4の工程と、前記第3の工程の後に、前記第2の絶縁膜上に非晶質構造を有する半導体膜を形成する第5の工程と、前記非晶質構造を有する半導体膜に第1の熱処理を行い第1の結晶質半導体膜を形成する第6の工程と、前記第1の結晶質半導体膜にレーザー光を照射して第2の結晶質半導体膜を形成する第7の工程とを有することを特徴としている。
【0017】
また、他の発明の構成は、絶縁表面上に選択的に第1の絶縁膜を形成する第1の工程と、前記絶縁表面上及び前記第1の絶縁膜上に第2の絶縁膜を形成する第2の工程と、前記第2の絶縁膜の表面をハロゲン元素で処理する第3の工程と、前記第3の工程の後に、前記第2の絶縁膜上に非晶質構造を有する半導体膜を形成する第4の工程と、前記非晶質構造を有する半導体膜中または前記非晶質半導体膜に接して該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を付加する第5の工程と、前記非晶質構造を有する半導体膜に第1の熱処理を行い第1の結晶質半導体膜を形成する第6の工程と、前記第1の結晶質半導体膜にレーザー光を照射して第2の結晶質半導体膜を形成する第7の工程と、前記第2の結晶質半導体膜上にゲート絶縁膜を形成する第8の工程と、前記ゲート絶縁膜上に第1の導電膜と第2の導電膜を形成する第9の工程と、前記第1の導電膜と第2の導電膜を第1のエッチング処理により第1の形状の導電層を形成する第10の工程と、前記第1の形状の導電層の外側に第1の不純物領域を形成する第11の工程と、前記第1の形状の導電層を第2のエッチング処理により第2の形状の導電層を形成する第12の工程と、前記第2の形状の導電層と重なる第2の不純物領域を形成する第13の工程と、前記第2の形状の導電層を第3のエッチング処理により第3の形状の導電層を形成する第14の工程とを有することを特徴としている。
【0018】
また、他の発明の構成は、絶縁表面上に選択的に第1の絶縁膜を形成する第1の工程と、前記絶縁表面上及び前記第1の絶縁膜上に第2の絶縁膜を形成する第2の工程と、前記第2の絶縁膜の表面をハロゲン元素で処理する第3の工程と、前記第3の工程の後に、前記第2の絶縁膜上に非晶質構造を有する半導体膜を形成する第4の工程と、前記非晶質構造を有する半導体膜中または前記非晶質半導体膜に接して該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を付加する第5の工程と、前記非晶質構造を有する半導体膜にレーザー光を照射して結晶質半導体膜を形成する第6の工程と、前記結晶質半導体膜上にゲート絶縁膜を形成する第7の工程と、前記ゲート絶縁膜上に第1の導電膜と第2の導電膜を形成する第8の工程と、前記第1の導電膜と第2の導電膜を第1のエッチング処理により第1の形状の導電層を形成する第9の工程と、前記第1の形状の導電層の外側に第1の不純物領域を形成する第10の工程と、前記第1の形状の導電層を第2のエッチング処理により第2の形状の導電層を形成する第11の工程と、前記第2の形状の導電層と重なる第2の不純物領域を形成する第12の工程と、前記第2の形状の導電層を第3のエッチング処理により第3の形状の導電層を形成する第13の工程とを有することを特徴としている。
【0019】
また、他の発明の構成は、絶縁表面上に選択的に第1の絶縁膜を形成する第1の工程と、前記絶縁表面上及び前記第1の絶縁膜上に第2の絶縁膜を形成する第2の工程と、前記第2の絶縁膜の表面をハロゲン元素で処理する第3の工程と、前記第2の絶縁膜の表面に該非晶質構造を有する半導体膜の結晶化を助長する触媒元素を添加する第4の工程と、前記第3の工程の後に、前記第2の絶縁膜上に非晶質構造を有する半導体膜を形成する第5の工程と、前記非晶質構造を有する半導体膜に第1の熱処理を行い第1の結晶質半導体膜を形成する第6の工程と、前記第1の結晶質半導体膜にレーザー光を照射して第2の結晶質半導体膜を形成する第7の工程と、前記第2の結晶質半導体膜上にゲート絶縁膜を形成する第8の工程と、前記ゲート絶縁膜上に第1の導電膜と第2の導電膜を形成する第9の工程と、前記第1の導電膜と第2の導電膜を第1のエッチング処理により第1の形状の導電層を形成する第10の工程と、前記第1の形状の導電層の外側に第1の不純物領域を形成する第11の工程と、前記第1の形状の導電層を第2のエッチング処理により第2の形状の導電層を形成する第12の工程と、前記第2の形状の導電層と重なる第2の不純物領域を形成する第13の工程と、前記第2の形状の導電層を第3のエッチング処理により第3の形状の導電層を形成する第14の工程とを有することを特徴としている。
【0020】
【発明の実施の形態】
[実施形態1]
図1(A)において、基板101はバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いている。この基板101から成るの絶縁表面上に絶縁膜を20〜200nmの厚さに形成し、エッチング処理により島状絶縁膜102を形成する。絶縁膜の材料に限定はないが、好適には酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜から選択する。島状絶縁膜102の形状は任意なものとすれば良いが、例えば、短辺が1〜20μmのストライプ状に形成する。また、端部はテーパー状にエッチングすることが好ましく、その角度は基板面に対して5〜50度程度として、この上に形成する薄膜のステップカバレージを確保する。
【0021】
下地絶縁膜103は酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などで形成する。下地絶縁膜103はこれらの絶縁膜から成る一層で形成しても良いし、二層以上重ねた積層構造としても良い。下地絶縁膜103は必ずしも必要でないが、基板101からアルカリ金属などの不純物が下地絶縁膜103上に形成する半導体膜に拡散することを防ぐために形成することが望ましい。
【0022】
下地絶縁膜103を形成した後、図1(B)で示すようにハロゲン元素による表面処理を行う。好適には、原子状フッ素またはフッ素ラジカル104の雰囲気中に下地絶縁膜103が形成された基板曝し、その表面をフッ素で被覆することを目的としている。ハロゲン元素には塩素や臭素などを用いても良い。
【0023】
具体的な一例は、四フッ化珪素(SiF4)または三フッ化窒素(NF3)を導入して、グロー放電分解によりプラズマ化し、原子状フッ素またはフッ素ラジカル104を生成し、下地絶縁膜103の表面に供給する方法である。原子状フッ素またはフッ素ラジカルの生成は、非晶質半導体膜の堆積に使うプラズマCVD装置で代用することができる。プラズマCVD装置には、容量結合型または誘導結合型のものをはじめ、ECR(電子サイクロトン共鳴)プラズマCVD装置やマイクロ波CVD装置などいずれの形式の装置を適用しても良い。特に、ECRプラズマやマイクロ波プラズマはガスの分解効率が高いので、フッ素ラジカルを効率良く生成することができる。
【0024】
この表面処理で、下地絶縁膜103はフッ素で表面の不対結合手(ダングリングボンド)が終端される。フッ素は電気陰性度が大きいので酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜の表面の不対結合手を終端することができる。また、酸素、窒素と置換して結合し、その表面を被覆することができる。
【0025】
そして、図1(C)に示すように非晶質構造を有する半導体膜105を25〜100nmの厚さで形成する。非晶質構造を有する半導体膜の代表例は、非晶質シリコン(a−Si)膜であるが、その他にも非晶質シリコン・ゲルマニウム(a−SiGe)膜、非晶質シリコン・カーバイト(a−SiC)膜,非晶質シリコン・スズ(a−SiSn)膜などが適用できる。非晶質構造を有する半導体膜はプラズマCVD法やスパッタ法、或いは減圧CVD法などにより作製する。代表的には、シリコンを含む上記非晶質構造を有する半導体膜はシリコンやゲルマニウム、炭素、スズの水素化物を用いて作製する。
【0026】
そして、非晶質構造を有する半導体膜に対し、結晶化温度を低温化させる効果のある触媒元素を含む層106を形成する。触媒元素はニッケル(Ni)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)などである。例えば、重量換算で10ppmの触媒元素を含む水溶液をスピナーで塗布して触媒元素を含有する層106を形成する。その他の手法として、印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を1〜5nmの厚さに形成しても良い。
【0027】
非晶質構造を有する半導体膜105が含有する水素量は、結晶化の前に放出させ、膜中に残留する濃度を5atomic%以下にしておくことが望ましい。そのために400〜500℃で1時間程度の熱処理を行い、非晶質構造を有する半導体膜の含有水素を放出させる。その後、窒素雰囲気中において550〜600℃で1〜8時間、好ましくは550℃で4時間の熱処理を行い非晶質構造を有する半導体膜105の結晶化を行う。この熱処理にはファーネスアニール炉などを用いる。こうして第1の結晶質半導体膜107を得る(図1(D))。触媒元素は第1の結晶質半導体膜中に拡散し結晶化に寄与するが、この状態で表面に残存する3×1010〜2×1011atoms/cm2である。
【0028】
しかし、第1の結晶質半導体膜107は、光学顕微鏡による観察で局所的に非晶質領域が残存していることが確認されることがある。このような状況を、ラマン分光法で解析すると、非晶質構造の存在が確認される。シリコン膜の場合は、480cm-1にブロードなピークをもつスペクトルが観測される。熱処理の後に行うレーザーアニール法はこのように残存する非晶質領域を結晶化させる目的において適した方法である。
【0029】
レーザーアニール法のレーザー光源にはエキシマレーザー、YAGレーザー、YVO4レーザー、YAlO3レーザー、YLFレーザーなどの固体レーザーを用いることができる。エキシマレーザーは400nm以下の波長の光を高出力で取り出すことができるので半導体膜の結晶化に好適に用いることができる。一方、YAGレーザー、YVO4レーザー、YAlO3レーザー、YLFレーザーなどの固体レーザーではその第2高調波(532nm)、第3高調波(355nm)、第4高調波(266nm)を用いる。光の侵入長により、第2高調波(532nm)を用いる場合には半導体膜の表面及び内部から、第3高調波(355nm)や第4高調波(266nm)の場合にはエキシマレーザーと同様に半導体膜の表面から加熱して結晶化を行うことができる。
【0030】
図1(E)はレーザーアニールの工程を示し、例えば、Nd:YAGレーザーのパルス発振周波数を1〜10kHzとし、レーザーエネルギー密度を100〜500mJ/cm2(代表的には200〜400mJ/cm2)として、シリンドリカルレンズなどを含む光学系にて形成した線状レーザー光108をその長手方向に対し垂直な方向に走査する(或いは、相対的に基板を移動させて)。線状レーザー光108の線幅は100〜1000μm、例えば400μmとする。
【0031】
結晶質半導体膜107は島状絶縁膜102に沿って形成されている領域Aと、それ以外の領域Bとにかけて連続して形成されている。また、領域Cは領域Aと領域Bとの境界部とする。図3は図1(E)の上面図であり、基板101の一部を示している。結晶質半導体膜107内に一点差線で示す範囲は後の工程で島状半導体膜110が形成される領域であり、島状絶縁膜102と交差するように形成される。線状レーザー光108の長手方向は島状絶縁膜102と図に示すように交差させ、その端部は島状半導体膜110の外側に位置するようにする。そして図3で示す矢印の方向に移動させて基板全面を処理する。
【0032】
10〜100nsecのパルス幅で線状レーザー光108が照射されると、第1の結晶質半導体膜107は瞬間的に加熱され溶融状態に達するが、パルスの終了と共に冷却され再び固相状態に変化する。1〜10kHzのパルス発振周波数に比較してパルス幅は非常に短いので、この時の冷却速度及び冷却温度の制御がレーザーアニールでは非常に重要な要素となる。
【0033】
結晶化の過程で結晶核は溶融状態から固相状態へ移る冷却過程で生成形成されるものと考えられているが、その核発生密度は、溶融状態の温度と冷却速度とに相関があり、高温から急冷されると核発生密度が高くなる傾向が経験的知見として得られている。島状絶縁膜102が形成されている領域Aは相対的に体積が増し熱容量が増えるので温度上昇が抑制され、冷却速度も他の領域と比較して緩やかなものとなる。また、領域Cは下方と横方向に存在する島状絶縁膜102の両側に熱が伝播するので、他の領域と比較して最も早く冷却される。従って、領域Cで最初に核生成が始まり、領域Cより遅れて固相化の始まる領域Aはこの結晶核を中心として領域Aに向かって基板面に対し水平方向に結晶成長または再結晶化が起こる。一方、領域Bでは結晶核の発生はランダムであり複数の結晶核からの結晶成長が相互作用することにより結晶粒の大粒形化は期待できない。
【0034】
ファーネスアニール炉を用いた熱処理や、レーザーアニール法で作製される結晶質シリコン膜は、下地絶縁膜として形成した酸化シリコンや酸化窒化シリコンとシリコン膜との界面エネルギーが低いため、結晶は<111>に優先的に配向し、その他にランダムな方位を持った結晶粒が多数混在していることが電子線回折の解析から知られている。このような場合、結晶粒界には多数の不対結合手(ダングリングボンド)が形成されてしまう。一方、ニッケルなどの触媒元素を用いた熱処理で作製した結晶質シリコン膜は、微視的に見れば複数の針状または棒状の結晶が集合した構造を有していが、隣接する結晶粒の連続性が高く不対結合手(ダングリングボンド)が殆ど形成されていないと見ることができる。また、その結晶粒の大部分は<110>に配向している。その理由の一つとして、ニッケルなどの触媒元素を用いた場合の結晶成長過程は、触媒元素のシリサイド化物が関与しているものと考えられ、シリコン膜の膜厚が25〜100nmと薄いのでその初期核のうち(111)面が基板表面とほぼ垂直なものが優先的に成長するため、実質的に<110>の配向性が高くなると考えられる。しかしながら前述のように酸化シリコンとシリコンとの界面エネルギーが低いと<111>晶帯に含まれる他の面方位をとることも可能となる。従って、その他の配向が若干混在してしまう。
【0035】
しかし、下地絶縁膜として形成した酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などの表面をフッ素で終端させておくことにより、界面エネルギーの影響を低減させることができ、実質的にその影響を無視することができる。その結果、結晶の配向性は表面エネルギーのみに影響されることになり、触媒元素を用いた結晶成長では<110>の配向性が高まる。このような効果は通常の熱処理やレーザーアニール法などでも実現することができるが、触媒元素を用いた熱熱処理による結晶化法においてより顕著に得ることができる。
【0036】
こうして作製された結晶質半導体膜109はTFTの活性層として利用することができる。例えば、図1(F)に示すように所定の形状にエッチングして島状半導体膜110を形成する。島状絶縁膜102上の島状半導体膜110は結晶粒の大粒形化が実現されているので、この部分でチャネル形成領域を形成すると、結晶粒界の影響が少ないことに起因してTFTの動作速度を高めることができる。また、本発明を用いることにより配向性が揃った結晶質半導体膜を使用することにより電気的特性及びそのバラツキの少ないTFTを作製することを可能とする。
【0037】
[実施形態2]
実施形態1と同様にして島状絶縁膜102、下地絶縁膜103を形成しハロゲン元素による表面処理を行う。そして、非晶質構造を有する半導体膜105を形成した後、パルス発振するエキシマレーザーやYAGレーザーなどの固体レーザーを光源とするレーザーアニール法で結晶化を行う。
【0038】
図2(A)はこのレーザーアニール法において、第1のレーザー光111と第2のレーザー光112とを非晶質構造を有する半導体膜105に照射する様子を示している。第1のレーザー光は基板101の非晶質構造を有する半導体膜105が形成されている面から、第2のレーザー光112はその反対の面から照射する。勿論、どちらか一方の側からレーザー光を照射すれば結晶化をすることができるが、非晶質構造を有する半導体膜の両面からレーザー光を照射する方法は、結晶の大粒形化を可能とする。これらのレーザー光は光学系にて線状或いは長方形状に形成されたものであっても良い。
【0039】
レーザーアニール法は用いるレーザー光の波長により若干異なる。KrFやXeClなどの波長400nm以下のエキシマレーザー光を用いた場合、第1のレーザー光111は半導体膜の表面近傍で吸収され加熱する。また、第2のレーザー光112は、石英基板の場合90%以上透過して半導体膜の反対側の表面から極浅い領域で吸収される。しかし、アルミノホウケイ酸ガラス基板の場合、透過率は50%程度であり、下地絶縁膜が形成されているとさらに低下する場合がある。一方、YAGレーザー、YVO4レーザーなどの第2高調波(532nm)を用いる場合には、石英基板及びガラス基板共に80%以上の透過率を有している。この波長の光は、吸収係数からみて半導体膜の内部に達し、膜の内部から加熱される。従って、レーザー光の選択により照射条件は若干異なるものとなる。しかし、溶融状態から冷却過程を経て固化する過渡状態において、下地層の下地絶縁膜103と島状絶縁膜102の積層構造により、結晶核の発生密度を制御する原理は実施形態1と同様である。
下地絶縁膜103の表面に被覆されたハロゲン元素は、半導体膜と下地絶縁膜103との界面の相互作用を低減するのに効果的である。
【0040】
このように、レーザーアニール法だけを用いても、結晶の大粒形化とその配向性を高めることが可能となる。図2(B)で示すように、結晶質半導体膜113はTFTの活性層として利用することができる。
【0041】
[実施形態3]
実施形態1または2で示すレーザーアニール法を行うのに適した製造装置の一例を図4〜6を用いて説明する。図4は本発明に適した製造装置の構成を示す図であり、排気手段408が備えられた共通室401の周りに複数の反応室または処理室が設けられている。
【0042】
基板を出し入れするロード/アンロード室402には排気手段409が設けられ、基板400はカセット410に装填されている。反応室403は、排気手段411、基板加熱手段412、グロー放電発生手段413、ガス導入手段414が設けられ、プラズマCVD法で下地絶縁膜や非晶質構造を有する半導体膜を形成することができる。これらの被膜は、反応室に導入する反応ガスを適宣選択することにより連続して形成することができる。
【0043】
洗浄室415は、表面をウエット洗浄するところであり、416から供給される洗浄液や純水を用いた処理をするために常圧とし、ガス供給手段417により窒素でパージされている。洗浄液や純水はスピナーで基板を回転させて塗布する。従って、共通室401とは搬送ロボットが設けられた中間室404を介して連結されている。中間室404は排気手段445により真空排気が可能となっている。ガラス基板や下地絶縁膜に対する洗浄液はフッ酸含有水溶液であり、表面を極僅かエッチングして、表面に付着した有機物やボロン、リンといったクリーンルーム中で付着する汚染物質を除去する。
【0044】
レーザーアニールを行う処理室405には排気手段418、ガス導入手段418、基板を移動させるX−θステージ420、およびレーザー発振器419などが備えられている。
【0045】
その詳細を図6で説明する。図6において、処理室601には排気手段602、ガス導入手段603が設けられている。レーザーアニールは常圧下若しくは減圧下のどちらでも行うことが可能である。雰囲気は大気雰囲気中でも可能であるが、好ましくは窒素または不活性雰囲気中か還元雰囲気中で行うこと良い。そのため、ガス導入手段603では窒素、水素、アルゴンなどのガスを導入できるようにしておく。レーザー発振器609及びその光学系は処理室601の外側に設けられている。レーザー発振器609にはKrF、XeCl、ArFなどのエキシマレーザーまたはYAG、YVO4、YAlO3、YLFレーザーなどが適用される。光学系にはシリンドリカルレンズアレイから成るビームホモジナイザ610、シリンドリカルレンズ611、ダブレットシリンドリカルレンズ616、617の光学レンズとミラー613〜615、ビームスプリッタ612から成っている。これらの光学系によりレーザー光は線状に形成され処理室601に設けられた石英製の窓607、608を通してステージ604に保持された基板600に照射される。ステージ604はレール618上を移動し、ステッピングモーターにより数十〜数百μmの精度で移動させることができる。ビームスプリッタ612ではレーザー光619を2分割し、第1の線状レーザー光620と第2の線状レーザー光621とに分割しているが、レーザーアニールの他の実施形態として、片側一方から照射するようにしても良い。
【0046】
反応室406は、触媒元素を含有する層をグロー放電法で形成するための部屋であり、排気手段423、ガス導入手段426、基板加熱手段424、グロー放電発生手段425が設けられている。グロー放電発生手段には高周波電源と反応室406中で放電を発生させるための高周波電極を含んでいる。高周波電極は触媒元素として作用するNi、Fe、Pd、Sn、Pb、Co、Pt、Cu、Auから選ばれた一種または複数種の元素を含む材料で形成しておく。このような高周波電極を用い、Ar、Kr、Xeなどの不活性ガス雰囲気中でグロー放電を発生させると、生成されるイオン種により高周波電極がスパッタされ対向側に置かれた基板表面に付着させることができる。その密度は1×1010〜1×1012/cm2となるようにグロー放電の電力密度や処理時間を制御する。
【0047】
反応室407は非晶質構造を有する半導体膜の形成及びハロゲン元素による表面処理を行うものである。反応室407には排気手段427、基板加熱手段428、グロー放電発生手段429、ガス導入手段430が備えられ、さらにマイクロ波プラズマを用いてハロゲン元素を供給する手段が設けられている。これは、マイクロ波発振器(代表的には2.45GHz)431、導波管432、キャビティー433、ガス導入手段435、排気手段434、導入管436が備えられている。
【0048】
これらの反応室または処理室は共通室401と仕切弁439〜444で分離されていて、共通室401に設けられたロボットアーム437により基板400を搬送する。反応室のガス系及び排気系が分離独立しているために、コンピュータ制御によりそれぞれ独立して同時に処理及び反応を行うことも可能である。
【0049】
図5は反応室407の構成を詳細に説明する図である。反応室501には排気手段502、ガス導入手段511が設けられている。ガス導入手段は反応ガスや希釈用ガスが充填されたシリンダーやガスの流量を制御するマスフローコントローラーなどが備えられている。反応ガスには非晶質半導体膜を堆積するためにSiH4、Si2H6、GeH4、SiF4、GeF4、CH4などを用い、希釈用ガスにはHe、H2などを用いる。これらの反応ガスを分解して被膜を形成するためにグロー放電を発生させるための高周波電極505は、インピーダンス整合をとるマッチング回路504を介して高周波電源(13.56〜75MHz)503と接続している。基板500はヒーター514及びヒターコントローラー513を備えたステージ512上に保持されている。また、プッシャーピン515により持ち上げる機構があり、ロボットアームによる基板の搬送に対応している。ハロゲン元素による表面処理はSiF4、NF3、CF4などのフッ素系ガスを反応室に導入し、同様に高周波電力を印加してグロー放電を発生させて原子状フッ素またはフッ素ラジカルを生成する。より効率よくガスを分解するためにはマイクロ波電力を印加する方法も採用できる。図5で示す一例は、ガス供給手段509、キャビティー510、整合器508、導波管507、マイクロ波発振器506が備えられていて、キャビティー内でマイクロ波プラズマを発生させ、そこで生成された原子状フッ素またはフッ素ラジカルを反応室内に導入する。
【0050】
図4に示すような装置を用いた作製方法の一例は、図1で示す工程において下地絶縁膜103から第2の結晶質半導体膜109までの作業を大気雰囲気に基板を晒すことなく連続して行うことができる。その工程の一例を、図1と図4を参照しながら説明する。
【0051】
まず、島状絶縁膜102が形成された基板101をロード/アンロード室402にセットし真空排気する。ロード/アンロード室402が共通室401と同程度の圧力になったら下地絶縁膜を形成する反応室403へ搬送手段437を用いて搬送する。反応室403では、プラズマCVD法により酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などの下地絶縁膜103を形成する。反応ガスはSiH4、TEOS、N2O、NH3などを選択する。
【0052】
次に、ハロゲン元素による表面処理を行うために基板101を反応室407に移動させる。表面処理はマイクロ波プラズマにより生成された原子状フッ素またはフッ素ラジカルを生成して行う。下地絶縁膜表面にフッ素を吸着させ反応させるためには、基板温度は然程高くする必要はなく100〜250℃の範囲とする。原子状フッ素またはフッ素ラジカルはSiF4やNF3から解離したフッ素を用いる。マイクロ波でプラズマを形成した場合、基板にはセルフバイアスがかからないので、イオン種による基板のダメージを低減することができる。
【0053】
触媒元素を含有する層の形成は、ハロゲン元素による表面処理が施された基板を反応室406に搬送して行う。グロー放電発生手段425は、図5で示すような容量結合型の平行平板電極である。陰極または陰極の表面を触媒元素を含む材料で形成する。ハロゲン元素による表面処理が施された基板表面に触媒元素を含む層106を形成するためには、He、Arなどの不活性ガスでグロー放電を形成し、陰極からスパッタされ放出される触媒元素を利用する。
【0054】
表面処理が終わったら続けて非晶質半導体膜105の形成をプラズマCVD法で行う。図5に示す構成は容量結合型の平行平板方式の反応室であるが、基板温度を400℃としてSiH4とXeの混合ガスで非晶質シリコン膜を形成すると、励起状態のXeによりSiH4の分解と表面反応が促進され、膜中の水素量を5atomic%以下にすることができる。基板温度が400℃以下でも結晶化するのに適した非晶質半導体膜を形成することができるが、含有水素量が5atomic%以上の場合には減圧下で300〜450℃の熱処理を必要とする。減圧下で熱処理を行うことにより、400℃程度でも十分膜中の水素を放出させることが可能となる。
【0055】
レーザーアニールは処理室405で行う。レーザー発振器はNd:YAGレーザーを用い、そのパルス発振周波数を1〜10kHzとし、レーザーエネルギー密度を100〜500mJ/cm2(代表的には100〜400mJ/cm2)として、シリンドリカルレンズなどを含む光学系にて形成した線状レーザー光をその長手方向に対し垂直な方向に走査して(或いは、相対的に基板を移動させて)する。重ね合せ率は80〜99%(好ましくは、95〜99%)として行う。線状レーザー光1107の線幅は100〜1000μm、例えば400μmとする。
【0056】
レーザーアニールを行った基板は、搬送ロボットにより再びロード/アンロード室402に戻される。こうして、図4示す構成の製造装置によって、図1(A)〜(E)までの工程を連続して行うことができる。ここで着目すべき点は、図4に示すような、共通室と反応室が仕切弁を介して連結したマルチチャンバ方式の装置を用いることにより、下地絶縁膜や非晶質半導体膜の表面を大気に晒すことなくレーザーアニールの工程まで行うことができる点にある。その結果、表面の有機物汚染や酸化反応を防ぐことができる。特に非晶質半導体膜の表面に形成される自然酸化膜は、レーザーアニールによって作製される結晶質半導体膜の表面を凹凸化させる原因となる。
【0057】
図4では実施形態1または2で示すレーザーアニール法を行うのに適した製造装置の一例を示したが、製造装置の構成はこれに限定されるものではない。反応室の数やその連結方法、また、基板の搬送方法やその手順などに格段の限定事項はない。
【0058】
[実施形態4]
実施形態1では非晶質構造を有する半導体膜105をシリコンやゲルマニウムの水素化物から作製する方法を示した。本実施形態ではハロゲン元素を含むガスを用いて作製する例について示す。
【0059】
本実施形態の作製方法の特徴は、非晶質構造を有する半導体膜105はハロゲン元素と水素を含む反応ガスで形成することにある。具体的には、非晶質構造を有する半導体膜として例えば非晶質シリコン膜を作製する時にハロゲン元素と水素とを混合させる。ハロゲン元素としては特にフッ素を用いると良く、フッ素はシリコンに対しエッチングする作用があり、膜の堆積過程において結合の弱い部分を優先的にエッチングする。また、水素を供給することにより膜中に残存してしまうフッ素濃度を低減させることができる。そして、フッ素と水素の作用を利用してボイドや空孔の少ない緻密な非晶質シリコン膜を作製することができる。このような効果は非晶質シリコン膜の他に非晶質シリコン・ゲルマニウム(a−SiGe)膜、非晶質炭化シリコン(a−SiC)膜、非晶質シリコン・スズ(a−SiSn)膜などにも適用することができる。
【0060】
フッ素と水素の供給方法は、非晶質半導体膜として非晶質シリコン膜を作製する場合には、反応ガスとして四フッ化珪素(SiF4)と水素(H2)、またはSiF4とSiH4、またはSiF4とSiH4とH2の組み合わせを選択することができる。SiF4の代わりにトリフロロシラン(SiHF3)、ジフロロシラン(SiH2F2)、モノフロロシラン(SiH3F)を適用することもできる。また、SiH4とF2を直接反応させても良い。さらに、非晶質シリコン・ゲルマニウム膜を作製する場合にはゲルマン(GeH4)や四フッ化ゲルマニウム(GeF4)を、非晶質炭化シリコンを作製する場合にはメタン(CH4)や四フッ化メタン(CF4)などを、非晶質シリコン・スズ膜を形成する場合には水素化スズ(SnH4)を適宣添加すれば良い。
【0061】
非晶質構造を有する半導体膜105の厚さは25〜100nmの厚さで形成する。膜の堆積初期の段階ではフッ素の効果により下地膜103の表面をフッ素化することができる。
【0062】
このようにフッ素と水素とを含む反応ガスで作製された非晶質構造を有する半導体膜105には、成膜時の基板温度にも依存するが、膜中に水素が0.1〜20atomic%、フッ素が0.1〜10atomic%含有するように形成する。膜中に残存するフッ素や水素はその後の熱結晶化の工程で膜中から放出されて膜中に残存する濃度はさらに低下するが、緻密化した非晶質半導体膜と、最表面をフッ素で終端した下地膜との相互作用により<110>の配向性をより高めることができる。
【0063】
【実施例】
[実施例1]
本発明の結晶質半導体膜を用いてTFTを作製する方法の一例について示す。本実施例で示すのは表示装置の一例であり、画素部の画素TFT及び保持容量と、表示領域の周辺に設ける駆動回路のTFTを同時に作製する方法について説明する。
【0064】
図7(A)において、基板701にはコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板などを用いる。このようなガラス基板は加熱温度により僅かながら収縮するので、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておく。
【0065】
基板701で形成される絶縁表面上には、プラズマCVD法でTEOSとO2を用いて酸化シリコン膜を200nmの厚さに形成する。そして、この酸化シリコン膜からTFTのチャネル形成領域を形成する位置に合わせて島状絶縁膜702a〜702eを形成する。島状絶縁膜702a〜702eの端部には5〜50度のテーパー部を形成するためにCHF3を用いてドライエッチング法で行う。その上に、基板701からの不純物汚染を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地絶縁膜703を形成する。例えば、プラズマCVD法でSiH4、N2Oから作製される酸化窒化シリコン膜102を50〜200nm(好ましくは100〜150nm)の厚さに形成する。
【0066】
その後、下地絶縁膜として形成した酸化窒化シリコン膜703の表面処理を行いその表面をフッ素化する。例えば、SiF4ガスまたはNF3ガスを導入し、高周波電力を印加して前記ガスをプラズマ化し、原子状フッ素またはフッ素ラジカル704を生成させる。或いは、実施形態3で示すようなマイクロ波プラズマを用いても良い。こうして形成した原子状フッ素またはフッ素ラジカル704に酸化窒化シリコン膜703の表面を晒すことにより、表面にフッ素またはフッ素ラジカルが供給され、表面をフッ素で被覆することができる。フッ素は電気陰性度が酸素よりも大きいので、酸素を置換してフッ素で表面の結合手を終端させることができる。
【0067】
そして、図7(B)に示すように下地絶縁膜703上に非晶質シリコン膜705をプラズマCVD法または減圧CVD法で形成する。プラズマCVD法では、SiH4またはSi2H6、或いは、SiF4とH2、またはSiF4とSiH4、またはSiF4とSiH4とH2の組み合わせを選択することもできる。基板温度は200〜400℃、電力密度0.1〜1W/cm2で放電させ、堆積速度0.1〜5nm/secで55nmの厚さに非晶質シリコン膜705を形成する。
【0068】
また、実施形態3で説明したように、図4に示す構成の装置を用いれば下地絶縁膜、ハロゲン元素による表面処理、非晶質シリコン膜の形成までを大気に晒すことなく減圧下で連続して行うことができる。その結果、有機物汚染やボロン、リンといった環境からの汚染が防止され、各界面を清浄な状態に保持することができる。
【0069】
結晶化は実施形態1で示す触媒元素を用いた結晶化法、または実施形態2で示すレーザーアニール法のどちらでも採用可能である。いずれにしても、表質シリコン膜の結晶化に必要なエネルギー706を与えて結晶化させる。例えば、100Hzでパルス発振するXeClエキシマレーザー(308nm)を用い、線幅300μmの線状レーザー光(長手方向は任意とする)として、エネルギー密度300mJ/cm2で重ね合わせ率95%にて基板全面を走査する。このとき、図6で示すような構成の処理室において半導体膜705の両面からレーザー光を照射しても良い。こうして、結晶質シリコン膜707を形成する。表面処理を行うことで、<110>の配向性を高めることができる。
【0070】
次に、図8(A)で示すように結晶質シリコン膜707を、下地絶縁膜702a〜702eに合わせてエッチング処理して島状半導体膜708〜712を形成する。島状半導体膜は下地絶縁膜の上部及び端部を覆い、さらにその周辺に延在するように形成する。
【0071】
ゲート絶縁膜713はプラズマCVD法またはスパッタ法を用い、膜厚を40〜150nmの厚さで形成する。例えば、120nmの厚さで酸化窒化シリコン膜から形成する。また、SiH4とN2OにO2を添加させて作製する酸化窒化シリコン膜は膜中の固定電荷密度を低減させることが可能となり、ゲート絶縁膜として好ましい材料である。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜や酸化タンタル膜などの絶縁膜を単層または積層構造として用いても良い。
【0072】
また、ゲート絶縁膜の形成に先立って、図4に示す構成の装置を用いれば、島状半導体膜の表面に付着した汚染物の除去を洗浄室415で行うことができる。島状半導体膜の洗浄は、オゾン含有の純水で表面を酸化させ、その酸化膜をフッ酸含有水溶液で除去する方法が効果的である。
【0073】
そして、ゲート絶縁膜713上にゲート電極を形成するための第1の導電膜714と第2の導電膜715とを形成する。本実施例では、第1の導電膜714を窒化タンタルまたはチタンで50〜100nmの厚さに形成し、第2の導電膜715をタングステンで100〜300nmの厚さに形成する。これらの材料は、窒素雰囲気中における400〜600℃の熱処理でも安定であり、抵抗率が著しく増大することがない。
【0074】
次に図8(B)に示すように、レジストによるマスク716を形成し、ゲート電極を形成するための第1のエッチング処理を行う。エッチング方法に限定はないが、好適にはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いる。エッチング用ガスにCF4とCl2を混合し、0.5〜2Pa、好ましくは1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して行う。基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。
【0075】
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は15〜45°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒化シリコン膜の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる。こうして、第1のエッチング処理により第1の導電膜と第2の導電膜から成る第1の形状の導電層718、719720、722(第1の導電層718a、719a、720a、722aと第2の導電層718b、719b、720b722b)を形成する。第1の形状の導電層717、721は同時に島状半導体膜の外側に形成する配線であり、第1の形状の導電層721は画素部においてソース配線を形成する。また、第1の形状の導電層723は各画素に設ける保持容量を形成するための一方の電極であり、この工程で同時に形成される。724はゲート絶縁膜であり、第1の形状の導電層で覆われない領域は20〜50nm程度エッチングされ薄くなる。
【0076】
そして、第1のドーピング処理を行いn型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件はドーズ量を1×1013〜5×1014atoms/cm2として行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いる。この場合、第1の形状の導電層718、719、720、722はドーピングする元素に対してマスクとなり、加速電圧を適宣調節(例えば、20〜60keV)して、ゲート絶縁膜721の薄くなっている部分を通過した不純物元素により第1の不純物領域722〜726を形成する。例えば、第1の不純物領域725〜729おけるリン(P)濃度は1×1020〜1×1021atomic/cm3の範囲となるようにする。
【0077】
さらに図8(C)に示すように第2のエッチング処理を行う。エッチングはICPエッチング法を用い、エッチングガスにCF4とCl2とO2を混合して、1Paの圧力でコイル型の電極に500WのRF電力(13.56MHz)を供給してプラズマを生成する。基板側(試料ステージ)には50WのRF(13.56MHz)電力を投入し、第1のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第1の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第2の形状の導電層730〜737(第1の導電膜730a〜737aと第2の導電膜730b〜737b)を形成する。738はゲート絶縁膜であり、第2の形状の導電層727〜730で覆われない領域はさらに20〜50nm程度エッチングされて膜厚が薄くなる。
【0078】
タングステン膜や窒化タンタル膜のCF4とCl2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。タングステンとタンタルのフッ化物と塩化物の蒸気圧を比較すると、タングステンのフッ化物であるWF6が極端に高く、その他のWCl5、TaF5、TaCl5は同程度である。従って、CF4とCl2の混合ガスではタングステン膜及び窒化タンタル膜共にエッチングされる。しかし、この混合ガスに適量のO2を添加するとCF4とO2が反応してCOとFになり、FラジカルまたはFイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いタングステン膜のエッチング速度が増大する。一方、窒化タンタルはFが増大しても相対的にエッチング速度の増加は少ない。また、窒化タンタルはタングステンに比較して酸化されやすいので、O2を添加することで窒化タンタルの表面が酸化される。窒化タンタルの酸化物はフッ素や塩素と反応しないためさらに窒化タンタル膜のエッチング速度は低下する。従って、タングステン膜と窒化タンタル膜とのエッチング速度に差を作ることが可能となりタングステン膜のエッチング速度を窒化タンタル膜よりも大きくすることが可能となる。
【0079】
そして、図9(A)に示すように第2のドーピング処理を行う。第1のドーピング処理よりもドーズ量を下げ高加速電圧の条件でn型を付与する不純物元素をドーピングする。例えば、加速電圧を70〜120keVとし、1×1013/cm2のドーズ量で行い、図8(B)で島状半導体膜に形成された第1の不純物領域の内側に不純物領域を形成する。ドーピングは、第2の形状の導電層731b、732b、733b、736bを不純物元素に対するマスクとして用い、第2の導電層731a、732a、733a、736aの下側の領域に不純物元素が添加されるようにドーピングする。こうして、第2の導電層731a、732a、733a、736aと重なる第2の不純物領域738〜742が形成される。この不純物領域は、第2の導電層731a、732a、733a、736aがほぼ同じ膜厚で残存していることから、第2の導電層に沿った方向における濃度差は小さく、1×1017〜1×1019atoms/cm3の濃度で形成する。
【0080】
そして、図9(A)に示すように、第3のエッチング処理を行い、ゲート絶縁膜738のエッチング処理を行う。その結果、第2の導電層730a〜737aもエッチングされ、端部が後退して小さくなり、第3の形状の導電層743〜749が形成される。図中で750〜756は残存するゲート絶縁膜である。
【0081】
そして図9(B)に示すように、レジストマスク757を形成し、pチャネル型TFTを形成する島状半導体層708にp型を付与する不純物元素をドーピングする。p型を付与する不純物元素として13族に属する元素であり、典型的にはボロン(B)を用いる。第3の不純物領域758の不純物濃度は2×1020〜2×1021atoms/cm3となるようにする。不純物領域758にはリンが添加されているが、その1.5〜3倍の濃度でボロンを添加して導電型を反転させておく。
【0082】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第3の導電層744、745、746、748はゲート電極となり、第3の導電層750、754は配線として利用する。特に、第3の導電層754は画素部においてソース配線となる。また、第3の導電層749は各画素毎に形成する保持容量の一方の電極となる。
【0083】
その後、図9(C)に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜759をプラズマCVD法で形成する。そして導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。活性化はファーネスアニール炉を用いる熱アニール法で行うことが好ましい。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することもできる。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では500℃で4時間の熱処理を行う。その結果、保護絶縁膜759中の水素が放出させ、島状半導体膜中に拡散させることで水素化を同時に行うことができる。
【0084】
触媒元素を用いた結晶化法で作製された島状半導体膜には、触媒元素が残留する。しかし、この触媒元素はリンによるゲッタリング作用を用いて除去することができる。図8(B)で示す工程において、島状半導体層708〜712にはリンが添加された第1の不純物領域725〜729が一旦形成される。活性化のための熱処理で、触媒元素をリンが添加されている領域にゲッタリングすることが可能である。即ち、チャネル形成領域から触媒元素を除去することができる。
【0085】
水素化は3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行っても良い。いずれにしても、水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行うことも可能である。
【0086】
層間絶縁膜760は、ポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマCVD法でTEOS(Tetraethyl Ortho silicate)を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【0087】
次いで、コンタクトホールを形成し、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)などを用いて、接続電極761、767、ソースまたはドレイン配線762〜766を形成する。また、画素電極768、ゲート配線770、容量配線769を形成する。
【0088】
以上の様にして、pチャネル型TFT803、nチャネル型TFT804、nチャネル型TFT805を有する駆動回路801と、画素TFT806、保持容量807とを有する画素部802を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【0089】
駆動回路801のnチャネル型TFT804はチャネル形成領域810、第3の導電層745から成るゲート電極と重なる第2の不純物領域811(Gate Overlapped Drain:GOLD領域)、ゲート電極の外側に形成される第2の不純物領域812(Lightly Doped Drain:LDD領域)とソース領域またはドレイン領域として機能する第1の不純物領域813を有している。nチャネル型TFT805も同様な構成とし、チャネル形成領域814、第3の導電層746から成るゲート電極と重なる第2の不純物領域815、ゲート電極の外側に形成される第2の不純物領域816とソース領域またはドレイン領域として機能する第1の不純物領域817を有している。pチャネル型TFT803にはチャネル形成領域808、ソース領域またはドレイン領域として機能する第3の不純物領域809を有している。
【0090】
画素部802の画素TFT806にはチャネル形成領域818、ゲート電極を形成する第3の導電層748と重なる第2の不純物領域819(GOLD領域)、ゲート電極の外側に形成される第2の不純物領域820(LDD領域)とソース領域またはドレイン領域として機能する第1の不純物領域821、822、823を有している。また、保持容量807の一方の電極として機能する半導体層712には第1の不純物領域825、第2の不純物領域824が形成されている。保持容量は容量配線749とその間の絶縁層(ゲート絶縁膜と同じ層)と半導体層712で形成されている。
【0091】
このように、チャネル形成領域は島状半導体層が島状絶縁膜と重なる領域に形成されるようにする。島状絶縁膜上の島状半導体膜は結晶粒の大粒形化が実現されているので、この部分でチャネル形成領域を形成すると、結晶粒界の影響が少ないことに起因してTFTの動作速度を高めることができる。
【0092】
図10は、図9(C)で示す画素部802の上面図を示す。図10において、A−A'線が図9(C)で示す断面図に対応している。本実施例で示す画素構造は、ソース配線747が層間絶縁膜760の下に形成される構造であり、層間絶縁膜760上に形成される画素電極768をソース配線747とオーバーラップさせて形成している。また、島状半導体層711は、ゲート電極748との交差部(チャネル形成領域)上にゲート配線770が形成され、遮光性を持たせている。このような構成とすることにより、画素電極の面積を大きくすることが可能であり、開口率を向上させることができる。
【0093】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を6枚(島状絶縁膜パターン、島状半導体層パターン、第1配線パターン(ゲート配線、島状のソース配線、容量配線)、nチャネル領域のマスクパターン、コンタクトホールパターン、第2配線パターン(画素電極、接続電極含む))とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【0094】
[実施例2]
本実施例では、実施例1で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。まず、実施例1に従い、図9(C)の状態のアクティブマトリクス基板を得た後、図11で示すように柱状のスペーサ901を形成する。このような柱状スペーサは、感光性の樹脂膜を形成し、露光及び現像処理して所定の位置に形成する。感光性の樹脂膜の材料に限定はないが、例えば、JSR社製のNN700を用い、スピナーで塗布し、クリーンオーブンを用い150〜200℃で加熱して硬化させて形成する。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、柱状スペーサ901の高さは2〜7μm、好ましくは4〜6μmとし、その形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。その上に配向膜902を形成しラビング処理をする。
【0095】
対向基板904には対向電極905を形成し、配向膜906を形成した後ラビング処理を行う。そして、アクティブマトリクス基板と対向基板とをシール剤903で貼り合わせる。シール剤903にはフィラーが混入されていて、このフィラーとスペーサ901によって均一な間隔を持って2枚の基板が貼り合わせることができる。その後、両基板の間に液晶材料907を注入し、封止剤(図示せず)によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図11に示すアクティブマトリクス型液晶表示装置が完成する。
【0096】
このようなアクティブマトリクス型液晶表示装置の構成を図12の斜視図を用いて説明する。図12では、図9〜図11との関連を明確にするため、共通する符号を用いて説明する。図12においてアクティブマトリクス基板は、ガラス基板701上に形成された、画素部802と、駆動回路801とその他の信号処理回路913とで構成される。駆動回路はゲート配線770に接続するものと、ソース配線747に接続するものとで構成がことなり、それぞれ別々に形成される。画素部802には画素TFT806と保持容量807が設けられ、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成されている。画素TFT806はゲート配線770とソース配線747の交点に応じて設けられている。また、フレキシブルプリント配線板(Flexible Printed Circuit:FPC)910が外部入力端子911に接続していて画像信号などを入力するのに用いる。そして接続配線912でそれぞれの駆動回路に接続している。また、対向基板904には図示していないが透明電極が設けられている。
【0097】
このようにして作製されるアクティブマトリクス型液晶表示装置は反射型であり、携帯型情報端末の表示装置として好適に用いることができる。特に、本発明のレーザーアニール法を採用することにより、作製されるTFTは高速動作が可能となり、駆動回路を一体形成したアクティブマトリクス型液晶表示装置の高精細化やデジタル駆動などを可能とすることができる。
【0098】
[実施例3]
図9(C)または図10において(実施例1)、画素電極768を透明導電膜で形成すれば、透過型の表示装置を形成することができる。透明導電膜の材料は、酸化インジウム(In2O3)や酸化インジウム酸化スズ合金(In2O3―SnO2;ITO)などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。また、ITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金(In2O3―ZnO)を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ITOに対して熱安定性にも優れている。同様に、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛(ZnO:Ga)などを用いることができる。
【0099】
[実施例4]
図13は本発明の画素構造を用いて作製される反射型液晶表示装置のアクティブマトリクス型液晶表示装置を直視型の表示装置として用いる例を示す。アクティブマトリクス基板1303には画素部1301及び駆動回路部1302が形成され、シール材1306により対向基板1304が接着され、その間に液晶層1305が形成されている。
【0100】
図13の構成は、フロントライトを用いた反射型液晶表示装置の例であり、偏光板1307上にフロントライトシステム1308を設ける。反射型液晶表示装置は、昼間明るい場所では外光を利用して画像の表示を行うが、夜間など十分な外光を導入できない場合には、フロントライトを用いて表示を行う方式を採用することができる。いずれにしても、本発明の画素構造とすることにより、画素部における画素電極の占める割合が大きくなり、明るい画像表示を実現することができる。また、フロントライトを用いる場合には、照射する光の強度を小さくすることができ、このような液晶表示装置を組み込んだ電子装置の消費電力を少なくすることができる。
【0101】
[実施例5]
本実施例では、実施例1で示したアクティブマトリクス基板を、エレクトロルミネッセンス(EL:Electro Luminescence)材料を用いた自発光型の表示装置(以下、EL表示装置と記す)に適用する場合について説明する。
【0102】
図14は画素部の断面図を示し、スイッチング用TFT901、電流制御用TFT902、保持容量903が形成されている様子を示す。これらのTFTは実施例1と同様の工程で作製される。スイッチング用TFT901はnチャネル型TFTであり、ゲート電極951の下の半導体層955にチャネル形成領域904、LDD領域となる第2の不純物領域905、ソースまたはドレイン領域となる第1の不純物領域906を有している。そして、半導体層955はソース配線953と接続電極961により接続されている。
【0103】
電流制御用TFT902はpチャネル型TFTであり、ゲート電極952の下の半導体層956にチャネル形成領域907、ソースまたはドレイン領域となる第3の不純物領域908を有している。そして、電流制御用TFT902のソース側は電源線964と接続し、ドレイン側はドレイン電極965と接続している。さらに、ドレイン電極965には透明導電膜で形成される画素電極966が接続している。また、容量配線952と半導体層956とが重なる領域において保持容量903が形成される。また、保護絶縁膜959、層間絶縁膜960は実施例1と同様のものとする。
【0104】
図14の断面図は、図15の画素部の上面図で示すB−B’線に対応したものである。ソース配線953は、画素電極967及び隣接する画素電極971の下側に形成され、端部がソース配線753と重なり部を形成することにより遮光性を高めている。
【0105】
画素部には、絶縁膜でなるバンク967が形成され、溶液塗布によりポリビニルカルバゾールなどの材料でなる発光層968が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層969、アルミニウム合金でなる陰極970が形成される。この場合、陰極970がパッシベーション膜としても機能する。こうして自発光型のEL素子が形成される。本実施例の場合、発光層968で発生した光はアクティブマトリクス基板の方に向かって放射される。
【0106】
このように、本発明の画素構造とすることにより、アクティブマトリクス型の自発光表示装置において開口率を向上させることができる。その結果、明るく鮮明な画像表示を可能とする。
【0107】
[実施例6]
本実施例では、本発明の表示装置を組み込んだ半導体装置について示す。このような半導体装置には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図16と図17に示す。
【0108】
図16(A)は携帯電話であり、本体2901、音声出力部9002、音声入力部2903、表示装置2904、操作スイッチ2905、アンテナ2906から構成されている。本発明は表示装置2904に適用することができ、特に、実施例4で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【0109】
図16(B)はビデオカメラであり、本体9101、表示装置9102、音声入力部9103、操作スイッチ9104、バッテリー9105、受像部9106から成っている。本発明は表示装置9102に適用することができる。特に、実施例4で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【0110】
図16(C)はモバイルコンピュータ或いは携帯型情報端末であり、本体9201、カメラ部9202、受像部9203、操作スイッチ9204、表示装置9205で構成されている。本発明は表示装置9205に適用することができる。特に、実施例4で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【0111】
図16(D)はテレビ受像器であり、本体9401、スピーカー9402、表示装置9403、受信装置9404、増幅装置9405等で構成される。本発明は表示装置9403に適用することができる。特に、実施例4で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【0112】
図16(E)は携帯書籍であり、本体9501、表示装置9502、9503、記憶媒体9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスク(MD)やDVDに記憶されたデータや、アンテナで受信したデータを表示するものである。直視型の表示装置9502、9503は特に、実施例4で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【0113】
図17(A)はパーソナルコンピュータであり、本体9601、画像入力部9602、表示装置9603、キーボード9604で構成される。本発明は表示装置9603に適用することができる。特に、実施例4で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【0114】
図17(B)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体9701、表示装置9702、スピーカ部9703、記録媒体9704、操作スイッチ9705で構成される。なお、この装置は記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置9702に適用することができる。特に、実施例4で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【0115】
図17(C)はデジタルカメラであり、本体9801、表示装置9802、接眼部9803、操作スイッチ9804、受像部(図示しない)で構成される。本発明は表示装置9802に適用することができる。特に、実施例4で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【0116】
図18(A)はフロント型プロジェクターであり、投射装置3601、スクリーン3602で構成される。本発明は投射装置3601やその他の信号制御回路に適用することができる。
【0117】
図18(B)はリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704で構成される。本発明は投射装置3702やその他の信号制御回路に適用することができる。
【0118】
尚、図18(C)は、図18(A)及び図18(B)中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804〜3806、ダイクロイックミラー3803、プリズム3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図18(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0119】
また、図18(D)は、図18(C)中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図18(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0120】
【発明の効果】
本発明を用いることにより非晶質半導体膜をレーザーアニール法を用いて作製される結晶質半導体膜の配向性を高めることができる。さらに、そのような結晶質半導体膜を用いることでTFTの特性を向上させることができる。
【図面の簡単な説明】
【図1】 本発明の結晶化方法の工程を示す図。
【図2】 本発明の結晶化方法にデュアルビームレーザーアニール法を適用する場合の工程図。
【図3】 レーザーアニール法における核生成領域及び結晶成長方向を説明する上面図。
【図4】 本発明の結晶化方法に適用するクラスターツール型装置の構成図。
【図5】 クラスターツール型装置に付随する反応室の一例を説明する図。
【図6】 クラスターツール型装置に付随するレーザー処理室の一例を説明する図。
【図7】 画素TFT、駆動回路のTFTの作製工程を説明する断面図。
【図8】 画素TFT、駆動回路のTFTの作製工程を説明する断面図。
【図9】 画素TFT、駆動回路のTFTの作製工程を説明する断面図。
【図10】 液晶表示装置における画素の構成を説明する上面図。
【図11】 アクティブマトリクス型表示装置の断面図。
【図12】 アクティブマトリクス型液晶表示装置の斜視図。
【図13】 フロントライトを用いた反射型液晶表示装置の構成を説明する図。
【図14】 EL表示装置の画素部の構成を説明する断面図。
【図15】 EL表示装置の画素部の構成を説明する上面図。
【図16】 半導体装置の一例を示す図。
【図17】 半導体装置の一例を示す図。
【図18】 プロジェクターの一例を示す図。
Claims (9)
- 絶縁表面上に島状の第1の絶縁膜を形成し、
前記絶縁表面上及び前記第1の絶縁膜上に第2の絶縁膜を形成し、
前記第2の絶縁膜の表面をハロゲン元素の原子もしくはハロゲン元素のラジカルの雰囲気中に曝し、前記第2の絶縁膜の表面をハロゲン元素で被覆し、
前記第2の絶縁膜の表面を前記ハロゲン元素で被覆した後に、前記第2の絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に該非晶質半導体膜の結晶化を助長する触媒元素を付加し、
前記非晶質半導体膜に第1の熱処理を行い第1の結晶質半導体膜を形成し、
前記第1の結晶質半導体膜にレーザー光を照射して第2の結晶質半導体膜を形成することを特徴とする半導体装置の作製方法。 - 絶縁表面上に島状の第1の絶縁膜を形成し、
前記絶縁表面上及び前記第1の絶縁膜上に第2の絶縁膜を形成し、
前記第2の絶縁膜の表面をハロゲン元素の原子もしくはハロゲン元素のラジカルの雰囲気中に曝し、前記第2の絶縁膜の表面をハロゲン元素で被覆し、
前記第2の絶縁膜の表面を前記ハロゲン元素で被覆した後に、前記第2の絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶質半導体膜を形成することを特徴とする半導体装置の作製方法。 - 絶縁表面上に島状の第1の絶縁膜を形成し、
前記絶縁表面上及び前記第1の絶縁膜上に第2の絶縁膜を形成し、
前記第2の絶縁膜の表面をハロゲン元素の原子もしくはハロゲン元素のラジカルの雰囲気中に曝し、前記第2の絶縁膜の表面をハロゲン元素で被覆し、
前記第2の絶縁膜の表面を前記ハロゲン元素で被覆した後に、前記第2の絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に該非晶質半導体膜の結晶化を助長する触媒元素を付加し、
前記非晶質半導体膜に第1の熱処理を行い第1の結晶質半導体膜を形成し、
前記第1の結晶質半導体膜にレーザー光を照射して第2の結晶質半導体膜を形成し、
前記第2の結晶質半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の導電膜と第2の導電膜を形成し、
前記第1の導電膜と第2の導電膜を第1のエッチング処理により第1の形状の導電層を形成し、
前記第1の形状の導電層をマスクとして不純物元素を添加し、
前記第1の形状の導電層を第2のエッチング処理により第2の形状の導電層を形成し、
前記第2の形状の導電層を介して前記不純物元素を添加し、
前記第2の形状の導電層を第3のエッチング処理により第3の形状の導電層を形成し、
前記第1の絶縁膜と重なる領域にチャネル形成領域を形成することを特徴とする半導体装置の作製方法。 - 絶縁表面上に島状の第1の絶縁膜を形成し、
前記絶縁表面上及び前記第1の絶縁膜上に第2の絶縁膜を形成し、
前記第2の絶縁膜の表面をハロゲン元素の原子もしくはハロゲン元素のラジカルの雰囲気中に曝し、前記第2の絶縁膜の表面をハロゲン元素で被覆し、
前記第2の絶縁膜の表面を前記ハロゲン元素で被覆した後に、前記第2の絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶質半導体膜を形成し、
前記結晶質半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の導電膜と第2の導電膜を形成し、
前記第1の導電膜と第2の導電膜を第1のエッチング処理により第1の形状の導電層を形成し、
前記第1の形状の導電層をマスクとして不純物元素を添加し、
前記第1の形状の導電層を第2のエッチング処理により第2の形状の導電層を形成し、
前記第2の形状の導電層を介して前記不純物元素を添加し、
前記第2の形状の導電層を第3のエッチング処理により第3の形状の導電層を形成し、
前記第1の絶縁膜と重なる領域にチャネル形成領域を形成することを特徴とする半導体装置の作製方法。 - 請求項1、又は請求項3において、
前記触媒元素はニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)であることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項5のいずれか一において、
前記第2の絶縁膜の表面を前記ハロゲン元素で被覆する際に、フッ素原子またはフッ素ラジカルを含むプラズマに晒すことを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項5のいずれか一において、
前記第2の絶縁膜の表面を前記ハロゲン元素で被覆する際に、四フッ化珪素又は三フッ化窒素をプラズマ化した雰囲気中に晒すことを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項7のいずれか一において、
前記第1の絶縁膜は、酸化シリコン、窒化シリコン、及び酸化窒化シリコンのいずれかからなることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項8のいずれか一において、
前記第2の絶縁膜は、酸化シリコン、窒化シリコン、及び酸化窒化シリコンのいずれかからなることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000134006A JP4558140B2 (ja) | 2000-05-02 | 2000-05-02 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000134006A JP4558140B2 (ja) | 2000-05-02 | 2000-05-02 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008108422A Division JP5063461B2 (ja) | 2008-04-18 | 2008-04-18 | El表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001319877A JP2001319877A (ja) | 2001-11-16 |
JP2001319877A5 JP2001319877A5 (ja) | 2007-06-07 |
JP4558140B2 true JP4558140B2 (ja) | 2010-10-06 |
Family
ID=18642361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000134006A Expired - Fee Related JP4558140B2 (ja) | 2000-05-02 | 2000-05-02 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4558140B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4526764B2 (ja) * | 2002-01-17 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の生産システム |
US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
CN101673508B (zh) * | 2002-01-18 | 2013-01-09 | 株式会社半导体能源研究所 | 发光器件 |
TWI267131B (en) | 2002-03-05 | 2006-11-21 | Semiconductor Energy Lab | Semiconductor element and semiconductor device using the same |
US7592980B2 (en) | 2002-06-05 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4503246B2 (ja) * | 2002-06-25 | 2010-07-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
CN103915318A (zh) * | 2014-03-17 | 2014-07-09 | 京东方科技集团股份有限公司 | 激光退火设备、多晶硅薄膜及其制作方法 |
JP6579086B2 (ja) * | 2016-11-15 | 2019-09-25 | 信越半導体株式会社 | デバイス形成方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58112333A (ja) * | 1981-12-26 | 1983-07-04 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS61241909A (ja) * | 1985-04-19 | 1986-10-28 | Agency Of Ind Science & Technol | Soi結晶形成法 |
JPH02130913A (ja) * | 1988-11-11 | 1990-05-18 | Seiko Epson Corp | 薄膜半導体装置 |
JP3497198B2 (ja) * | 1993-02-03 | 2004-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置および薄膜トランジスタの作製方法 |
JP3522381B2 (ja) * | 1995-03-01 | 2004-04-26 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法 |
JP3216861B2 (ja) * | 1995-04-10 | 2001-10-09 | シャープ株式会社 | 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法 |
JPH10303128A (ja) * | 1997-04-30 | 1998-11-13 | Fujitsu Ltd | 成膜方法 |
-
2000
- 2000-05-02 JP JP2000134006A patent/JP4558140B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001319877A (ja) | 2001-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5393726B2 (ja) | 半導体装置の作製方法 | |
KR100736400B1 (ko) | 반도체장치 및 그의 제조방법 | |
JP4850858B2 (ja) | 半導体装置の作製方法 | |
JP5072157B2 (ja) | 半導体装置の作製方法 | |
US6426245B1 (en) | Method for manufacturing a semiconductor device | |
JP2003051446A (ja) | 半導体装置の作製方法 | |
US7998845B2 (en) | Semiconductor device and method of manufacturing the same | |
US20070032049A1 (en) | Process for manufacturing a semiconductor device | |
JP4376331B2 (ja) | 半導体装置の作製方法 | |
US7297579B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4683761B2 (ja) | 半導体装置の作製方法 | |
JP4558140B2 (ja) | 半導体装置の作製方法 | |
JP2003173968A (ja) | 半導体装置の作製方法 | |
KR100998159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5063461B2 (ja) | El表示装置 | |
JP5063803B2 (ja) | El表示装置の作製方法 | |
JP4216003B2 (ja) | 半導体装置の作製方法 | |
JP2002359191A (ja) | 半導体装置の作製方法 | |
JP4018432B2 (ja) | 半導体装置の作製方法 | |
JP4522642B2 (ja) | 半導体装置の作製方法 | |
JP4212844B2 (ja) | 半導体装置の作製方法 | |
JP4573953B2 (ja) | 半導体装置の作製方法 | |
JP4939699B2 (ja) | 半導体装置の作製方法 | |
JP4837871B2 (ja) | 半導体装置の作製方法 | |
JP4439792B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070410 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |