JPS58112333A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58112333A JPS58112333A JP20954881A JP20954881A JPS58112333A JP S58112333 A JPS58112333 A JP S58112333A JP 20954881 A JP20954881 A JP 20954881A JP 20954881 A JP20954881 A JP 20954881A JP S58112333 A JPS58112333 A JP S58112333A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- film
- insulated
- inert
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法、Ｉ！Ｉｌ咳絶縁性基板
上に絶縁分離された複数の半導体素子領域を有する半導
体装置の製造方法に関する。
上に絶縁分離された複数の半導体素子領域を有する半導
体装置の製造方法に関する。
（２）従来技術と問題点
本発明者等は、上記の形成の半導体装置の調造方法を特
願昭５５−９８３９７号にて既に提案した。
願昭５５−９８３９７号にて既に提案した。
これを説明すると、第１図に見られるように、台１上の
Ｉｉ！ｌ鎌性基破性基板２的にエツチングして複数の凹
所を形成し、その上に非単結晶材料層３（好ましくは、
生成する単結晶が各凹所に絶縁分離された複数の半導体
領域と成るように計算した量のそれ）を形成し、好まし
くは例えばＰＳＧなどでキャリグ層４を設ける。その上
からレーデ−光を照射してアニールを行なうと、非単結
晶材料３が溶融、固化して凹所内に絶縁分離され次複数
の単結晶領域が形成される。
Ｉｉ！ｌ鎌性基破性基板２的にエツチングして複数の凹
所を形成し、その上に非単結晶材料層３（好ましくは、
生成する単結晶が各凹所に絶縁分離された複数の半導体
領域と成るように計算した量のそれ）を形成し、好まし
くは例えばＰＳＧなどでキャリグ層４を設ける。その上
からレーデ−光を照射してアニールを行なうと、非単結
晶材料３が溶融、固化して凹所内に絶縁分離され次複数
の単結晶領域が形成される。
この従来技術に依れば、非単結晶材′Ｉ＃４を単結晶化
する工程が簡単であり、また複数の単結６半導体領域や
電気的絶縁分離は完全である。更に、絶縁分離領域の幅
は絶縁性基板に凹部を形成する際のエツチングで定める
ものであるから充分に小さくすることができ、４・装置
の高密度化、高集積化に有効であるな、どの利点がある
。
する工程が簡単であり、また複数の単結６半導体領域や
電気的絶縁分離は完全である。更に、絶縁分離領域の幅
は絶縁性基板に凹部を形成する際のエツチングで定める
ものであるから充分に小さくすることができ、４・装置
の高密度化、高集積化に有効であるな、どの利点がある
。
ところで、上記の方法において４ＰＥＧ膜などでキャッ
ピングする理由は、主として保温のためと、凹所内で固
化する半導体の表面を平坦化させるためである。そして
、この方法でアニールを行なっ友場合、例えば絶縁性基
板２が５ｔｏ２より成り、キャッグ層４がＰ２Ｏより成
るとすれば、レーデ−光の高い出力のために発生する高
温度においてはＰＥＧ中の燐原子が結晶中に拡散し、ま
たＰＥＧ又は５ｔｏｚ中の酸素原子も結晶中に拡散する
おそれがある。燐原子その他の不純物の混入は一般的に
好ましくないと言うことができる。また例えばシリコン
中の酸素は結晶欠陥の核とな夛、あるいはドナーともな
るので好ましくない。また、キヤ、ｆ層なしでアニール
を行なっても、通常の例えば空気中などの雰囲気では、
酸素原子などが結晶中に拡散するおそれがある。
ピングする理由は、主として保温のためと、凹所内で固
化する半導体の表面を平坦化させるためである。そして
、この方法でアニールを行なっ友場合、例えば絶縁性基
板２が５ｔｏ２より成り、キャッグ層４がＰ２Ｏより成
るとすれば、レーデ−光の高い出力のために発生する高
温度においてはＰＥＧ中の燐原子が結晶中に拡散し、ま
たＰＥＧ又は５ｔｏｚ中の酸素原子も結晶中に拡散する
おそれがある。燐原子その他の不純物の混入は一般的に
好ましくないと言うことができる。また例えばシリコン
中の酸素は結晶欠陥の核とな夛、あるいはドナーともな
るので好ましくない。また、キヤ、ｆ層なしでアニール
を行なっても、通常の例えば空気中などの雰囲気では、
酸素原子などが結晶中に拡散するおそれがある。
（３） 発明の目的
本発明は上記の従来技術における欠点を除去することを
目的とする。即ち、凹所内に形成される単結晶中への不
純物の混入を除去することが本発明の目的である。
目的とする。即ち、凹所内に形成される単結晶中への不
純物の混入を除去することが本発明の目的である。
（４）発明の構成
上記目的を達成する几めになされた本発明の要旨は、絶
縁性基板に選択的に複数の凹所を形成しその上の全面に
非単結晶材料膜を形成し、鋏非単結晶材料膜を加熱エネ
ルギー線を用いて単結晶化し、前記凹所内に絶縁分離さ
れた複数の単結晶半導体領域を形成することを含んで成
る半導体装置の製造方法に於いて、前記単結晶化工程を
、前記非単結晶材料膜を不活性絶縁膜で完全に包囲した
状態で遂行することを特徴とする方法にるる。
縁性基板に選択的に複数の凹所を形成しその上の全面に
非単結晶材料膜を形成し、鋏非単結晶材料膜を加熱エネ
ルギー線を用いて単結晶化し、前記凹所内に絶縁分離さ
れた複数の単結晶半導体領域を形成することを含んで成
る半導体装置の製造方法に於いて、前記単結晶化工程を
、前記非単結晶材料膜を不活性絶縁膜で完全に包囲した
状態で遂行することを特徴とする方法にるる。
以下、本発明を実施例を用いて詳細に説明する。
（５）発明の実施例
第２図は本発明の一実施例を説明するための断面図であ
る。
る。
金属、アルミナ、高純度石英等から適宜選択し友材料よ
りなる台板１１に絶縁性基板１２を形成する。この絶縁
性基板１２は、例えば、台板１１としてのクリコンウェ
ーハの表面を酸化して二酸化シリコン層を形成してもよ
く１台板１１が金属である場合に化学気相成長法（ＣＶ
Ｄ）で非晶質シリコン酸化膜を形成してもよい、絶縁性
基板２の厚さは例えば１μｍとする。
りなる台板１１に絶縁性基板１２を形成する。この絶縁
性基板１２は、例えば、台板１１としてのクリコンウェ
ーハの表面を酸化して二酸化シリコン層を形成してもよ
く１台板１１が金属である場合に化学気相成長法（ＣＶ
Ｄ）で非晶質シリコン酸化膜を形成してもよい、絶縁性
基板２の厚さは例えば１μｍとする。
次に、幅例えば５μ割の格子状の凸巖残して例えば３０
細Ｘ １５ Ａｍの凹所を多数形成するように前記絶縁
性基板を選択的にエツチングする。凹所の底に少なくと
も例えば０．０５〜０．５μｍ程度の絶縁性基板１２管
残して１μｍ程度の深さにエツチングしてもよいが、そ
のコントロールは通常容易でないので、例えば、１μｍ
の二酸化シリコン膜の凹所部分を完全にエツチングして
から露出したシリコンウェー八部分を酸化して０．０５
〜０．５μ病程度の酸化膜を形成してもよい。
細Ｘ １５ Ａｍの凹所を多数形成するように前記絶縁
性基板を選択的にエツチングする。凹所の底に少なくと
も例えば０．０５〜０．５μｍ程度の絶縁性基板１２管
残して１μｍ程度の深さにエツチングしてもよいが、そ
のコントロールは通常容易でないので、例えば、１μｍ
の二酸化シリコン膜の凹所部分を完全にエツチングして
から露出したシリコンウェー八部分を酸化して０．０５
〜０．５μ病程度の酸化膜を形成してもよい。
それから１本発明の特徴の一つであるが、例えば８ｔ、
Ｎ４などの不活性絶縁膜２１ ｔ−ＣＶＤ法等により例
えば５００〜２０００Ｘの厚さに形成する。これによっ
て後のアニール処理の際、単結晶（半導体領域）に不純
物が下側から侵入することを阻止することができる。こ
の不活性絶縁膜材料は好ましくは酸素原子を含まない高
温生成材料であるがアルミナ類（例、サファイヤ）など
は酸素原子を含んでいても高温生成材料である故にアニ
ールの条件に依っては十分に不活性といえる場合もあろ
うφ 次に、非単結晶（半導体）材料層１３、例えばシリコン
層をＣＶＤ法等により例えば０．５〜ｌｊｍの厚さに成
長させる。非単結晶材料は多結晶体又は非結晶体のいず
れでもよい、また、好ましくはこｆ）”ｆｌｋｌ！ター
ニングして、シリコン等の量を調節することができる。
Ｎ４などの不活性絶縁膜２１ ｔ−ＣＶＤ法等により例
えば５００〜２０００Ｘの厚さに形成する。これによっ
て後のアニール処理の際、単結晶（半導体領域）に不純
物が下側から侵入することを阻止することができる。こ
の不活性絶縁膜材料は好ましくは酸素原子を含まない高
温生成材料であるがアルミナ類（例、サファイヤ）など
は酸素原子を含んでいても高温生成材料である故にアニ
ールの条件に依っては十分に不活性といえる場合もあろ
うφ 次に、非単結晶（半導体）材料層１３、例えばシリコン
層をＣＶＤ法等により例えば０．５〜ｌｊｍの厚さに成
長させる。非単結晶材料は多結晶体又は非結晶体のいず
れでもよい、また、好ましくはこｆ）”ｆｌｋｌ！ター
ニングして、シリコン等の量を調節することができる。
それによって生成単結晶が各凹所により完全に分離され
ることを保証することができる。
ることを保証することができる。
それから、本発明の賜う一つの特徴であるが。
非単結晶材料層１３の上側及び側方を不活性絶縁膜２２
で覆い、前記不活性絶縁ｊｌ［２１と一体となりて、非
単結晶材料層１３が不活性絶縁膜で完全に包囲されるよ
うにする。即ち、これによってアニールの際に単結晶に
不純物が混入することを完全に阻止することができる。
で覆い、前記不活性絶縁ｊｌ［２１と一体となりて、非
単結晶材料層１３が不活性絶縁膜で完全に包囲されるよ
うにする。即ち、これによってアニールの際に単結晶に
不純物が混入することを完全に阻止することができる。
このために例えば、厚さ１０００１８ＫＯ８１５Ｎ４を
ＣＶＤ法−ｔ’形ｇｔＡ。
ＣＶＤ法−ｔ’形ｇｔＡ。
この場合、特Ｋ、層１３の貴方（周囲部）を完全に包囲
することが重要であり、そのために層１３の形成の際に
ｔ４ターニングを行なっておく仁とが好ましい。
することが重要であり、そのために層１３の形成の際に
ｔ４ターニングを行なっておく仁とが好ましい。
不活性′絶縁膜２２は１μｍ度であることが好ましいが
・ Ｓ ｌ ５Ｎ４は１μｍの厚さに形成することは困
難であるので、前記の８１５Ｎ４膜上に、例えば、１μ
ｍ８度のＰＳＧ膜１４を形成する。これによりてレーザ
ー光の反射防止の効果が得られる。
・ Ｓ ｌ ５Ｎ４は１μｍの厚さに形成することは困
難であるので、前記の８１５Ｎ４膜上に、例えば、１μ
ｍ８度のＰＳＧ膜１４を形成する。これによりてレーザ
ー光の反射防止の効果が得られる。
それから、例えば、慴アルゴンレーザーを、エネルギ−
１７Ｗ１走査遭度１ＯａＩＡｊ１１スー、トサイズ５０
μ溝φの条件で照射することＫよって、アニールを行な
う。その際、全体ｔ５００℃程度に加熱しておく。
１７Ｗ１走査遭度１ＯａＩＡｊ１１スー、トサイズ５０
μ溝φの条件で照射することＫよって、アニールを行な
う。その際、全体ｔ５００℃程度に加熱しておく。
このアニールによフ、層１３の材料、例えば非単結晶シ
リコンが溶融％固化し、凹所内に単結晶１７（１１３図
参照）として成長する。この単結晶１７は、前述のよう
に、アニールの際その周囲が完全に不活性絶縁物で包囲
されているので、不純物の混入は完全に除去されている
０例えば、燐原子含有量５優のＰ２Ｏ膜のみよりなるキ
ヤ、デで同様なアニールを行った場合、約１０１７億／
ｅｘｔ’ １１度の燐原子の拡散がみられ、またシリコ
ン単結晶においてｐタイプからｎタイプへの変化がみら
れ友が、−ｊＫ−の方法に依れば、こうしたことは完全
に除去されている。
リコンが溶融％固化し、凹所内に単結晶１７（１１３図
参照）として成長する。この単結晶１７は、前述のよう
に、アニールの際その周囲が完全に不活性絶縁物で包囲
されているので、不純物の混入は完全に除去されている
０例えば、燐原子含有量５優のＰ２Ｏ膜のみよりなるキ
ヤ、デで同様なアニールを行った場合、約１０１７億／
ｅｘｔ’ １１度の燐原子の拡散がみられ、またシリコ
ン単結晶においてｐタイプからｎタイプへの変化がみら
れ友が、−ｊＫ−の方法に依れば、こうしたことは完全
に除去されている。
ま友、本方法に依れば、アニールの際の周囲の雰囲気は
一般的には酸素雰囲気中、空気中等のいずれでもよい。
一般的には酸素雰囲気中、空気中等のいずれでもよい。
なお、上記の例では、アニールのエネルギー線としてレ
ーザー光を用いたが、その他キセノンランプやハロダン
ランプなどの光を集光して使用することもできる。
ーザー光を用いたが、その他キセノンランプやハロダン
ランプなどの光を集光して使用することもできる。
（６）発明の効果
以上の説明から明らかなようＫ、本発明に依りて、絶縁
性基板に選択的に複数の凹所を形成し、その上の全面に
非単結晶材料膜を形成し、峡非単結晶材料膜を加熱エネ
ルギー線を用いて単結晶化し、前記凹所内に絶縁分離さ
れ几複数の単結晶半導体領域を形成することを含んで成
る半導体装置の製造方法に於いて、形成される単結晶中
への不所望な不純物の混入を完全に除去することが可能
となる。このことＫよりて、上記のタイプの半導体装置
の実際的意義が高くなることは明らかであろう。
性基板に選択的に複数の凹所を形成し、その上の全面に
非単結晶材料膜を形成し、峡非単結晶材料膜を加熱エネ
ルギー線を用いて単結晶化し、前記凹所内に絶縁分離さ
れ几複数の単結晶半導体領域を形成することを含んで成
る半導体装置の製造方法に於いて、形成される単結晶中
への不所望な不純物の混入を完全に除去することが可能
となる。このことＫよりて、上記のタイプの半導体装置
の実際的意義が高くなることは明らかであろう。
第１図は従来技術の半導体装置の製造方法を説明するた
めの断面図、第２図は本発明の半導体装置の製造方法ｔ
−説明する之めの断面図、１１３図は本発明で製造した
半導体装置を示す断面図である。 １．１１・・・台板、２．１２・・・絶縁性基板・３・
１３・・・半導体材料層、４．１４・・・キヤ、プ層、
１７Ａ。 １７ト・・半導体材料単結晶、２１．２２・・・不活性
絶縁膜・ 第１図 第２図 第３図
めの断面図、第２図は本発明の半導体装置の製造方法ｔ
−説明する之めの断面図、１１３図は本発明で製造した
半導体装置を示す断面図である。 １．１１・・・台板、２．１２・・・絶縁性基板・３・
１３・・・半導体材料層、４．１４・・・キヤ、プ層、
１７Ａ。 １７ト・・半導体材料単結晶、２１．２２・・・不活性
絶縁膜・ 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板に選択的に複数の凹所を形成し。 その上の全面に非単結晶半導体層を形成し、蚊非単結晶
半導体層を加熱エネルギー線を用いて単結晶化し、前記
凹所内に絶縁分離され次複数の単結蟲半導体領域を形成
することを含んで成る半導体装置の製造方法に於いて、
前記単結晶化工程を、前記非単結晶半導体層を不活性絶
縁膜で完全に包囲した状態で遂行することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20954881A JPS58112333A (ja) | 1981-12-26 | 1981-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20954881A JPS58112333A (ja) | 1981-12-26 | 1981-12-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112333A true JPS58112333A (ja) | 1983-07-04 |
| JPH0337732B2 JPH0337732B2 (ja) | 1991-06-06 |
Family
ID=16574629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20954881A Granted JPS58112333A (ja) | 1981-12-26 | 1981-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112333A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319877A (ja) * | 2000-05-02 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247673A (en) * | 1975-10-15 | 1977-04-15 | Hitachi Ltd | Process for production of silicon crystal film |
| JPS5659694A (en) * | 1979-10-18 | 1981-05-23 | Agency Of Ind Science & Technol | Manufacture of thin film |
-
1981
- 1981-12-26 JP JP20954881A patent/JPS58112333A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247673A (en) * | 1975-10-15 | 1977-04-15 | Hitachi Ltd | Process for production of silicon crystal film |
| JPS5659694A (en) * | 1979-10-18 | 1981-05-23 | Agency Of Ind Science & Technol | Manufacture of thin film |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319877A (ja) * | 2000-05-02 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0337732B2 (ja) | 1991-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58112333A (ja) | 半導体装置の製造方法 | |
| JPS60143624A (ja) | 半導体装置の製造方法 | |
| JPS59148322A (ja) | 半導体装置の製造方法 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPS58116722A (ja) | 半導体装置の製造方法 | |
| JPS5856457A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS61166074A (ja) | 絶縁ゲ−ト型トランジスタ及びその製造方法 | |
| JPH0442358B2 (ja) | ||
| JP2793241B2 (ja) | Ｓｏｉ形成法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPS62174969A (ja) | 半導体装置の製造方法 | |
| JPS5919312A (ja) | 半導体装置の製造方法 | |
| JPS6038809A (ja) | 半導体装置の製造方法 | |
| JPS63271916A (ja) | シリコン薄膜の形成方法 | |
| JPS6219046B2 (ja) | ||
| JPS6054427A (ja) | 半導体装置の製造方法 | |
| JPS5892209A (ja) | 半導体装置の製造方法 | |
| JPH01101660A (ja) | 半導体装置の製造方法 | |
| JPH0153509B2 (ja) | ||
| JPH0339038B2 (ja) | ||
| JPH0582733B2 (ja) | ||
| JPS60126815A (ja) | 半導体装置の製造方法 | |
| JPS6112019A (ja) | 半導体装置の製造方法 | |
| JPS61198712A (ja) | 半導体装置の製造方法 |