JPS6112019A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6112019A
JPS6112019A JP59132571A JP13257184A JPS6112019A JP S6112019 A JPS6112019 A JP S6112019A JP 59132571 A JP59132571 A JP 59132571A JP 13257184 A JP13257184 A JP 13257184A JP S6112019 A JPS6112019 A JP S6112019A
Authority
JP
Japan
Prior art keywords
film
silicon film
single crystal
crystal
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59132571A
Other languages
English (en)
Other versions
JPH0722120B2 (ja
Inventor
Ryoichi Mukai
良一 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59132571A priority Critical patent/JPH0722120B2/ja
Publication of JPS6112019A publication Critical patent/JPS6112019A/ja
Publication of JPH0722120B2 publication Critical patent/JPH0722120B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法のうち、特にＳＯ■構造
半導体装置における島状半導体層のビームアニール方法
に関する。
半導体集積回路（ＩＣ）はＬＳＩ、ＶＬＳＩと二次元（
平面的）領域で微細化、高集積化されてきたが、その微
細化にも限度があって、それを更に高集積化するための
手段として、現在、立体的に積み上げ・る三次元ＬＳＩ
が大きくクローズアンプしてきている。
このよ゛うな三次元ＬＳＩの基礎となるのが、ＳＯｒ　
（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎ５ｕｌａｔｏｒ）構造の
半導体素子であって、それは、絶縁基板上に非単結晶性
半導体層を被着し、ビームアニールして単結晶化し、そ
の島状にした単結晶半導体層に素子を形成する方法によ
って作成される。
かくして、このような半導体素子が絶縁膜を介して多層
に積み上げられて三次元ＬＳＩに形成されるが、上記の
ビームアニールして単結晶化する工程は特に重要で、出
来るだけ結晶品質の良い単結晶半導体層が形成されるこ
とが要望されぞいる。
［従来の技術］ ところで、従来の島状の単結晶半導体層を形成する方法
を説明すると、その一実施例を第２図に示している。そ
れは、シリコン基板１の上面に二酸化シリコン（ＳｉＯ
２）Ｗ４２を形成し、その上に非単結晶性のシリコン膜
３を化学気相成長（ＣＶＤ）法によって被着させる。尚
、非単結晶性のシリコン膜とは多結晶シリコン膜、アモ
ルファスシリコン膜などのことである。
次いで、非単結晶性シリコン膜の上から連続アルゴンレ
ーザ（ＣＷ　−Ａｒ　Ｌａ５ｅｒ）ビームをスキャンニ
ング（走査）して加熱し、それを単結晶シリコン膜３に
変成させる。この場合、例えば、シリコン膜の表面に帯
状の窒化シリコン（ＳｉヨＮ４）膜４を図示のように形
成し、このＳｉ３Ｎ４膜を反射防止膜として、レーザビ
ームを走査（紙面に垂直方向に走査）する。そうすると
、結晶品質の良い単結晶シリコン膜の作成が容易になる
。
しかし、上記実施例は結晶方位が一定した単結晶シリコ
ン膜を得ることは離しい。即ち、任意の結晶方位をもっ
た種（シード）が溶融した非単結晶シリコン膜内に生じ
、そのシードによって結晶方位が決定されるから、所定
の結晶方位をもった結晶シリコン膜を形成することがで
きない。
そのため、第３図（ａ）に示す実施例のように、非単結
晶シリコン膜１３の一部をシリコン基板１１と接した状
態にして、ビームアニールする方法が採られている。こ
の場合にも、同様にＳｉ３Ｎ４膜１４を反射防止膜とし
て用いるが、この方法は、シリコン基板１と接している
部分からの熱の逸散が大きいために、反射防止膜の形成
は特に必要になる。尚、１２は５ｉ０２膜を示す。
本実施例では、単結晶シリコン膜１３に変成した後に、
島状のシリコン膜に形成するため、フォトプロセスを用
いてパターンニングし、単結晶シリコン膜の両側部分を
酸化して５ｉ０２膜１５を生成して、第３図（ｂ）のよ
うに仕上げる。そうすると、第２図と同様に島状の単結
晶シリコン膜１３が形成され、而も、これが結晶方位が
一定した単結晶シリコン膜である。
［発明が解決しようとする問題点］ しかしながら、第３図に説明した実施例の形成方法は、
上記したように熱伝導の良いシリコン基板１と接してい
るため、熱の逸散が起こって、ビームアニールの条件や
反射防止膜の膜厚など、条件設定が大変に難しい形成方
法である。
即ち、高パワーのレーザアニール条件を与えると、露出
したシリコン膜の領域が加熱し過ぎて、球状になって剥
がれが起こり、低パワーのレーザアニール条件を与える
と、シリコン基板１１との接触部から熱が逃げて、その
部分が十分に熔融しない。
従って、後者の実施例は一定の結晶方位をもった単結晶
シリコンＩ！１ｉ１３が形成される方法であるにもかか
わらず、再現性に乏しくて製造歩留が余り芳しくない。
本発明は、この第３図に示す実施例のようなビームアニ
ール方法を用い、その問題点を解消させたビームアニー
ル方法を提案するものである。
［問題点を解決するための手段］ その問題点は、一部が単結晶体に接し、他部が非単結晶
体上に設けられている非単結晶半導体層を、ビームアニ
ールして単結晶半導体層に変換する単結晶化アニール工
程において、該非単結晶半導体層の上面に、分離層を介
してキャップ層を設け、該キャップ層をビームアニール
して、前記非単結晶半導体層を間接的に加熱し、単結晶
化するようにした工程が含まれてなる半導体装置の製造
方法によって達成される。
［作用］ 即ち、本発明はキャンプ層を設けて、そのキャップ層を
ビームアニールして加熱する、いわゆる傍熱加熱方式で
、間接的に非単結晶半導体層を一様に加熱熔融し、更に
その加熱された非単結晶半導体層が、シリコン基板との
接触部から固化するようにして、単結晶半導体層を形成
するビームアニール方法である。
［実施例］ 以下９図面を参照して実施例によって詳細に説明する。
第１図（ａ）ないしくＣ）は本発明にかかるビームアニ
ール方５法の工程順断面図を示す゛。まず、第１図ｔａ
ｌに示すように、シリコン基板２１の上に５ｉ０２膜２
２を生成してパターンニングし、その５ｉ０２膜２２の
上に膜厚４０００人位の非単結晶シリコン膜２３（非単
結晶半導体層）をＣＶＤ法で被着する。この非小結晶シ
リコン膜２３は両側でシリコン基板２１に接している。
次いで、第１図山）に示すように、非単結晶シリコン膜
の表面を高温酸化して、膜厚３６０人の５ｉ０２膜２４
を生成し、その上に膜厚８００人のＳｉ３Ｎ４膜２５゜
膜厚２５００人の多結晶シリコン膜２６を、何れもＣＶ
Ｄ法で被着する。ここに、５ｉ０２膜２４とＳｉ３Ｎ４
膜２５とは分離層、多結晶シリコン膜２６がキャンプ層
である。
このようにして、キャッスプ層を被着した上面から、Ｃ
Ｗアルゴンレーザを照射゛して走査する。
走査方向は紙面に垂直な方向で、条件はシリコン基板２
１を約４５０℃に加熱し、レーザ出力を１０Ｗ。
ビームスポット径を５０μｍφ、走査速度を１０ｃｍ／
ｓｅｔにするｅ そうすると、レーザ光の照射によって非単結晶シリコン
膜２３が一様の温度に加熱され、次いで、照射後の冷却
時に、溶融したシリコン膜２３はシリコン基板２１との
接触部から凝固しはじめ、シリコン基板の結晶方位に沿
った単結晶シリコン膜（例えば、シリコン基板が〈１１
１〉面の場合には、＜１１１＞面をもった単結晶シリコ
ン膜２３）が形成される。
次いで、公知のエツチング方法によって全面エツチング
して、キャップ層と分離膜を除去し、単結晶シリコン膜
２３を露出させた後、第１図（Ｃ）に示すように、島状
のシリコン膜に形成するために、フォトプロセスを用む
）でパターンニングし、単結晶シリコン膜２３の両側部
分を酸化して５ｉ０２膜２７を生成する。そうすると、
単結晶シリコン膜２３が島状領域に分離される。ここに
、公知のエツチング法とは、５ｉ０２膜とシリコンとの
エツチング比の相違を利用したドライエツチング法で、
例えば塩素系ガスを用いたエツチングである。
このようにすれば、非単結晶シリコン膜が′一様に加熱
されて、ビームアニールの条件設定が従来法より容易に
なり、島状の一定結晶方位をもった高品位な単結晶シリ
コン膜を再現性良く作成することがで春る。
［発明の効果］ 以上の説明から判るように、本発明によれば三次元ＬＳ
Ｉの製造方法において、高結晶品位の単結晶シリコン層
を容易に形成することができ、三次元ＬＳＩの品質を向
上させる効果が大きいものである。
【図面の簡単な説明】
第１図＋８）、　（ｂｌ、　（Ｃ）は本発明にかかる形
成方法を説明するための工程順断面図、 第２図は従来の一実施例の形成方法を説明するための工
程断面図、 第３図（ａ）、　（ｂ）は従来の他の実施例の形成方法
を説明するための形成工程順断面図である。 図において、 １、１１．２１はシリコン基板、 ２、１２．１５．２２．２４．２７は５ｉ０２膜、３、
１３．２３は非単結晶性のシリコン膜あるいは単結晶シ
リコン膜、 ４、１４．２５はＳらＮ４膜、 第１図

Claims (1)

    【特許請求の範囲】
  1. 　一部が単結晶体に接し、他部が非単結晶体上に設けら
    れている非単結晶半導体層を、ビームアニールして単結
    晶半導体層に変換する単結晶化アニール工程において、
    該非単結晶半導体層の上面に、分離層を介してキャップ
    層を設け、該キャップ層をビームアニールして、前記非
    単結晶半導体層を間接的に加熱し、単結晶化するように
    した工程が含まれてなることを特徴とする半導体装置の
    製造方法。
JP59132571A 1984-06-26 1984-06-26 半導体装置の製造方法 Expired - Lifetime JPH0722120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59132571A JPH0722120B2 (ja) 1984-06-26 1984-06-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59132571A JPH0722120B2 (ja) 1984-06-26 1984-06-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6112019A true JPS6112019A (ja) 1986-01-20
JPH0722120B2 JPH0722120B2 (ja) 1995-03-08

Family

ID=15084419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59132571A Expired - Lifetime JPH0722120B2 (ja) 1984-06-26 1984-06-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0722120B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108105A (en) * 1988-09-08 2000-08-22 Canon Kabushiki Kaisha Dot image output apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108105A (en) * 1988-09-08 2000-08-22 Canon Kabushiki Kaisha Dot image output apparatus
US6134025A (en) * 1988-09-08 2000-10-17 Canon Kabushiki Kaisha Dot image data output apparatus

Also Published As

Publication number Publication date
JPH0722120B2 (ja) 1995-03-08

Similar Documents

Publication Publication Date Title
US4448632A (en) Method of fabricating semiconductor devices
JPS62206816A (ja) 半導体結晶層の製造方法
JPS6112019A (ja) 半導体装置の製造方法
JPS5886717A (ja) 単結晶シリコン膜形成法
JPS61135110A (ja) 半導体装置の製造方法
JPS5856457A (ja) 半導体装置の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPS58114419A (ja) 半導体装置用基板の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPS5919311A (ja) 半導体装置の製造方法
JP2745055B2 (ja) 単結晶半導体薄膜の製造方法
JPH0669024B2 (ja) 半導体装置の製造方法
JPS63315587A (ja) 単結晶薄膜形成方法
JPS6151821A (ja) 半導体装置の製造方法
JPH01297814A (ja) 単結晶薄膜の製造方法
JPH03250620A (ja) 半導体装置の製造方法
JPS6347255B2 (ja)
JPH02267931A (ja) 半導体装置の製造方法
JPS63142810A (ja) 半導体装置の製造方法
JPS6362893B2 (ja)
JPS60210833A (ja) 半導体装置の製造方法
JPS58112333A (ja) 半導体装置の製造方法
JPH0453124A (ja) 単結晶シリコン薄膜の製造方法およびその装置
JPS62285442A (ja) 半導体装置の製造方法
JPS62182186A (ja) 単結晶薄膜の形成方法