JPS5825220A - 半導体基体の製作方法 - Google Patents

半導体基体の製作方法

Info

Publication number
JPS5825220A
JPS5825220A JP56124898A JP12489881A JPS5825220A JP S5825220 A JPS5825220 A JP S5825220A JP 56124898 A JP56124898 A JP 56124898A JP 12489881 A JP12489881 A JP 12489881A JP S5825220 A JPS5825220 A JP S5825220A
Authority
JP
Japan
Prior art keywords
silicon
layer
layers
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56124898A
Other languages
English (en)
Inventor
Toshiro Isu
井須　俊郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56124898A priority Critical patent/JPS5825220A/ja
Publication of JPS5825220A publication Critical patent/JPS5825220A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、基板上に形成された絶縁体膜上に半導体単
結晶層を形成する方法に関するものである・ この明細書では、基板上に形成された絶縁体膜上に半導
体単結晶層が形成されたものを「半導体基体」と呼ぶ。
半導体装置の高速動作化、高密度化のため、回路素子を
誘電体で分離する方法がある。その一方法として、シリ
コ／酸化物上にシリコノ単結晶層を形成して、このシリ
コ／単結晶層を用いて構成する方法が考えられている。
このシリコ／単結晶層を形成する従来の方法として、酸
化シリコン層上に多結晶シリコンを堆積し、その表間に
光Ｉ！。
電子線などを照射することにより表面層のみ加熱して、
シリコン単結晶を形成する方法がある。このような従来
の方法によって形成される半導体基体であるシリ：１７
基体の製作中間工程における断面構造を第１図に示す。
第１図において、【１）は基板であるシリコン基板、（
２）は酸化シリコ／層、（３Ｊは酸化シリコン層（２）
の表面部に酸化シリコ／層（２）によって底面および側
面を取り囲まれるように形成された多結晶または非晶質
のシリコ／層、（１００）は上記の各部分によって構成
されるシリコノ基体である。
このような製作過程のシリコン基体に、レーザ光線また
は電子線などを走査しつつ照射することにより、そのパ
ワーが一定値を越えると、シリコノ層（３Ｊが溶融し、
走査されなくなると再結晶化すること化より、島状のシ
リコン単結晶層を得ることができる。
しかしながら、上記の従来の方法においては、照射のパ
ワーが不十分であると、多結晶または非晶質のシリコン
層（３）の溶融が完全ではなく、島状のシリコン単結晶
層は形成されず、また、ノくワーが大きすぎる場合には
、蒸発などによりシリコンが消失する。また、結晶成長
の核となり得る種結晶が少ないため結晶の制御性が悪い
。上記のような欠点がある。
この発明は、上記のような欠点を無くするためになされ
たものであり、酸化シリコン層上に窒化シリコン膜を形
成しこの窒化シリコン膜上に形成した多結晶または非晶
質のシリコノ層に光線または電子線を走査して照射する
ことによって、全体にわたり安定して良質の島状のシリ
コン単結晶層を有する半導体基体の製作方法を提供する
ことを目的としたものである。
以下、実施例化基づいてこの発明を説明する。
第２図はこの発明による半導体基体の製作方法の一実施
例の製作中間工程におけるシリコン基体の新聞構造を示
す図である。第２ｒＩＡにおいて、【１）はシリコン基
板、（りは厚さ約１μｍの酸化シリコ／層、（８］は９
８０”Ｃないり、１０８０℃の温度で減圧ＯＶＤ法によ
って堆積した厚さ約ａｏｏｏｉ多結晶または非晶質のシ
リコン層、（４）はプ２ズマＯ’ＶＤ法により堆積した
厚さ約５０ＯＡの窒化シリコン膜、（預））は上記の各
部分によって構成されるシリコン基体である。
上記のような構造は、例えば、次のようにして構成する
ことができる。シリコ／基板を熱酸化して５０００Ａ　
ＩＩ　ｔめ酸化シリコノ層を形成したｌＮ、窒化シリコ
ン膜を堆積して写真製版法により必要箇所のみを残した
後、シリコン層を減圧ＯＶＤ法により堆積する。次に、
シリコノ層上に窒化シリコ／膜を堆積し、写真製版法に
よりシリコノ層の必要箇所の上の窒化シリコン膜を残し
、窒化シリコノ膜に覆われていない箇所のシリコン層を
適当な厚さにエツチ７グした後に酸化雰囲気中で加熱す
るト、窒化シリコ／膜に覆われていない箇所のシリコン
層は酸化されて酸化シリコン層となる。その後、表面の
窒、化シリコンＩＩＩＩを除去することによって、第２
図に示す構造を得ることができる。
上記のような断面構造を有する製作中間工程におけるシ
リコン基体の表面に所定値以上のノぐワーｃｍ／＠とす
ると約１υＷ）することにより、多結晶または非晶質の
シリコン層ｔ３３は溶融し、走ｆ：されなくなると、酸
化シリコン層（２）および窒化シリコｙ　膜（４１で囲
まれた島状の領域内で一つの単結晶となるように再結晶
する。この際、下地に窒化シリコン膜（４）があるため
、″シリコンを消失させること件で１１．５Ｗまで増大
させることができる）ｔ＝＝＝ｉ、また、窒化シリコン
＠　（４）上に形成されたシリコン層（３」は、従来方
法のように酸化シリコン層（２）上に形成されたシリコ
ンｊ１（３１より結晶成長核密度が高いため、制御性よ
く良質の単結晶が形成できる。
第３図はこの発明による半導体基体の製作方法の他の実
施例の製作中間工程におけるシリコン基体の断面構造を
示す図である。１ｇ３図において、（２ａ）はシリコン
基板［１１上に一様に形成された酸化シリコン層、（４
ａ）は酸化シリコン層（２ａ）上に全面的に形成された
窒化シリコ／膜、（２に＋）は窒化クリコノ膜（４ａ）
の所定部分上に形成されたシリコン層（ＩＩの側面を取
り囲むように形成された酸化シリコン層、（ｌｏｏｂ）
はシリコ／基体である。
この実施例では、窒化シリコｙ　ｒ！Ｘ（４ａ　）は、
写真製版法で所定のパターンに形成する必要がないので
、工程が簡単になる。その他に関しては、第２溶融させ
るために、レーザ光線を照射する場合について述べたが
、７：７ツシユラ／グからの光線または電子線を照射し
てもよい。
以上詳述したように、この発明による半導体基体の製作
方法においては、底面が窒化シリコン膜に接し側面が酸
化シリコ／層に囲まれた島状の多結晶または非晶質のシ
リコン層に光線または電子線を照射して単結晶化させる
ので１．島状の領域を一つの単結晶とすることができる
。また、底面に窒化シリコン膜が存在するから、照射パ
ワーの適正値域が広くなる。ざらに、窒化シリコ／ｌＩ
ｌ！Ｉに接しているシリコノ層は結晶成長核密度が高い
ため、制御性よ（良質、の単結晶を形成することができ
る。
従って、島状に形成された単結晶シリコンに半導体集積
回路の回路要素を形成することができる。
【図面の簡単な説明】
ＩＩ１図は従来の半導体基体の製作方法の中間工程にお
けるシリコン基体の断面構造を示す図、第２ａａおよび
第Ｓ図はそれぞれこの発明による半導体基体の製作方法
の一実緒例の中間工程におけるシリコ／基体の断面構造
を示す図である。 図において、（１１はシリコン基板（基板）、（幻。 （”ａ）ｓ　（２１））は酸化シリコン層、（３３はシ
リコ／層、（４）　、　（４ａ）は窒化シリコン膜、（
１００）、　（ｌｏｏａ）、　（ｌｏｏｂ）はシリコン
基体である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人　葛野信−（外１名） 第１１２１ 第２図 第３図 手続補正書（自発） 特許庁長官殿 １、事件の表示　　　　特願昭５６−１１１４８ＧｌＢ
号３、補正をする者 明細書の「発明の詳細な説明」の欄 ６、　補正の内容 （１）　　＃４細書の第４頁第１１行および第５頁第１
４行のｒｔ＋は非晶質」を削除する。 （２）同、第５頁第１４行の「走査」を「照射」ｋ訂正
する。 （３）同、第７頁第５行と同頁第６行との間に［さらに
、上記両実施例においては、単結晶を成長させるシリコ
ン層として、減圧ＣＶＤ法によって堆積した多結晶のシ
リコン層を用いる場合について述べたが、常圧ＣＶＤ法
またはプラズマＯＶＤ法などによって堆積した多結晶の
シリコン層を用いてもよく、また、多結晶のシリコン層
の代りに非晶質のシリコン層を用いてもよい。」をそう
人する〇以上

Claims (1)

  1. 【特許請求の範囲】 （１１基板上に形成された酸化シリコン層上に形成され
    た窒化シリコン膜に底面が接し側面が酸化シリコン層に
    囲まれている多結晶または非晶質のシリコ７層に光線ま
    たは電子線を照射して上記シリコン層を単結晶化させる
    ことを特徴とする半導体基体の製作方法。 （２）　　窒化シリコノ膜をシリコン層の下部にのみ介
    在させることを特徴とする特許請求の範囲第１項記載の
    半導体基体の製作方法。 （３１Ｓｌ化シリコン膜をシリコノ層の下部および７９
    １７層の側面を取り囲む酸化シリコ７層の下部に介在さ
    せることを特徴とする特許請求の範囲第１項記載の半導
    体基体の製作方法。
JP56124898A 1981-08-07 1981-08-07 半導体基体の製作方法 Pending JPS5825220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56124898A JPS5825220A (ja) 1981-08-07 1981-08-07 半導体基体の製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56124898A JPS5825220A (ja) 1981-08-07 1981-08-07 半導体基体の製作方法

Publications (1)

Publication Number Publication Date
JPS5825220A true JPS5825220A (ja) 1983-02-15

Family

ID=14896829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56124898A Pending JPS5825220A (ja) 1981-08-07 1981-08-07 半導体基体の製作方法

Country Status (1)

Country Link
JP (1) JPS5825220A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639141A (ja) * 1986-06-30 1988-01-14 Canon Inc 半導体装置及びその製造方法
JPH01128420A (ja) * 1987-11-13 1989-05-22 Agency Of Ind Science & Technol 半導体用ガラス基板の製造方法
US4999313A (en) * 1986-11-07 1991-03-12 Canon Kabushiki Kaisha Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material
US5013670A (en) * 1986-09-18 1991-05-07 Canon Kabushiki Kaisha Photoelectric converter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639141A (ja) * 1986-06-30 1988-01-14 Canon Inc 半導体装置及びその製造方法
JP2525773B2 (ja) * 1986-06-30 1996-08-21 キヤノン株式会社 半導体装置及びその製造方法
US5013670A (en) * 1986-09-18 1991-05-07 Canon Kabushiki Kaisha Photoelectric converter
US4999313A (en) * 1986-11-07 1991-03-12 Canon Kabushiki Kaisha Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material
JPH01128420A (ja) * 1987-11-13 1989-05-22 Agency Of Ind Science & Technol 半導体用ガラス基板の製造方法

Similar Documents

Publication Publication Date Title
JPS59195871A (ja) Ｍｏｓ電界効果トランジスタの製造方法
US4773964A (en) Process for the production of an oriented monocrystalline silicon film with localized defects on an insulating support
JPH0410216B2 (ja)
JPH0450746B2 (ja)
JPS5825220A (ja) 半導体基体の製作方法
JPS62160712A (ja) 半導体装置の製造方法
JPH027415A (ja) Ｓｏｉ薄膜形成方法
US4678538A (en) Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects
JPH0580159B2 (ja)
JPS6159820A (ja) 半導体装置の製造方法
JPS6347256B2 (ja)
JPS5928328A (ja) 半導体装置の製造方法
JPS5983993A (ja) 単結晶半導体層の成長方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPS5856457A (ja) 半導体装置の製造方法
JP2850319B2 (ja) シリコン薄膜の形成方法
JP2745055B2 (ja) 単結晶半導体薄膜の製造方法
JPH0442358B2 (ja)
JPS6017911A (ja) 半導体装置の製造方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPS5961117A (ja) 半導体装置の製造方法
JPS59121826A (ja) 半導体単結晶膜の製造方法
JPH027414A (ja) Ｓｏｉ薄膜形成方法
JPH02123733A (ja) 半導体装置の製造方法
JPS60144931A (ja) 半導体装置の製造方法