JPS59195871A - Ｍｏｓ電界効果トランジスタの製造方法 - Google Patents

Ｍｏｓ電界効果トランジスタの製造方法

Info

Publication number
JPS59195871A
JPS59195871A JP58071609A JP7160983A JPS59195871A JP S59195871 A JPS59195871 A JP S59195871A JP 58071609 A JP58071609 A JP 58071609A JP 7160983 A JP7160983 A JP 7160983A JP S59195871 A JPS59195871 A JP S59195871A
Authority
JP
Japan
Prior art keywords
region
effect transistor
semiconductor layer
silicon nitride
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58071609A
Other languages
English (en)
Inventor
Tadashi Nishimura
正 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58071609A priority Critical patent/JPS59195871A/ja
Priority to US06/586,861 priority patent/US4514895A/en
Priority to FR8404759A priority patent/FR2544916B1/fr
Publication of JPS59195871A publication Critical patent/JPS59195871A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はＭＯ６Ｏ６電界効果トランジスタ作方法、特
に絶縁体の上に半導体単結晶膜を形成し、これを基板と
してＭＯ８電界効果トランジスタを形成する方法の改良
に関するものである。
〔従来技術〕
半導体装置の動作の高速化、高密度集積化のため、回路
素子を誘電体で分離して浮遊容量の少ない半導体集積回
路装置を製造する試みがなされており、その−例として
、絶縁体上に多結晶または非晶質の半導体膜をたい積さ
せその表面にレーザ光、電子線などのエネルギー線を照
射することによって表面層のみを加熱して、単結晶の半
導体膜を形成し、これにＭＯ８ｉ界効果トランジスタ（
ＭＯＳＦＥＴ）を形成すれば、周囲と下部とにおいて紡
電体で分離され、浮遊容量の極めて少ない素子が実現で
きる。
第１図（ａ）〜（１）はこのような従来の方法によるＭ
ＯＳＦＥＴの製造の主要各段階における状態を示す断面
図で、まず、第１図（ａ）に示すように石英（Ｓ　ｉＯ
２）基板（１０）の上に通常の減圧ＣＶＤ法によって厚
さ５０００Ａのポリシリコン層（０）をたい積させる。
これを第１図（１））に示すように、９５０°Ｃの温度
の酸化雰囲気で厚さ５００への酸化膜０粉を形成させ、
更にその上に減圧ＣＶＤ法によって厚さ１０００　Ａの
窒化膜＋１３＋をたい積させる。次に、第１図（Ｃ）に
示すように、写真製版工程によって窒化膜（１３）をパ
ターニングする。つついて、これを温に９５０°Ｃの酸
化雰囲気に長時間さらして、窒化膜（Ｉ鋤のパターンの
ない部分をすべて酸化させてしまった後に、窒化膜０３
）とその下敷の酸化膜α２）を除去すれば、第１図（ｄ
）に示すように、ポリシリコン層（１１）かその周囲と
下部とを絶縁物である二酸化シリコンで囲まれた形状を
得ることができる。しかし、このままではポリシリコン
層（１１）が素子形成可能な結晶性をもたないので、細
くしぼったレーザ光、電子ビームなどのエネルギー線で
、このポリシリコンを溶融させた後再結晶させて単結晶
または大きな粒径のポリシリコンとする。第１図（θ）
はこの段階を示し、（国はこの再結晶シリコン層である
。以下通常のＭＯＳＦＥＴの製造工程によって、ます、
第１図（ｆ）に示すように再結晶シリコンＩｆｔ　Ｑｇ
＋の上にゲート酸化膜（＋６）を形成し、次に第１図（
ｇ）に示すようにその上にポリシリコンをたい積させ所
望のパターニングを行なってポリシリコンゲート電極（
１′７）を形成する。つづいて、第１図（ｈ）に示すよ
うに、このポリシリコンゲート電極（＋７）をマスクと
して再結晶シリコン層α６ｊに大量の不純物を４入して
ソース領域０８）およびドレイン領域（１９）を形成す
る。その後に、第１図（１）に示すように、全上面に酸
化膜ＫＯ）を形成し、そのゲート電極（＋７）、ソース
領域（１８）およびドレイン領域θ９）の上の部分にコ
ンタクトホールをあけ、アルミニウムによるゲート配線
ＺＩＬソース配線＠匈およびドレイン配線（２４）を形
成し、史に表面に表面保護膜（２４）を形成してこのＭ
ＯＳＦＥＴは完成する。
ところで、従来の製造方法ではＭＯＳＦＥＴを形成すべ
き領域のすべてをレーザ光などで溶融し再結晶させてい
た。また、他の従来の方法ではウェーハ上に形成した多
結晶シリコン層をあらかじめ全面にわたって溶融再結晶
させこれに素子を形成することもあった。
しかし、多結晶シリコンや非晶質シリコンは形成時に結
晶シリコンとは布置が異なること、溶融再結晶に伴う局
所的な固化膨張もしくはシリコンと絶縁体基板との熱膨
張係数の違いなどの種々の原因で再結晶シリコン膜中に
大きなひずみが発生する。しかも、このひずみを通常の
プロセスで除去することは極めて困難である。そして、
このようなひずみは電気特性の上ではキャリヤの移動度
のバラツキ、ｐｎ接合における微少電流のリーク等に影
響を与え、またウエーノ・全体の反りとなって微細なパ
ターニングを妨げるという問題点があった。
〔発明の概要〕
この発明は以上のような従来の方法の欠点を除去するた
めになされたもので、ＭＯＳＦＥＴのチャネルが形成さ
れる部分のみヘレーザ光等で加熱し選択的に浴融再結晶
させることによって、ひずみによって発生するウエーノ
・の反りを最小にし、微細なパターニングが容易で、し
かも、レーザ光などの加熱源による加熱栄件を最適化し
て電気特性の均一性が帷保できるＭＯＳＦＥＴの製造方
法を提供するものである。
〔発明の実施例〕
以下、この発明の一実施例を図面について説明する。蕗
２図はこの発明の一実施例における石英基板表面のポリ
シリコン層の上の象化シリコン層をパターニングした状
況を示し、第２図（ａ）はウェーハの平面図、第２図（
ｂ）はその一部分Ａの部分拡大平面図、第２図（Ｃ）は
同じく部分拡大断面図である。すなわち、石英基板（ｌ
Ｏ）の上に減圧ＣＶＤ法によって厚さ５０００　Ａのポ
リシリコン７１　（ＩＩ）を堆積させたウェーハの上に
、更に厚さ１５００への窒化シリコン膜嬶）を減圧ＣＶ
Ｄ法で堆積させ、これを通常の再興製版技術およびドフ
イエッチング法を用いて２本のストライプ状に、後の工
程でチャネルを形成すべき領域にバターニングしておく
。第３図はこの状態のウェーハにレーザ光を照射したと
きの温度上昇の状況を説明する図で、第３図（ａ）に部
分拡大断面図を示すように、ウェーノ・上にレーザ光を
照射すると、窒化シリコンＭ　ｔ２５＋が反射膜として
働き、温度分布は第３図（ｂ）に示すようになり、他の
領域ではポリシリコン層（１１）の溶融を生じないよう
な低いパワーで窒化シリコン膜（２５）の存在する領域
のポリシリコン層帆）を浴融再結晶化させることができ
る。また、このときレーザ光のノくノーを若干増加させ
れば、第３図（Ｃ）に示すように、筒温領域にはさまれ
た留化シリコン膜（２５）のない領域も図示シリコンの
浴融温度Ｍを超え溶融させることができ、この領域は周
辺より温度力（低し１ので、ここから結晶核成長か起こ
り、両側へ結晶カタ成長してゆくので、箱晶粒界のほと
んどなし）領域とすることができる。勿論、このときの
レーザ光のノくノーはまた周辺の類比シリコン膜（２０
のなし）領域のポリシリコフ層（ｌりを溶融させる値Ｇ
こＧま至１］つてし）なし）。
窒化ヅ５）の幅はｌＯμｍ程度、それぞれの間隔も１０
μｍ程度がよく、長さには制限はなし）。高密度負ト稙
［回路で用いるＭＯＢＦＥＴのチャネル長Ｏまｔｌとん
ど１０μｍ以下であるから実施に当って問題しよなり）
。レーザビームのスポット径、すなわち、ホ１ノシ１ノ
コンを＃ｒ融さぜる幅は２５〜５０μｍで可変である力
）ら、１回のスキャンで所望の領域を再結晶イヒし、他
の領域は溶融させないでおくこと力）できる。また、所
望の領域について、その位置とスキャン長とをデータと
しで記憶させ、コンピユータＮｌ＋　＋ｓ＋でレーザ光
を必要な部分にのみ照射させるようＧこすれは、レーザ
再結晶化工程の大幅な効率イヒカ（可肯巳である。
それ以後の工程は通常のＭＯＳＦＥＴの製造方法番こお
ぐるものと同一である。すなわち、上述のレーザ光によ
る再結晶化の後、上記窒化シリコン膜四を除去したウェ
ーハを９５０℃の温度の酸化雰囲気中にさらし、５ＣＩ
Ｏへの厚さの酸化シリコン膜を生成させた後、ＣＶＤ法
で１００ＯＡの厚さの窒化シリコン膜を形成する。そし
て、再結晶領域では酸化速度が他の領域より遅くなるの
で、第４図に示すように表面に段差部（２Ｇ）が出来て
いる。従って、この段差部（２６７をオリ用してフィル
ド（２ηのマスク合わせなどの写真製版を行う。これに
よって第１図（Ｃ）と同様のパターニングが行なわれ、
以後第１図（ｄ）のようＧこ選択酸化によってＭＯ８Ｆ
ＥＴ領域がフィールド酸化膜で囲せれた形になる。この
状態の平面図が第４図（ａ）である。シリコンの島の表
面の窮化シリコン膜おＪ：ひ酸化シリコン膜を除去し、
再製温９１０００℃の酸化雰囲気でケート酸化膜を形成
する。そして、その中央部の再結晶領域に第４図（ｂ）
に示すようにゲート電極ワ８）を設け、以後は通常のＭ
ＯＳＦＥＴの製造方法に従ってＭＯ６Ｆ””を完成サセ
る０ なお、上記実施例ではレーザによる再結晶化に先だって
、あらかじめ反射防止膜のノくターニングを行なってい
るが、璧求でれるＭＯＳＦＥＴの特性昏こよってはレー
ザ光で直接描画するように必要領域を再結晶させること
も可能である。なお、再結晶化された領域とそうでない
領域との境界は高濃度に不純物をドーピングされるソー
ス、ドレイン領域になってしまうので、Ｍ　Ｏ８Ｆ　Ｅ
　Ｔの電気特性への影響はほとんどないことは実験的に
碓かめられた０更に上記実施例では再結晶化にレーザ光
を用いたが、その他の電子ビーム、またはノ・ロケンも
しくはアークランプの光を集光したもの７よとの局滴的
加熱手段を用いてもよいことは自明である０〔発明の効
果〕 以上説明したようしこ、この発明では絶縁及板上に結晶
シリコン層を形成し、これにＭＯＳＦＥＴを形成するに
肖って、絶縁基板上にホリシリコンｊ曽を形成し、チャ
ネルが形成される領域のみを局妨的加熱源で加熱溶融さ
せて再結晶させるようＱこしたので、結晶ひずみなどに
よるウェーノーの反りを小さく押割して、均一な電気特
性の艮好なＭＯＳ　ＦＥ　Ｔか得られる。１だ、再結晶
Ｑこ要する処理時間も大幅に短縮できる。
【図面の簡単な説明】
Ｑ”、’　１図（ａ）〜（１）は従来方法によるＭＯＥ
ＩＦＥＴの製造の主要各段階Ｇ二おける状態を示すにノ
を面図、編２図はこの３ｊｓ明の一実施例にフ・・ける
絶縁基板表面のポリシリコン層上の窒化シリコンｋ　’
２パターニングした状況を示し、第２図（ａ）はウェー
ハの平面図、第２図（Ｔ１）はその一部分Ａの部分拡大
平面図、第２図（Ｃ）は同じく部分拡大断面図、第３図
はこの実施例にお・いて、ウェーハにレーザ光を照射し
たときの温度上昇の状況を説明する凶で、第３図（ａ）
はウェーハの部分拡大断面図、第３図（ｂ）　、　（Ｃ
）は互いに異ナル工不ルヤーレベルのレーザブにで走置
したときの温度上昇の分布を示す図、第４図Ｃ＝この実
飽？ｌｌ（こおけるポリシリコンＪ￥７の一部単結晶化
後のＭＯＳＦＥＴの製造工程の一部での状態を示す平面
図である。 図において、（１（ｌは絶縁体、（Ｉｌｌは多品晶半蝉
体ｊＷ、（１６）は再結晶半導体層、０句はケート絶ｗ
！＜（１７）はゲート電極、州はソース領域、時はドレ
イン領域、（２６）は再結晶化領域、（Ｊ７１はフィー
ルドパターン、（社）はゲート電極である。 なお、図中同一符号は凹−または相当部分を示す。 代理人　　　大　岩　増　雄 第１図 （久） 第１図 １δ　／６　　　／ｆ　　／ｙ 第２図 第３３図 イｎｚ 第４図 特許庁長官殿 １、事件の表示　　　特願昭５８−７１６０９号２、発
明の名称　　ｂｉｏｓ′屯界効果１ランジスタの製造方
法：３　補正を−（−る者 事件との関係　腸許出１１ｉ人 住　所　　　　東京都千代１１１区丸の内二丁目２番：
３罵名　称　　（６０１）五菱電機株式会社代表者片１
１１仁ハ部 ４代理人 住　所　　　　　東京都千代１１１区丸の内ニーロー１
２番３−ｇ；補正の対象 明細書の発明の詳細な説明の掴 ０、補正の自答 明細書をつぎのとおり訂市する。 ベージ”　行　：　　訂　正　　１１’ｌ　　　　　、
ｆＪ　　　正　後□ ８　７　・窒化（２５）　　　　　　　　窒化ンリコン
膜（２６シ上

Claims (1)

  1. 【特許請求の範囲】 （ｌｌ　　絶縁体上に形成された多結晶または非晶質の
    半導体層の一部を局所的な加熱源で所定方向に走査加熱
    して上記半導体層の選択された上記一部の領域で単結晶
    化または結晶粒径の増大を行わせる工程を有し、この工
    程を経た上記半導体層の単結晶化または結晶粒の増大が
    なされた領域の少なくとも一部をチャネル領域とするこ
    とを特徴とするＭＯ８電界効果トランジスタの製造方法
    。 （２）　　加熱源を、後の工程で形成すべきチャネルの
    方向に対して実質的に直角方向に走査することを特徴と
    する特許請求の範囲第１項記載のＭＯ８電界効果トラン
    ジスタの製造方法。 （３）加熱源にレーザ光を用いこのレーザ光で半導体層
    を走査照射して加熱することを特徴とする特許請求の範
    囲第１項または第２項記載のＭＯ８電界効果トランジス
    タの製造方法。 （４）加熱源に電子ビームを用いこの電子ビームで半導
    体層を走査照射して加熱することを特徴とする特許請求
    の範囲第１項または第２項記載のＭＯ８電界効果トラン
    ジスタの製造方法。 （６）加熱源にレンズ、凹面鏡などの集光手段で集光し
    たハロゲンまたはアークランプの光を用い、このランプ
    の光で半導体層を走査照射して加熱することを特徴とす
    る特許請求の範囲第１項または第２項記載のＭＯ８電界
    効果トランジスタの製造方法０
JP58071609A 1983-04-20 1983-04-20 Ｍｏｓ電界効果トランジスタの製造方法 Pending JPS59195871A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58071609A JPS59195871A (ja) 1983-04-20 1983-04-20 Ｍｏｓ電界効果トランジスタの製造方法
US06/586,861 US4514895A (en) 1983-04-20 1984-03-06 Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions
FR8404759A FR2544916B1 (fr) 1983-04-20 1984-03-27 Procede de fabrication de transistors a effet de champ mos

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58071609A JPS59195871A (ja) 1983-04-20 1983-04-20 Ｍｏｓ電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS59195871A true JPS59195871A (ja) 1984-11-07

Family

ID=13465557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58071609A Pending JPS59195871A (ja) 1983-04-20 1983-04-20 Ｍｏｓ電界効果トランジスタの製造方法

Country Status (3)

Country Link
US (1) US4514895A (ja)
JP (1) JPS59195871A (ja)
FR (1) FR2544916B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166074A (ja) * 1985-01-17 1986-07-26 Fujitsu Ltd 絶縁ゲ−ト型トランジスタ及びその製造方法
JPH01261869A (ja) * 1988-04-13 1989-10-18 Agency Of Ind Science & Technol 半導体装置
JP2008211204A (ja) * 2008-02-12 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JP2505736B2 (ja) * 1985-06-18 1996-06-12 キヤノン株式会社 半導体装置の製造方法
JPS62160712A (ja) * 1986-01-09 1987-07-16 Agency Of Ind Science & Technol 半導体装置の製造方法
GB2185851A (en) * 1986-01-25 1987-07-29 Plessey Co Plc Method of fabricating an mos transistor
EP0235819B1 (en) * 1986-03-07 1992-06-10 Iizuka, Kozo Process for producing single crystal semiconductor layer
US4931424A (en) * 1987-09-04 1990-06-05 Henty David L Method for formation of high temperature superconductor films with reduced substrate heating
EP0598410B1 (en) * 1989-02-14 2001-05-23 Seiko Epson Corporation A method of manufacturing a semiconductor device
US5231297A (en) * 1989-07-14 1993-07-27 Sanyo Electric Co., Ltd. Thin film transistor
GB2238644B (en) * 1989-11-29 1994-02-02 Gen Electric Co Plc Matrix addressable displays
JPH0828520B2 (ja) * 1991-02-22 1996-03-21 株式会社半導体エネルギー研究所 薄膜半導体装置およびその製法
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
JP3315730B2 (ja) * 1991-08-26 2002-08-19 マイクロリス、コーパレイシャン ピエゾ抵抗半導体センサ・ゲージ及びこれを作る方法
KR970003848B1 (ko) * 1991-10-17 1997-03-22 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조방법
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3349355B2 (ja) * 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
KR100269312B1 (ko) * 1997-10-14 2000-10-16 윤종용 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
US6319743B1 (en) 1999-04-14 2001-11-20 Mykrolis Corporation Method of making thin film piezoresistive sensor
KR100371096B1 (ko) * 1999-12-04 2003-02-05 엘지.필립스 엘시디 주식회사 플라즈마와 전계를 이용한 비정질막의 결정화 장비 및 결정화방법
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
CA2389607A1 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
WO2004017380A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
JP4873858B2 (ja) 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造
WO2004075263A2 (en) * 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
US6916694B2 (en) * 2003-08-28 2005-07-12 International Business Machines Corporation Strained silicon-channel MOSFET using a damascene gate process
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
JP2005217214A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd 半導体薄膜の製造方法及び画像表示装置
KR100682892B1 (ko) * 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법
US7223647B2 (en) * 2004-11-05 2007-05-29 Taiwan Semiconductor Manufacturing Company Method for forming integrated advanced semiconductor device using sacrificial stress layer
US7335544B2 (en) * 2004-12-15 2008-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making MOSFET device with localized stressor
FR3013506A1 (fr) * 2013-11-15 2015-05-22 St Microelectronics Crolles 2 Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785262A (en) * 1980-11-17 1982-05-27 Toshiba Corp Manufacture of metal oxide semiconductor type semiconductor device
JPS57208124A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Manufacture of semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4187126A (en) * 1978-07-28 1980-02-05 Conoco, Inc. Growth-orientation of crystals by raster scanning electron beam
JPS55115341A (en) * 1979-02-28 1980-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5674921A (en) * 1979-11-22 1981-06-20 Toshiba Corp Manufacturing method of semiconductor and apparatus thereof
JPS56135969A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Manufacture of semiconductor device
JPS5734331A (en) * 1980-08-11 1982-02-24 Toshiba Corp Manufacture of semiconductor device
US4319954A (en) * 1981-02-27 1982-03-16 Rca Corporation Method of forming polycrystalline silicon lines and vias on a silicon substrate
US4448632A (en) * 1981-05-25 1984-05-15 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor devices
JPS5821319A (ja) * 1981-07-30 1983-02-08 Fujitsu Ltd レ−ザアニ−ル方法
US4415383A (en) * 1982-05-10 1983-11-15 Northern Telecom Limited Method of fabricating semiconductor devices using laser annealing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785262A (en) * 1980-11-17 1982-05-27 Toshiba Corp Manufacture of metal oxide semiconductor type semiconductor device
JPS57208124A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Manufacture of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166074A (ja) * 1985-01-17 1986-07-26 Fujitsu Ltd 絶縁ゲ−ト型トランジスタ及びその製造方法
JPH01261869A (ja) * 1988-04-13 1989-10-18 Agency Of Ind Science & Technol 半導体装置
JP2008211204A (ja) * 2008-02-12 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US4514895A (en) 1985-05-07
FR2544916A1 (fr) 1984-10-26
FR2544916B1 (fr) 1987-05-07

Similar Documents

Publication Publication Date Title
JPS59195871A (ja) Ｍｏｓ電界効果トランジスタの製造方法
US6376290B1 (en) Method of forming a semiconductor thin film on a plastic substrate
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
EP0036137A1 (en) Method for production of semiconductor devices
JPS60245172A (ja) 絶縁ゲイト型半導体装置
JPH0410216B2 (ja)
JPS61502922A (ja) 絶縁体上の半導体（ｓｏｉ）デバイス及びｓｏｉ　ｉｃ製作法
JPH1050607A (ja) 半導体装置の製造方法
JPS5891621A (ja) 半導体装置の製造方法
US4661167A (en) Method for manufacturing a monocrystalline semiconductor device
JP4203141B2 (ja) 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法
JPH0343769B2 (ja)
JPH0450746B2 (ja)
JP3221251B2 (ja) 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
KR100250182B1 (ko) 반도체결정의 형성방법 및 반도체소자
JP2534980B2 (ja) 結晶性半導体薄膜の製造方法
JP2709591B2 (ja) 再結晶半導体薄膜の製造方法
JPH0580159B2 (ja)
JPS621220A (ja) 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法
JP3287834B2 (ja) 多結晶半導体薄膜の熱処理方法
JPS6159820A (ja) 半導体装置の製造方法
JPS5928328A (ja) 半導体装置の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JP2830718B2 (ja) 薄膜トランジスタの製造方法
JPH03284831A (ja) 半導体薄膜の形成方法