JP3287834B2 - 多結晶半導体薄膜の熱処理方法 - Google Patents
多結晶半導体薄膜の熱処理方法Info
- Publication number
- JP3287834B2 JP3287834B2 JP29791489A JP29791489A JP3287834B2 JP 3287834 B2 JP3287834 B2 JP 3287834B2 JP 29791489 A JP29791489 A JP 29791489A JP 29791489 A JP29791489 A JP 29791489A JP 3287834 B2 JP3287834 B2 JP 3287834B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- amorphous
- heat treatment
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、多結晶半導体薄膜の熱処理方法に関し、特
に、粒界での電気的特性の良い多結晶半導体薄膜の形成
に係るものである。
に、粒界での電気的特性の良い多結晶半導体薄膜の形成
に係るものである。
［発明の概要］ 本発明は、多結晶半導体薄膜の熱処理方法において、 多結晶シリコン薄膜を、その非晶質シリコンの融点以
上でその多結晶シリコンの融点未満の温度でエキシマレ
ーザを照射して熱処理し、前記多結晶シリコン薄膜の粒
界や微小欠陥を溶融させることにより、 多結晶シリコン薄膜中の粒界トラップを減少させて電
気的特性を向上させるようにしたものである。
上でその多結晶シリコンの融点未満の温度でエキシマレ
ーザを照射して熱処理し、前記多結晶シリコン薄膜の粒
界や微小欠陥を溶融させることにより、 多結晶シリコン薄膜中の粒界トラップを減少させて電
気的特性を向上させるようにしたものである。
［従来の技術］ 近年、液晶ディスプレイ,LSI等に非晶質（アモルファ
ス）シリコンが盛んに用いられている。この非晶質シリ
コン用いたデバイスとしては、薄膜トランジスタ（TF
T）がある。
ス）シリコンが盛んに用いられている。この非晶質シリ
コン用いたデバイスとしては、薄膜トランジスタ（TF
T）がある。
また、このような薄膜トランジスタを形成する半導体
薄膜の形成方法としては、特願昭61−78120号公報記載
に係る技術が知られている。この従来技術は、絶縁基体
上の薄膜半導体層にレーザを照射して溶融した後、冷却
固化してなる薄膜単結晶を形成するに際し、レーザ照射
の前工程で熱処理を施して半導体層の半導体の粒径を均
一にするようにしたものである。
薄膜の形成方法としては、特願昭61−78120号公報記載
に係る技術が知られている。この従来技術は、絶縁基体
上の薄膜半導体層にレーザを照射して溶融した後、冷却
固化してなる薄膜単結晶を形成するに際し、レーザ照射
の前工程で熱処理を施して半導体層の半導体の粒径を均
一にするようにしたものである。
さらに最近では、液晶ディスプレイ,LSI等において移
動度の向上が期待されており、このため高移動度が期待
される多結晶シリコン薄膜の研究が盛んになっている。
動度の向上が期待されており、このため高移動度が期待
される多結晶シリコン薄膜の研究が盛んになっている。
［発明が解決しようとする課題］ しかしながら、多結晶シリコン薄膜を用いて薄膜トラ
ンジスタを形成する場合、粒径にトラップが生じ、この
トラップ密度が大きくなる問題点がある。
ンジスタを形成する場合、粒径にトラップが生じ、この
トラップ密度が大きくなる問題点がある。
斯るトラップ密度（Nt）が増大した場合、以下の式に
より、 Ｓ〜kT/q・ln10・（１＋qNt/Cox） …（１） S :電圧のスイング値 q :電荷 Cox:絶縁膜容量 μ〜μ０・exp（−ΔE/kT） …（２） μ：移動度 ΔE:グレインバンダリーを乗り越えるためのエネルギ
ー μ０∝Ｌ …（３） L:粒径 ΔＥ∝Nt 2 …（４） Jr＝（qNtkTπ）δvthni/2WR（VR） …（５） （pn接合） J :電流密度 Ni:真性キャリア密度 VR:逆バイアス 移動度μが小さくなると共に、電圧のスイング値が大き
く、また、リーク電流が大きくなるという問題点があ
る。特に、多結晶シリコンの粒界部は、微細な非晶質と
してとらえることもでき、ダングリングボンドが存在
し、トラップ密度が大きいといえる。
より、 Ｓ〜kT/q・ln10・（１＋qNt/Cox） …（１） S :電圧のスイング値 q :電荷 Cox:絶縁膜容量 μ〜μ０・exp（−ΔE/kT） …（２） μ：移動度 ΔE:グレインバンダリーを乗り越えるためのエネルギ
ー μ０∝Ｌ …（３） L:粒径 ΔＥ∝Nt 2 …（４） Jr＝（qNtkTπ）δvthni/2WR（VR） …（５） （pn接合） J :電流密度 Ni:真性キャリア密度 VR:逆バイアス 移動度μが小さくなると共に、電圧のスイング値が大き
く、また、リーク電流が大きくなるという問題点があ
る。特に、多結晶シリコンの粒界部は、微細な非晶質と
してとらえることもでき、ダングリングボンドが存在
し、トラップ密度が大きいといえる。
本発明は、このような従来の問題点に着目して創案さ
れたものであって、粒界のトラップ密度を減少させて、
電気的特性を高める多結晶半導体薄膜の熱処理方法を得
んとするものである。
れたものであって、粒界のトラップ密度を減少させて、
電気的特性を高める多結晶半導体薄膜の熱処理方法を得
んとするものである。
［課題を解決するための手段］ そこで、本発明は、厚さ400Åの第１の多結晶シリコ
ン薄膜をCVD法によって形成し、前記第１の多結晶シリ
コン薄膜にシリコンイオンを注入して非晶質化し、該非
晶質化したシリコン薄膜に600℃で40時間のアニールを
施すことによって、非晶質部と単結晶部を含む第２の多
結晶シリコン薄膜を形成し、前記非晶質部と単結晶部を
含む第２の多結晶シリコン薄膜を、その非晶質シリコン
の融点以上でその多結晶シリコンの融点未満の温度で、
且つ220mJ/cm2のエネルギーでエキシマレーザを照射し
て熱処理し、前記第２の多結晶シリコン薄膜の非晶質部
を溶融して単結晶部に変え、粒径が略0.02μｍである第
３の多結晶シリコン薄膜を形成することを、その解決手
段としている。
ン薄膜をCVD法によって形成し、前記第１の多結晶シリ
コン薄膜にシリコンイオンを注入して非晶質化し、該非
晶質化したシリコン薄膜に600℃で40時間のアニールを
施すことによって、非晶質部と単結晶部を含む第２の多
結晶シリコン薄膜を形成し、前記非晶質部と単結晶部を
含む第２の多結晶シリコン薄膜を、その非晶質シリコン
の融点以上でその多結晶シリコンの融点未満の温度で、
且つ220mJ/cm2のエネルギーでエキシマレーザを照射し
て熱処理し、前記第２の多結晶シリコン薄膜の非晶質部
を溶融して単結晶部に変え、粒径が略0.02μｍである第
３の多結晶シリコン薄膜を形成することを、その解決手
段としている。
［作用］ 非晶質化と単結晶部を含む第２の多結晶シリコン薄膜
の粒界や微小欠陥は、その非晶質シリコンの融点以上で
その多結晶シリコンの融点未満の温度で、且つ220mJ/cm
2のエネルギーでエキシマレーザを照射して熱処理する
ことにより、粒界や微小欠陥のみを溶融し、不対原子層
を減少させてトラップ密度を小さくして薄膜の電気的特
性を高める。また前記粒界や微小欠陥のみが溶融される
ため、前記薄膜の平坦性を維持することが可能となる。
の粒界や微小欠陥は、その非晶質シリコンの融点以上で
その多結晶シリコンの融点未満の温度で、且つ220mJ/cm
2のエネルギーでエキシマレーザを照射して熱処理する
ことにより、粒界や微小欠陥のみを溶融し、不対原子層
を減少させてトラップ密度を小さくして薄膜の電気的特
性を高める。また前記粒界や微小欠陥のみが溶融される
ため、前記薄膜の平坦性を維持することが可能となる。
［実施例］ 以下、本発明に係る多結晶半導体薄膜の熱処理方法の
詳細を実施例に基づいて説明する。
詳細を実施例に基づいて説明する。
（参考例） 先ず、第１図に示すように、絶縁基体としての例えば
耐熱ガラスより成る基板１上に1000Å程度の膜厚のSiO2
絶縁膜２を被着形成し、さらに、SiO2絶縁膜２上に、多
結晶シリコン膜３を、例えば温度610℃のCVD法（気相成
長法）で400Åの厚さに堆積させる。
耐熱ガラスより成る基板１上に1000Å程度の膜厚のSiO2
絶縁膜２を被着形成し、さらに、SiO2絶縁膜２上に、多
結晶シリコン膜３を、例えば温度610℃のCVD法（気相成
長法）で400Åの厚さに堆積させる。
次に、多結晶シリコン膜３にエキシマレーザを照射温
度が1300℃程度となるよう例えば220mJ/cm2で照射し
て、多結晶シリコンの粒界のみを溶融させる。かかるエ
キシマレーザの照射を行なった後の多結晶シリコン膜３
の厚さは、400Åで変化はみられない。
度が1300℃程度となるよう例えば220mJ/cm2で照射し
て、多結晶シリコンの粒界のみを溶融させる。かかるエ
キシマレーザの照射を行なった後の多結晶シリコン膜３
の厚さは、400Åで変化はみられない。
なお、上記エキシマレーザの照射温度は、非晶質シリ
コンの融点温度（1100℃）よりも高く多結晶シリコンの
融点温度（1415℃）よりも低い範囲で設定可能である。
コンの融点温度（1100℃）よりも高く多結晶シリコンの
融点温度（1415℃）よりも低い範囲で設定可能である。
（実施例） 本実施例は、先ず、上記参考例と同様に基板１上にSi
O2絶縁膜2,多結晶シリコン膜３を順次形成した後、第２
図Ａに示すようにシリコンイオン（Si+）をドーズ量１
×1014/cm2でイオン注入し、多結晶シリコン膜３を非晶
質化させ、600℃で40時間のアニール（低温アニール）
を行なう。なお、このアニールは、多結晶シリコン膜３
の結晶化が飽和しない状態で停止する。
O2絶縁膜2,多結晶シリコン膜３を順次形成した後、第２
図Ａに示すようにシリコンイオン（Si+）をドーズ量１
×1014/cm2でイオン注入し、多結晶シリコン膜３を非晶
質化させ、600℃で40時間のアニール（低温アニール）
を行なう。なお、このアニールは、多結晶シリコン膜３
の結晶化が飽和しない状態で停止する。
第２図Ｂは、多結晶シリコン膜３が上記工程により非
晶質化した非晶質部3Aと結晶化した単結晶部3Bに変った
断面状態を示しており、第３図はその平面である。
晶質化した非晶質部3Aと結晶化した単結晶部3Bに変った
断面状態を示しており、第３図はその平面である。
次に、エキシマレーザを220mJ/cm2で照射し、上記参
考例と同様に非晶質シリコンの融点温度と単結晶シリコ
ンの融点温度との間の温度で加熱することにより、非晶
質部3Aを溶融して単結晶部3Bに変え、粒径の少し大きい
（〜0.02μｍ）多結晶シリコン膜３が形成される。本実
施例においても多結晶シリコン膜３の厚さに変化はなか
った。
考例と同様に非晶質シリコンの融点温度と単結晶シリコ
ンの融点温度との間の温度で加熱することにより、非晶
質部3Aを溶融して単結晶部3Bに変え、粒径の少し大きい
（〜0.02μｍ）多結晶シリコン膜３が形成される。本実
施例においても多結晶シリコン膜３の厚さに変化はなか
った。
次に、このようにして形成された多結晶シリコン薄膜
を用いて、チャネル長１μm,チャネル幅10μｍとした薄
膜トランジスタ（TFT）と、エキシマレーザの照射工程
を省略したシリコン薄膜を用いて形成した同様の構造の
薄膜トランジスタの特性を第４図〜第７図のグラフに基
づいて比較する。
を用いて、チャネル長１μm,チャネル幅10μｍとした薄
膜トランジスタ（TFT）と、エキシマレーザの照射工程
を省略したシリコン薄膜を用いて形成した同様の構造の
薄膜トランジスタの特性を第４図〜第７図のグラフに基
づいて比較する。
第４図に示すグラフは、エキシマレーザ照射が施され
た薄膜トランジスタのゲート電圧とドレイン電流との関
係を示すものであり、第５図のグラフに示す、エキシマ
レーザ照射をしない薄膜トランジスタとその特性を比較
すると、そのスイング値（mV/dec.）がより小さく立上
り特性が良好となっている。
た薄膜トランジスタのゲート電圧とドレイン電流との関
係を示すものであり、第５図のグラフに示す、エキシマ
レーザ照射をしない薄膜トランジスタとその特性を比較
すると、そのスイング値（mV/dec.）がより小さく立上
り特性が良好となっている。
また、第６図及び第７図は、電子移動度とゲート電圧
との関係を示すグラフであり、第６図に示すエキシマレ
ーザ照射を施して成る薄膜トランジスタの電子移動度
は、第７図に示すエキシマレーザ照射を施していない薄
膜トランジスタの電子移動度よりも著しく向上してい
る。
との関係を示すグラフであり、第６図に示すエキシマレ
ーザ照射を施して成る薄膜トランジスタの電子移動度
は、第７図に示すエキシマレーザ照射を施していない薄
膜トランジスタの電子移動度よりも著しく向上してい
る。
上記した特性の比較から判るように、エキシマレーザ
を照射したことにより粒界となっている非晶部分が溶融
して、トラップ密度が減少し、各種特性が向上したもの
と考えられる。
を照射したことにより粒界となっている非晶部分が溶融
して、トラップ密度が減少し、各種特性が向上したもの
と考えられる。
［発明の効果］ 以上の説明から明らかなように、本発明に係る多結晶
半導体薄膜の熱処理方法によれば、多結晶シリコン薄膜
における粒界トラップを減少させて電気的特性を向上さ
せる効果がある。
半導体薄膜の熱処理方法によれば、多結晶シリコン薄膜
における粒界トラップを減少させて電気的特性を向上さ
せる効果がある。
また、粒界付近のみしか溶融しないため、薄膜の平坦
性を維持する効果がある。さらに、基本的結晶粒径は維
持されるため、粒径の制御性を良好にする効果がある。
性を維持する効果がある。さらに、基本的結晶粒径は維
持されるため、粒径の制御性を良好にする効果がある。
第１図は多結晶半導体薄膜の熱処理方法の参考例を示す
断面図、第２図Ａ〜第２図Ｃは本発明の実施例の断面
図、第３図は本発明の実施例の平面図、第４図はエキシ
マレーザを照射した薄膜を用いたトランジスタのスイン
グを示すグラフ、第５図はエキシマレーザを照射しない
薄膜を用いたトランジスタのスイングを示すグラフ、第
６図はエキシマレーザを照射した薄膜を用いたトランジ
スタの移動度を示すグラフ、第７図はエキシマレーザを
照射しない薄膜を用いたトランジスタの移動度を示すグ
ラフである。 ３……多結晶シリコン薄膜、3A……非晶質部、3B……単
結晶部。
断面図、第２図Ａ〜第２図Ｃは本発明の実施例の断面
図、第３図は本発明の実施例の平面図、第４図はエキシ
マレーザを照射した薄膜を用いたトランジスタのスイン
グを示すグラフ、第５図はエキシマレーザを照射しない
薄膜を用いたトランジスタのスイングを示すグラフ、第
６図はエキシマレーザを照射した薄膜を用いたトランジ
スタの移動度を示すグラフ、第７図はエキシマレーザを
照射しない薄膜を用いたトランジスタの移動度を示すグ
ラフである。 ３……多結晶シリコン薄膜、3A……非晶質部、3B……単
結晶部。
Claims (1)
- 【請求項１】厚さ400Åの第１の多結晶シリコン薄膜をC
VD法によって形成し、 前記第１の多結晶シリコン薄膜にシリコンイオンを注入
して非晶質化し、該非晶質化したシリコン薄膜に600℃
で40時間のアニールを施すことによって、非晶質部と単
結晶部を含む第２の多結晶シリコン薄膜を形成し、 前記非晶質部と単結晶部を含む第２の多結晶シリコン薄
膜を、その非晶質シリコンの融点以上でその単結晶シリ
コンの融点未満の温度で、且つ220mJ/cm2のエネルギー
でエキシマレーザを照射して熱処理し、前記第２の多結
晶シリコン薄膜の非晶質部を溶融して単結晶部に変え、
粒径が略0.02μｍである第３の多結晶シリコン薄膜を形
成することを特徴とする多結晶半導体薄膜の熱処理方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29791489A JP3287834B2 (ja) | 1989-11-16 | 1989-11-16 | 多結晶半導体薄膜の熱処理方法 |
| JP25243998A JPH11145484A (ja) | 1989-11-16 | 1998-09-07 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29791489A JP3287834B2 (ja) | 1989-11-16 | 1989-11-16 | 多結晶半導体薄膜の熱処理方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25243998A Division JPH11145484A (ja) | 1989-11-16 | 1998-09-07 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03159116A JPH03159116A (ja) | 1991-07-09 |
| JP3287834B2 true JP3287834B2 (ja) | 2002-06-04 |
Family
ID=17852728
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29791489A Expired - Fee Related JP3287834B2 (ja) | 1989-11-16 | 1989-11-16 | 多結晶半導体薄膜の熱処理方法 |
| JP25243998A Pending JPH11145484A (ja) | 1989-11-16 | 1998-09-07 | 薄膜トランジスタの製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25243998A Pending JPH11145484A (ja) | 1989-11-16 | 1998-09-07 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP3287834B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09218425A (ja) * | 1996-02-09 | 1997-08-19 | Toshiba Electron Eng Corp | 液晶表示装置及びその製造方法 |
| JP4098377B2 (ja) * | 1996-09-30 | 2008-06-11 | 株式会社東芝 | 多結晶半導体膜の製造方法 |
| JPH11219133A (ja) * | 1998-02-02 | 1999-08-10 | Tdk Corp | 画像表示装置 |
| JP4784955B2 (ja) * | 2001-07-18 | 2011-10-05 | 株式会社 液晶先端技術開発センター | 薄膜半導体装置の製造方法 |
| JP4481562B2 (ja) * | 2002-11-29 | 2010-06-16 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
-
1989
- 1989-11-16 JP JP29791489A patent/JP3287834B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-07 JP JP25243998A patent/JPH11145484A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03159116A (ja) | 1991-07-09 |
| JPH11145484A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0727965B2 (ja) | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 | |
| JPH0325951B2 (ja) | ||
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JP2961375B2 (ja) | 半導体装置の製造方法 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPH11261078A (ja) | 半導体装置の製造方法 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP3994299B2 (ja) | 半導体装置の製造方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4178619B2 (ja) | シリコン層の製造方法および半導体装置の製造方法 | |
| JP2933081B2 (ja) | 半導体装置の製造方法 | |
| JP3981782B2 (ja) | 半導体装置の製造方法 | |
| JP3978874B2 (ja) | 半導体装置の製造方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JP3032542B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JP3978873B2 (ja) | 半導体装置の製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JP3070090B2 (ja) | 半導体装置の製造方法 | |
| JP2910752B2 (ja) | 半導体装置の製造方法 | |
| JPH0393236A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |