JPH09218425A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH09218425A JPH09218425A JP2416796A JP2416796A JPH09218425A JP H09218425 A JPH09218425 A JP H09218425A JP 2416796 A JP2416796 A JP 2416796A JP 2416796 A JP2416796 A JP 2416796A JP H09218425 A JPH09218425 A JP H09218425A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- display device
- crystal display
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 液晶表示素子において、多結晶シリコン薄膜
トランジスタを形成するための活性層である多結晶シリ
コンに当たる光を遮断すると共に隙間から漏れる光を遮
断することを可能にし、表示装置としての開口率を下げ
ることなく低コストで表示性能の低下を防止する。 【解決手段】 透明な絶縁基板１８の上にマトリクス状
に配置され、液晶を駆動する画素電極８と、画素電極８
に電圧を印加するために画素電極８毎に対応して設けら
れる活性層２１の上に形成される多結晶シリコン薄膜ト
ランジスタ６と、活性層２１の下に絶縁膜を２０介して
配置された非晶質シリコン膜１９と、を備え、非晶質シ
リコン膜１９により活性層２１に当たる光を遮断すると
共に、隙間からの漏れ光を遮断する。
トランジスタを形成するための活性層である多結晶シリ
コンに当たる光を遮断すると共に隙間から漏れる光を遮
断することを可能にし、表示装置としての開口率を下げ
ることなく低コストで表示性能の低下を防止する。 【解決手段】 透明な絶縁基板１８の上にマトリクス状
に配置され、液晶を駆動する画素電極８と、画素電極８
に電圧を印加するために画素電極８毎に対応して設けら
れる活性層２１の上に形成される多結晶シリコン薄膜ト
ランジスタ６と、活性層２１の下に絶縁膜を２０介して
配置された非晶質シリコン膜１９と、を備え、非晶質シ
リコン膜１９により活性層２１に当たる光を遮断すると
共に、隙間からの漏れ光を遮断する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置及びそ
の製造方法に係り、特に多結晶シリコン薄膜トランジス
タを配置したアレイ基板の構造を有する液晶表示装置及
びその製造方法に関する。
の製造方法に係り、特に多結晶シリコン薄膜トランジス
タを配置したアレイ基板の構造を有する液晶表示装置及
びその製造方法に関する。
【０００２】
【従来の技術】以下の説明では、ＯＤ（光学濃度値）を
次のものとして定義する。ＯＤ1 とは、各々の光の波長
に対する透過率の逆数の１０を底とする対数をとったも
のである。ＯＤ2 とは、ＯＤ1 にでてくる透過率を、透
過率の可視光領域における平均で置き換えたものであ
る。ＯＤ3 とは、ＯＤ1 にでてくる透過率を、透過率の
比視感度値の重みを掛けて可視光領域において平均した
もので置き換えたものである。
次のものとして定義する。ＯＤ1 とは、各々の光の波長
に対する透過率の逆数の１０を底とする対数をとったも
のである。ＯＤ2 とは、ＯＤ1 にでてくる透過率を、透
過率の可視光領域における平均で置き換えたものであ
る。ＯＤ3 とは、ＯＤ1 にでてくる透過率を、透過率の
比視感度値の重みを掛けて可視光領域において平均した
もので置き換えたものである。
【数３】
【０００３】近年、液晶表示装置は薄型、低消費電力、
高画質の画像表示装置としての需要が活発化し、その技
術進歩も著しい。
高画質の画像表示装置としての需要が活発化し、その技
術進歩も著しい。
【０００４】図１４はかかる一般的な液晶表示装置の模
式図であり、特にアクティブマトリクス方式の構造を例
示するものである。図１４において示すように、図示し
ないアレイ基板上に、マトリクス状に走査線１および信
号線２が配線される。そして、それぞれの各交点近傍
に、薄膜トランジスタ６が配置される。薄膜トランジス
タ６のゲート電極３は、走査線１に接続され、ソース電
極４は信号線２に接続される。一方、薄膜トランジスタ
６のドレイン電極５は、補助容量７および画素電極８に
接続される。ちなみに、画素電極８は透明電極であり、
図示しない液晶を駆動するために配置されるものであ
る。
式図であり、特にアクティブマトリクス方式の構造を例
示するものである。図１４において示すように、図示し
ないアレイ基板上に、マトリクス状に走査線１および信
号線２が配線される。そして、それぞれの各交点近傍
に、薄膜トランジスタ６が配置される。薄膜トランジス
タ６のゲート電極３は、走査線１に接続され、ソース電
極４は信号線２に接続される。一方、薄膜トランジスタ
６のドレイン電極５は、補助容量７および画素電極８に
接続される。ちなみに、画素電極８は透明電極であり、
図示しない液晶を駆動するために配置されるものであ
る。
【０００５】なお、走査線１はＹドライバにより選択駆
動され、信号線２はＸドライバにより選択駆動される。
動され、信号線２はＸドライバにより選択駆動される。
【０００６】以上述べたような構成において、走査線１
に接続される薄膜トランジスタ６のゲート電極３に電圧
が印加され、併せて、信号線２に接続される薄膜トラン
ジスタ６のソースに電圧が印加されると、ソース電極４
とドレイン電極５の間に電流が流れ、補助容量７および
画素電極８の電位が、信号電位と等しくなり、液晶に電
圧が印加されることになる。その結果、マトリクス上の
当該液晶に対応する画素に所望の表示が行われることに
なる。
に接続される薄膜トランジスタ６のゲート電極３に電圧
が印加され、併せて、信号線２に接続される薄膜トラン
ジスタ６のソースに電圧が印加されると、ソース電極４
とドレイン電極５の間に電流が流れ、補助容量７および
画素電極８の電位が、信号電位と等しくなり、液晶に電
圧が印加されることになる。その結果、マトリクス上の
当該液晶に対応する画素に所望の表示が行われることに
なる。
【０００７】さて、最近では、液晶を駆動するための薄
膜トランジスタとして、活性層が多結晶シリコンで構成
されるトランジスタが注目されている。この多結晶シリ
コン薄膜トランジスタは高移動度であり、駆動回路も基
板上に組み込めるために、液晶表示装置に最適な構成と
されている。
膜トランジスタとして、活性層が多結晶シリコンで構成
されるトランジスタが注目されている。この多結晶シリ
コン薄膜トランジスタは高移動度であり、駆動回路も基
板上に組み込めるために、液晶表示装置に最適な構成と
されている。
【０００８】一方、図１５の断面図は、一般的な液晶表
示装置の断面図である。図１５において示すように、液
晶１３は対向基板１１とアレイ基板１２の間に注入さ
れ、配置される。対向基板１１の液晶１３と対向する面
には対向電極１０が配置され、アレイ基板１２の液晶１
３と対向する面には薄膜トランジスタ６が配置される。
対向基板１１の対向電極１０とカラーフィルタ９とが積
層配置される。以上のようにして構成されたセルを挟む
ように入射側偏光板１４と出射側偏光板１５が配置され
る。そして、入射側偏光板１４の外側には、バックライ
ト１６が設置される。
示装置の断面図である。図１５において示すように、液
晶１３は対向基板１１とアレイ基板１２の間に注入さ
れ、配置される。対向基板１１の液晶１３と対向する面
には対向電極１０が配置され、アレイ基板１２の液晶１
３と対向する面には薄膜トランジスタ６が配置される。
対向基板１１の対向電極１０とカラーフィルタ９とが積
層配置される。以上のようにして構成されたセルを挟む
ように入射側偏光板１４と出射側偏光板１５が配置され
る。そして、入射側偏光板１４の外側には、バックライ
ト１６が設置される。
【０００９】図１６は、一般的な液晶表示装置の他の例
を示す断面図である。図１５の構成と異なる点は、薄膜
トランジスタ６を配置したアレイ基板１２を出射側に配
置し、対向基板１１を入射側に配置したことであり、基
本的な動作は変わらない。
を示す断面図である。図１５の構成と異なる点は、薄膜
トランジスタ６を配置したアレイ基板１２を出射側に配
置し、対向基板１１を入射側に配置したことであり、基
本的な動作は変わらない。
【００１０】以上のような構成を有する液晶表示装置
は、バックライト１６から出た光を入射側偏光板１４を
介してセルに導き、薄膜トランジスタ６により駆動され
る液晶１３により表示パターンに対応して光を変調し、
出射側偏光板１５を介して出射することにより、表示出
力する。
は、バックライト１６から出た光を入射側偏光板１４を
介してセルに導き、薄膜トランジスタ６により駆動され
る液晶１３により表示パターンに対応して光を変調し、
出射側偏光板１５を介して出射することにより、表示出
力する。
【００１１】ところで、非晶質シリコン薄膜トランジス
タや、多結晶シリコン薄膜トランジスタを用いた液晶表
示素子においては、アレイ基板１２上の表示領域以外の
部分において、配線と表示電極の間の隙間から漏れる光
により、黒表示が明確にできなくなり、表示性能が劣化
してしまうという問題点があった。
タや、多結晶シリコン薄膜トランジスタを用いた液晶表
示素子においては、アレイ基板１２上の表示領域以外の
部分において、配線と表示電極の間の隙間から漏れる光
により、黒表示が明確にできなくなり、表示性能が劣化
してしまうという問題点があった。
【００１２】このような問題点を解決するための手段と
して、従来は、遮光膜として、対向基板１１に、酸化ク
ロムなどの金属やカーボンを混ぜたアクリル樹脂などを
配置する方法や、アレイ基板１２側において、アクリル
樹脂に、赤、青、緑の顔料を混ぜたものや塗布型感光性
レジストを配置する方法などが知られている。
して、従来は、遮光膜として、対向基板１１に、酸化ク
ロムなどの金属やカーボンを混ぜたアクリル樹脂などを
配置する方法や、アレイ基板１２側において、アクリル
樹脂に、赤、青、緑の顔料を混ぜたものや塗布型感光性
レジストを配置する方法などが知られている。
【００１３】一方、薄膜トランジスタ６として、トップ
ゲート型のものを考えた場合、アレイ基板１２側から入
射してくる光が活性層に当たり、画素トランジスタであ
る薄膜トランジスタ６のゲート電極３がオフした状態に
あっても、ソース電極４、ドレイン電極５の間に光リー
ク電流が流れ、液晶容量の電位が変化してしまい、表示
性能が劣化してしまうという問題点もあった。
ゲート型のものを考えた場合、アレイ基板１２側から入
射してくる光が活性層に当たり、画素トランジスタであ
る薄膜トランジスタ６のゲート電極３がオフした状態に
あっても、ソース電極４、ドレイン電極５の間に光リー
ク電流が流れ、液晶容量の電位が変化してしまい、表示
性能が劣化してしまうという問題点もあった。
【００１４】これを解決するために、アレイ基板１２の
上に、活性層の下に遮光膜を配置するという方法もあ
る。この遮光膜としては、薄膜トランジスタ６を作るの
に必要な温度に耐え、且つ高抵抗のものが望ましい。こ
のような例としては、特公平２−１２０３１公報に開示
されているような技術が知られている。これは、非晶質
シリコン薄膜トランジスタの活性層の下に、非晶質シリ
コン膜を置くという方法である。
上に、活性層の下に遮光膜を配置するという方法もあ
る。この遮光膜としては、薄膜トランジスタ６を作るの
に必要な温度に耐え、且つ高抵抗のものが望ましい。こ
のような例としては、特公平２−１２０３１公報に開示
されているような技術が知られている。これは、非晶質
シリコン薄膜トランジスタの活性層の下に、非晶質シリ
コン膜を置くという方法である。
【００１５】
【発明が解決しようとする課題】従来の液晶表示装置は
以上のように構成されているので、以下に述べるような
問題がある。
以上のように構成されているので、以下に述べるような
問題がある。
【００１６】対向基板１１に配置された遮光膜の場合、
アレイ基板１２との合わせずれを防ぐために、表示領域
にかかる程度まで遮光膜の面積を広げる必要があり、そ
の結果として、開口率が小さくなってしまうという問題
点がある。
アレイ基板１２との合わせずれを防ぐために、表示領域
にかかる程度まで遮光膜の面積を広げる必要があり、そ
の結果として、開口率が小さくなってしまうという問題
点がある。
【００１７】また、アレイ基板１２側にバックライト１
６を配置し、対向基板１１側から観察するような構造の
場合、つまり図１５の構造の場合、対向基板１１に酸化
クロムなどの金属の遮光膜を置くと、金属から光が反射
して表示性能に影響を与えるという問題がある。
６を配置し、対向基板１１側から観察するような構造の
場合、つまり図１５の構造の場合、対向基板１１に酸化
クロムなどの金属の遮光膜を置くと、金属から光が反射
して表示性能に影響を与えるという問題がある。
【００１８】これに対して、対向基板１１側にバックラ
イト１６を配置し、アレイ基板１２側から観察するよう
な構造の場合、つまり図１６の構造の場合、アレイ基板
１２上に配置した薄膜トランジスタ６のゲート電極３が
金属であると、同様に光の反射に起因する表示性能の劣
化が避けられない。
イト１６を配置し、アレイ基板１２側から観察するよう
な構造の場合、つまり図１６の構造の場合、アレイ基板
１２上に配置した薄膜トランジスタ６のゲート電極３が
金属であると、同様に光の反射に起因する表示性能の劣
化が避けられない。
【００１９】一方、アレイ基板１２の上に、遮光膜を配
置した場合、遮光材料としては導電性のものは使えず、
今のところアクリル樹脂に赤、青、緑の顔料を混ぜたも
のしか使えない。しかし、配線と表示電極の間の隙間か
らの光漏れを防止するためには、光学濃度ＯＤ3 値が最
低でも２．０以上は必要であり、そのためには、膜厚を
１．５〜２．０μｍに設定する必要がある。
置した場合、遮光材料としては導電性のものは使えず、
今のところアクリル樹脂に赤、青、緑の顔料を混ぜたも
のしか使えない。しかし、配線と表示電極の間の隙間か
らの光漏れを防止するためには、光学濃度ＯＤ3 値が最
低でも２．０以上は必要であり、そのためには、膜厚を
１．５〜２．０μｍに設定する必要がある。
【００２０】また、非晶質シリコン薄膜トランジスタの
光リークを防ぐために、下置きの遮光膜として非晶質シ
リコン膜を使った場合、１μｍ以上の厚さを必要とする
ということが、発明者らの実験により確認されている。
したがって、この非晶質シリコン膜の上に、ゲート絶縁
膜やゲート電極３などの他の膜を積層すると、カバレッ
ジが悪くなるという問題が生じる。このような問題を避
けるためには、膜厚としては数１０００オングストロー
ム、できれば１０００オングストローム以下であること
が要求される。また、光抜けを防止するための膜とは別
途配するため、工程数が増えるという問題が生じる。
光リークを防ぐために、下置きの遮光膜として非晶質シ
リコン膜を使った場合、１μｍ以上の厚さを必要とする
ということが、発明者らの実験により確認されている。
したがって、この非晶質シリコン膜の上に、ゲート絶縁
膜やゲート電極３などの他の膜を積層すると、カバレッ
ジが悪くなるという問題が生じる。このような問題を避
けるためには、膜厚としては数１０００オングストロー
ム、できれば１０００オングストローム以下であること
が要求される。また、光抜けを防止するための膜とは別
途配するため、工程数が増えるという問題が生じる。
【００２１】本発明は、上記のような従来技術の問題点
を解消し、活性層である多結晶シリコンに当たる光を遮
断することを可能にすると共に隙間から漏れる光を遮断
することを可能にし、開口率を下げることなく低コスト
で表示性能の低下を防止できる液晶表示装置を実現する
ことを目的とする。
を解消し、活性層である多結晶シリコンに当たる光を遮
断することを可能にすると共に隙間から漏れる光を遮断
することを可能にし、開口率を下げることなく低コスト
で表示性能の低下を防止できる液晶表示装置を実現する
ことを目的とする。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、複数の多結晶シリコン薄膜トランジスタを有する第
１の電極基板と、対向電極を有する第２の電極基板と、
前記第１、第２の電極基板間に挿入された液晶と、を備
え、前記第１の電極基板は透明絶縁基板上にマトリクス
状に配置された走査線及び信号線と、前記走査線と前記
信号線の各交点に設けられた複数の画素電極と、ゲート
電極が前記走査線に、ソース電極が前記信号線に、ドレ
イン電極が前記画素電極にそれぞれ接続された、前記複
数の多結晶シリコン薄膜トランジスタと、を有するもの
として構成され、前記透明基板上に前記薄膜トランジス
タが非結晶半導体膜及び絶縁膜を介して形成されている
ことを特徴とする液晶表示装置を提供するものである。
に、複数の多結晶シリコン薄膜トランジスタを有する第
１の電極基板と、対向電極を有する第２の電極基板と、
前記第１、第２の電極基板間に挿入された液晶と、を備
え、前記第１の電極基板は透明絶縁基板上にマトリクス
状に配置された走査線及び信号線と、前記走査線と前記
信号線の各交点に設けられた複数の画素電極と、ゲート
電極が前記走査線に、ソース電極が前記信号線に、ドレ
イン電極が前記画素電極にそれぞれ接続された、前記複
数の多結晶シリコン薄膜トランジスタと、を有するもの
として構成され、前記透明基板上に前記薄膜トランジス
タが非結晶半導体膜及び絶縁膜を介して形成されている
ことを特徴とする液晶表示装置を提供するものである。
【００２３】さらに本発明は、絶縁基板上に非結晶半導
体膜、絶縁膜、非晶質シリコン膜を形成し、レーザー照
射により、前記非晶質シリコン膜のみを多結晶シリコン
膜に変換し、前記多結晶シリコン膜を薄膜トランジスタ
の活性層として用いることを特徴とする液晶表示装置の
製造方法を提供するものである。
体膜、絶縁膜、非晶質シリコン膜を形成し、レーザー照
射により、前記非晶質シリコン膜のみを多結晶シリコン
膜に変換し、前記多結晶シリコン膜を薄膜トランジスタ
の活性層として用いることを特徴とする液晶表示装置の
製造方法を提供するものである。
【００２４】
【発明の実施の形態】本発明では、アレイ基板１２上に
して、且つトップゲート型多結晶シリコン薄膜トランジ
スタの活性層の下に、非結晶半導体膜と、多結晶シリコ
ン膜と非晶質半導体膜を絶縁するための絶縁膜と、を設
けることを１つの特徴としている。非結晶半導体は、先
に従来の技術の欄に記載した、ブラックマトリクス材料
に比べて、簡単に成膜することができるばかりでなく、
６００℃程度のプロセスにも耐えうるという利点があ
る。また非結晶半導体の導電率は１０-6（Ωcm）-1以下
であり、導電性について見ても、アレイ基板で使用する
のに問題のないレベルの材料である。
して、且つトップゲート型多結晶シリコン薄膜トランジ
スタの活性層の下に、非結晶半導体膜と、多結晶シリコ
ン膜と非晶質半導体膜を絶縁するための絶縁膜と、を設
けることを１つの特徴としている。非結晶半導体は、先
に従来の技術の欄に記載した、ブラックマトリクス材料
に比べて、簡単に成膜することができるばかりでなく、
６００℃程度のプロセスにも耐えうるという利点があ
る。また非結晶半導体の導電率は１０-6（Ωcm）-1以下
であり、導電性について見ても、アレイ基板で使用する
のに問題のないレベルの材料である。
【００２５】遮光膜として使える非結晶半導体膜の具体
例としては、酸素または窒素ガスを用いた反応性スパッ
タ法により成膜したシリコン膜や、ゲルマニウムサーメ
ット（ＧｅＳｉＮＯ）膜、非晶質シリコン膜などがあげ
られる。これらの非結晶半導体は多結晶シリコンや単結
晶シリコンに比べて、可視光に対する吸収係数が大き
い。本発明者らの実験によれば、活性層が多結晶シリコ
ンであるトランジスタであれば、活性層の下側に現実的
に設けることのできる膜厚のものとして、その光リーク
電流を表示性能に問題ないレベルまで押さえるための遮
光膜（ＯＤ2 は１以上であることが必要である。）とし
て使うことができる。２００ｎｉｔの輝度の表示画面を
有する液晶表示装置において、多結晶シリコン薄膜トラ
ンジスタの光リーク電流を、表示性能に問題のないレベ
ルにまで押さえるのに必要な膜厚は、つまりＯＤ2 が１
以上となるのを実現するためには、それぞれ５０００オ
ングストローム、５０００オングストローム、１０００
オングストローム程度である。特に、これらを活性層と
同一パターンで設けることにより、活性層、絶縁膜及び
非結晶質半導体膜を同時にエッチングでき、工程数を増
やすことなく配することができる。特に、脱水処理を施
した非晶質シリコンは、可視光に対する吸収係数がさら
に大きい。非晶質シリコン膜の膜厚４０００オングスト
ロームでＯＤ3が２以上である。また、特公平２−１２
０３１公報によれば、アルゴンをドープした非晶質シリ
コンの吸収係数も大きく、そのデータによれば膜厚２５
００オングストロームで、可視光領域の光に対して、光
学濃度ＯＤ3 が２以上を達成することができる。このレ
ベルの光学濃度を達成できれば、つまり光学濃度ＯＤ3
が２以上を実現できれば、光リーク電流を抑えるための
遮光膜として使用可能なばかりでなく、配線と表示電極
の間の隙間から光が漏れるのを防止するための膜として
も使用可能である。
例としては、酸素または窒素ガスを用いた反応性スパッ
タ法により成膜したシリコン膜や、ゲルマニウムサーメ
ット（ＧｅＳｉＮＯ）膜、非晶質シリコン膜などがあげ
られる。これらの非結晶半導体は多結晶シリコンや単結
晶シリコンに比べて、可視光に対する吸収係数が大き
い。本発明者らの実験によれば、活性層が多結晶シリコ
ンであるトランジスタであれば、活性層の下側に現実的
に設けることのできる膜厚のものとして、その光リーク
電流を表示性能に問題ないレベルまで押さえるための遮
光膜（ＯＤ2 は１以上であることが必要である。）とし
て使うことができる。２００ｎｉｔの輝度の表示画面を
有する液晶表示装置において、多結晶シリコン薄膜トラ
ンジスタの光リーク電流を、表示性能に問題のないレベ
ルにまで押さえるのに必要な膜厚は、つまりＯＤ2 が１
以上となるのを実現するためには、それぞれ５０００オ
ングストローム、５０００オングストローム、１０００
オングストローム程度である。特に、これらを活性層と
同一パターンで設けることにより、活性層、絶縁膜及び
非結晶質半導体膜を同時にエッチングでき、工程数を増
やすことなく配することができる。特に、脱水処理を施
した非晶質シリコンは、可視光に対する吸収係数がさら
に大きい。非晶質シリコン膜の膜厚４０００オングスト
ロームでＯＤ3が２以上である。また、特公平２−１２
０３１公報によれば、アルゴンをドープした非晶質シリ
コンの吸収係数も大きく、そのデータによれば膜厚２５
００オングストロームで、可視光領域の光に対して、光
学濃度ＯＤ3 が２以上を達成することができる。このレ
ベルの光学濃度を達成できれば、つまり光学濃度ＯＤ3
が２以上を実現できれば、光リーク電流を抑えるための
遮光膜として使用可能なばかりでなく、配線と表示電極
の間の隙間から光が漏れるのを防止するための膜として
も使用可能である。
【００２６】ただし、非晶質シリコン膜は赤色波長側で
透過率が大きい。このため、赤色光が漏れ、画面が赤色
っぽく見える可能性がある。その場合は、さらに、青色
フィルターを画素表示部以外の部分における隙間に設け
れば、光抜けが防止することができる。近年、カラーフ
ィルターをアレイ基板上に形成する技術も開発されてお
り、画素表示部のカラーフィルターと同時に青色フィル
ターを形成してしまえばあらため工程数を増やす必要が
ない。
透過率が大きい。このため、赤色光が漏れ、画面が赤色
っぽく見える可能性がある。その場合は、さらに、青色
フィルターを画素表示部以外の部分における隙間に設け
れば、光抜けが防止することができる。近年、カラーフ
ィルターをアレイ基板上に形成する技術も開発されてお
り、画素表示部のカラーフィルターと同時に青色フィル
ターを形成してしまえばあらため工程数を増やす必要が
ない。
【００２７】このように、多結晶シリコン薄膜トランジ
スタを使った液晶表示装置において、アレイ基板上にし
て且つ活性層の下に、絶縁膜と非晶質シリコン膜とを設
けることにより、画素表示部以外の部分における隙間か
ら漏れる光と、アレイ基板側から入射し活性層に当たっ
てリーク電流の原因となる光の、２つの光の両方を遮蔽
することにより、前述した表示性能の低下という問題を
防ぐことができる。
スタを使った液晶表示装置において、アレイ基板上にし
て且つ活性層の下に、絶縁膜と非晶質シリコン膜とを設
けることにより、画素表示部以外の部分における隙間か
ら漏れる光と、アレイ基板側から入射し活性層に当たっ
てリーク電流の原因となる光の、２つの光の両方を遮蔽
することにより、前述した表示性能の低下という問題を
防ぐことができる。
【００２８】また、高開口率を実現するアレイ基板上の
光抜け防止対策として、画素透明電極を、前記マトリク
ス配線の上層に、前記マトリクス配線とオーバーラツプ
するように、形成することにより、前記薄膜トランジス
タと、前記マトリクス配線及び前記画素電極との間の隙
間からの光抜けを防止するようにした、液晶表示装置が
開発されている。この液晶表示装置においては、光抜け
を防止する膜を形成する必要がないものの、光リーク電
流を防止するためのＯＤ2 の値が１以上の遮光膜を設け
る必要がある。絶縁膜と非結晶半導体膜を活性層と同一
パターンで設けることにより、製造上の工程数を増やす
ことなく光リーク電流を防ぐことができる。
光抜け防止対策として、画素透明電極を、前記マトリク
ス配線の上層に、前記マトリクス配線とオーバーラツプ
するように、形成することにより、前記薄膜トランジス
タと、前記マトリクス配線及び前記画素電極との間の隙
間からの光抜けを防止するようにした、液晶表示装置が
開発されている。この液晶表示装置においては、光抜け
を防止する膜を形成する必要がないものの、光リーク電
流を防止するためのＯＤ2 の値が１以上の遮光膜を設け
る必要がある。絶縁膜と非結晶半導体膜を活性層と同一
パターンで設けることにより、製造上の工程数を増やす
ことなく光リーク電流を防ぐことができる。
【００２９】以上により、本発明によれば、合わせず
れ、膜厚、工程数等の問題の解決された、現実的なアレ
イ基板上の光防止膜が提案される。このアレイ基板側か
らバックライトの光を当て、対向基板側から見るように
すれば、金属による光の反射の問題も起きない。
れ、膜厚、工程数等の問題の解決された、現実的なアレ
イ基板上の光防止膜が提案される。このアレイ基板側か
らバックライトの光を当て、対向基板側から見るように
すれば、金属による光の反射の問題も起きない。
【００３０】つまり、本発明の液晶表示装置において
は、アレイ基板の活性層の下に、絶縁膜および非晶質シ
リコン膜を設けることにより、画素表示部以外の部分に
おける隙間から漏れる光や、アレイ基板側から入射し、
活性層に当たってリーク電流の原因となる光を遮断し、
表示性能の低下を防止しようとするものである。
は、アレイ基板の活性層の下に、絶縁膜および非晶質シ
リコン膜を設けることにより、画素表示部以外の部分に
おける隙間から漏れる光や、アレイ基板側から入射し、
活性層に当たってリーク電流の原因となる光を遮断し、
表示性能の低下を防止しようとするものである。
【００３１】本発明は、先にも述べたように、多結晶シ
リコン薄膜トランジスタを使った液晶表示装置におい
て、アレイ基板側から入射し活性層に当たる光が原因で
生じる光リーク電流、及びアレイ基板上の画素表示部以
外の部分における隙間から漏れる光によって引き起こさ
れる表示性能の低下を防止しようとするものである。
リコン薄膜トランジスタを使った液晶表示装置におい
て、アレイ基板側から入射し活性層に当たる光が原因で
生じる光リーク電流、及びアレイ基板上の画素表示部以
外の部分における隙間から漏れる光によって引き起こさ
れる表示性能の低下を防止しようとするものである。
【００３２】上記の目的を達成するため、本発明は、概
略的には、アレイ基板上の多結晶シリコン薄膜トランジ
スタの活性層の下に、絶縁膜を介して、非結晶半導体膜
を設けることにより、活性層である多結晶シリコンに当
たる光を遮断するようにしたものである（図１，図１
１）。また、本発明は、アレイ基板上の多結晶シリコン
薄膜トランジスタの活性層膜の下の、画素表示部以外の
部分に、絶縁膜及び非結晶膜を設けことにより、活性層
である多結晶シリコンに当たる光と隙間から漏れる光の
両方を遮断できるようにしたものである（図３〜図
８）。
略的には、アレイ基板上の多結晶シリコン薄膜トランジ
スタの活性層の下に、絶縁膜を介して、非結晶半導体膜
を設けることにより、活性層である多結晶シリコンに当
たる光を遮断するようにしたものである（図１，図１
１）。また、本発明は、アレイ基板上の多結晶シリコン
薄膜トランジスタの活性層膜の下の、画素表示部以外の
部分に、絶縁膜及び非結晶膜を設けことにより、活性層
である多結晶シリコンに当たる光と隙間から漏れる光の
両方を遮断できるようにしたものである（図３〜図
８）。
【００３３】以下、図面を参照しながら本発明の実施例
を説明する。 （実施例１）以下の各膜、つまり、膜厚１０００オング
ストロームの非晶質シリコン膜、膜厚５０００オングス
トロームの酸素または窒素ガスを用いた反応性スパッタ
法により成膜したシリコン膜及び膜厚５０００オングス
トロームのゲルマニウムサーメット（ＧｅＳｉＮＯ）膜
は、いずれもＯＤ2 値の１以上を達成する事ができる。
上記の各膜厚では、ＯＤ3 の値は２以下となり、画素表
示領域の隙間から漏れる光を遮断することはできない。
しかし、薄膜トランジスタのリーク電流を抑制する遮光
膜としてならば使用する事ができる。
を説明する。 （実施例１）以下の各膜、つまり、膜厚１０００オング
ストロームの非晶質シリコン膜、膜厚５０００オングス
トロームの酸素または窒素ガスを用いた反応性スパッタ
法により成膜したシリコン膜及び膜厚５０００オングス
トロームのゲルマニウムサーメット（ＧｅＳｉＮＯ）膜
は、いずれもＯＤ2 値の１以上を達成する事ができる。
上記の各膜厚では、ＯＤ3 の値は２以下となり、画素表
示領域の隙間から漏れる光を遮断することはできない。
しかし、薄膜トランジスタのリーク電流を抑制する遮光
膜としてならば使用する事ができる。
【００３４】このことに着目し、実施例１では、活性層
の下に、上記の非結晶質半導体を、絶縁膜を介して、多
結晶シリコン薄膜トランジスタの下に設けることによ
り、画素表示の低下の原因となる光リーク電流の発生を
防ぐことができるようにした画素部について、平面図で
ある図９、図９においてＢ−Ｃ線に沿って切った断面図
である図１、遮光膜のパターンを示した図２を参照しな
がら詳細に説明する。
の下に、上記の非結晶質半導体を、絶縁膜を介して、多
結晶シリコン薄膜トランジスタの下に設けることによ
り、画素表示の低下の原因となる光リーク電流の発生を
防ぐことができるようにした画素部について、平面図で
ある図９、図９においてＢ−Ｃ線に沿って切った断面図
である図１、遮光膜のパターンを示した図２を参照しな
がら詳細に説明する。
【００３５】なお、画素薄膜トランジスタはｎ型の多結
晶シリコン薄膜トランジスタとし、図面及び説明は画素
部のみとした。
晶シリコン薄膜トランジスタとし、図面及び説明は画素
部のみとした。
【００３６】アンダーコート膜２６が成膜されたガラス
基板１８上に、遮光膜となる非結晶半導体膜１９、絶縁
膜２０、及び活性層２１となる非晶質シリコン膜を、Ｐ
Ｅ−ＣＶＤ（プラズマケミカルベーパディポジション）
法を用いて、真空中において連続的に成膜する。
基板１８上に、遮光膜となる非結晶半導体膜１９、絶縁
膜２０、及び活性層２１となる非晶質シリコン膜を、Ｐ
Ｅ−ＣＶＤ（プラズマケミカルベーパディポジション）
法を用いて、真空中において連続的に成膜する。
【００３７】その後、５００℃での熱処理を行って非結
晶半導体膜１９、絶縁膜２０及び活性層２１中に存在す
る水素を脱離する。ここで、遮光膜となる非結晶半導体
膜１９の膜厚は、先に述べた通り、絶縁膜は窒化珪素膜
であり膜厚は１０００オングストローム、活性層となる
非晶質シリコン膜の膜厚は５００オングストロームとす
る。
晶半導体膜１９、絶縁膜２０及び活性層２１中に存在す
る水素を脱離する。ここで、遮光膜となる非結晶半導体
膜１９の膜厚は、先に述べた通り、絶縁膜は窒化珪素膜
であり膜厚は１０００オングストローム、活性層となる
非晶質シリコン膜の膜厚は５００オングストロームとす
る。
【００３８】次に、ＥＬＡ（エキシマレーザーアニー
ル）法により、活性層２１となる非結晶質シリコン膜を
多結晶化する。なお、レーザーの照射パワーは、１５０
〜４００ｍＪ／cm2 とする。この範囲のパワーであれ
ば、絶縁膜の上の非晶質シリコン膜をアブレーションを
起こすことなく多結晶化することができ、且つ絶縁膜２
０の下の非結晶半導体膜１９に影響を及ぼすこともな
い。（以下に述べる実施例２〜５においても同様のレー
ザーパワーとする。） 次に、多結晶シリコン膜（２１）、窒化珪素膜（２
０）、非結晶半導体（１９）の３層を、ＣＦ4 とＯ2 の
混合ガスを用いたＣＤＥ（ケミカルドライエッチング）
法で連続加工する。これにより、図２に平面的に示す如
く、アイランド状の形状を得る。
ル）法により、活性層２１となる非結晶質シリコン膜を
多結晶化する。なお、レーザーの照射パワーは、１５０
〜４００ｍＪ／cm2 とする。この範囲のパワーであれ
ば、絶縁膜の上の非晶質シリコン膜をアブレーションを
起こすことなく多結晶化することができ、且つ絶縁膜２
０の下の非結晶半導体膜１９に影響を及ぼすこともな
い。（以下に述べる実施例２〜５においても同様のレー
ザーパワーとする。） 次に、多結晶シリコン膜（２１）、窒化珪素膜（２
０）、非結晶半導体（１９）の３層を、ＣＦ4 とＯ2 の
混合ガスを用いたＣＤＥ（ケミカルドライエッチング）
法で連続加工する。これにより、図２に平面的に示す如
く、アイランド状の形状を得る。
【００３９】次に、ＡＰ（常圧熱）−ＣＶＤ法により、
ゲート絶縁膜２２となる酸化膜を１０００オングストロ
ームだけ成膜する。その後、ゲート電極３と、補助容量
電極７と、図９に示す走査線２となるＭｏＷ（モリブデ
ンタングステン合金）をスパッタ法により成膜した後、
ＣＤＥ法を用いて加工する。なお、ＭｏＷの膜厚は２５
００オングストロームとする。
ゲート絶縁膜２２となる酸化膜を１０００オングストロ
ームだけ成膜する。その後、ゲート電極３と、補助容量
電極７と、図９に示す走査線２となるＭｏＷ（モリブデ
ンタングステン合金）をスパッタ法により成膜した後、
ＣＤＥ法を用いて加工する。なお、ＭｏＷの膜厚は２５
００オングストロームとする。
【００４０】次に、イオンドーピング法を用いて、ドナ
ーとなるＰＨ３を注入する。注入条件は、加速電圧７０
ＫｅＶ、ドーズ量１Ｅ１６／cm2 である。ここで、ゲー
ト電極３直下の活性層２１にはゲート電極３がセルファ
ライメントマスクなるため、不純物は注入されない。
ーとなるＰＨ３を注入する。注入条件は、加速電圧７０
ＫｅＶ、ドーズ量１Ｅ１６／cm2 である。ここで、ゲー
ト電極３直下の活性層２１にはゲート電極３がセルファ
ライメントマスクなるため、不純物は注入されない。
【００４１】次に、層間絶縁膜２３を成膜温度４００℃
で成膜する。この時、不純物は活性化され、薄膜トラン
ジスタのドレイン領域４及びソース領域５（図９）が形
成される。なお、層間絶縁膜２３は酸化膜であり膜厚は
５０００オングストロームである。
で成膜する。この時、不純物は活性化され、薄膜トラン
ジスタのドレイン領域４及びソース領域５（図９）が形
成される。なお、層間絶縁膜２３は酸化膜であり膜厚は
５０００オングストロームである。
【００４２】次に、コンタクトホールＣＨを開口した
後、画素電極８となるＩＴＯをスパッタ法を用いて成膜
し、ウエット法を用いて加工する。その後、Ｍｏ（下
層）とＡｌ（上層）の２層構造からなる信号線１と、図
９に示す活性層と画素電極を接続する配線２５と、薄膜
トランジスタと信号線を接続する配線２４とをスパッタ
法を用いて成膜した後、ウエット法を用いて加工する。
なお、上記の如くして成膜した膜厚は、Ｍｏ膜が１５０
０オングストローム、Ａｌ膜が４５００オングストロー
ムである。
後、画素電極８となるＩＴＯをスパッタ法を用いて成膜
し、ウエット法を用いて加工する。その後、Ｍｏ（下
層）とＡｌ（上層）の２層構造からなる信号線１と、図
９に示す活性層と画素電極を接続する配線２５と、薄膜
トランジスタと信号線を接続する配線２４とをスパッタ
法を用いて成膜した後、ウエット法を用いて加工する。
なお、上記の如くして成膜した膜厚は、Ｍｏ膜が１５０
０オングストローム、Ａｌ膜が４５００オングストロー
ムである。
【００４３】次に、アレイの保護膜２９をＰＥ−ＣＶＤ
法で成膜した後、外部端子接続用のコンタクトホール
（図示せず）を開口する。なお、保護膜は窒化珪素膜で
あり膜厚は２０００オングストロームである。
法で成膜した後、外部端子接続用のコンタクトホール
（図示せず）を開口する。なお、保護膜は窒化珪素膜で
あり膜厚は２０００オングストロームである。
【００４４】最後に、画素部表示領域の隙間から漏れる
光を遮断するため、ＯＤ3 が２以上である感光性の有機
材料を用いて遮光膜２７を形成する。ここで、遮光膜２
７の平面パターンは、図１０に示されるように、画素表
示領域１７の部分が抜けた形状のパターンである。な
お、活性層に当たる光を防ぐための遮光膜の平面パター
ンは活性層と同じであり、図２に示すとおりとなる。
光を遮断するため、ＯＤ3 が２以上である感光性の有機
材料を用いて遮光膜２７を形成する。ここで、遮光膜２
７の平面パターンは、図１０に示されるように、画素表
示領域１７の部分が抜けた形状のパターンである。な
お、活性層に当たる光を防ぐための遮光膜の平面パター
ンは活性層と同じであり、図２に示すとおりとなる。
【００４５】実施例１においては、薄膜トランジスタの
光リーク電流を抑制する膜と、画素部表示領域の隙間か
ら漏れる光を遮断する膜を、独立に形成する事を特徴と
している。前者は、活性層と同時成膜、同時加工で形成
するため、工程の増加を最小限としている。また、後者
をアレイ最終工程で形成するようにしたため、薄膜トラ
ンジスタプロセスに何ら制約を課する必要がない。ま
た、遮光膜をアレイ側に形成するため、遮光膜線幅は露
光時の合わせ精度のみを考慮すれば良く、対向基板との
合わせ精度を考慮する必要がない。このため、開口率を
大きくする事ができる。 （実施例２）実施例２では、アレイ基板側から入射して
活性層に当たり、リーク電流の原因となる光と、画素表
示部以外の隙間から漏れる光の２つの光を防止する事が
できる。すなわちＯＤ3 が２以上である非結晶半導体
（非晶質シリコン膜）を多結晶シリコン薄膜トランジス
タの下層に有する画素部について、平面図である図９、
及び図９においてＡ−Ｃ線に沿って切った断面図である
図３、図９においてＢ−Ｃ線に沿って切った断面図であ
る図４、及び遮光膜の平面パターンと画素表示領域を示
す図１０を参照して説明する。
光リーク電流を抑制する膜と、画素部表示領域の隙間か
ら漏れる光を遮断する膜を、独立に形成する事を特徴と
している。前者は、活性層と同時成膜、同時加工で形成
するため、工程の増加を最小限としている。また、後者
をアレイ最終工程で形成するようにしたため、薄膜トラ
ンジスタプロセスに何ら制約を課する必要がない。ま
た、遮光膜をアレイ側に形成するため、遮光膜線幅は露
光時の合わせ精度のみを考慮すれば良く、対向基板との
合わせ精度を考慮する必要がない。このため、開口率を
大きくする事ができる。 （実施例２）実施例２では、アレイ基板側から入射して
活性層に当たり、リーク電流の原因となる光と、画素表
示部以外の隙間から漏れる光の２つの光を防止する事が
できる。すなわちＯＤ3 が２以上である非結晶半導体
（非晶質シリコン膜）を多結晶シリコン薄膜トランジス
タの下層に有する画素部について、平面図である図９、
及び図９においてＡ−Ｃ線に沿って切った断面図である
図３、図９においてＢ−Ｃ線に沿って切った断面図であ
る図４、及び遮光膜の平面パターンと画素表示領域を示
す図１０を参照して説明する。
【００４６】なお、各図において同一の部材には実施例
１と同じ符号を付している。また、同一のプロセス部分
については説明を省略する。
１と同じ符号を付している。また、同一のプロセス部分
については説明を省略する。
【００４７】アンダーコート膜２６が成膜されたガラス
基板１８上に非晶質シリコン薄膜（非晶質半導体膜）１
９をＰＥ−ＣＶＤ法を用いて成膜する。膜厚はＯＤ3 が
２以上を達成できる４０００オングストロームとする。
次に、ＣＤＥ法により図１０に示す画素表示領域１７以
外の部分を有する形状に加工する。
基板１８上に非晶質シリコン薄膜（非晶質半導体膜）１
９をＰＥ−ＣＶＤ法を用いて成膜する。膜厚はＯＤ3 が
２以上を達成できる４０００オングストロームとする。
次に、ＣＤＥ法により図１０に示す画素表示領域１７以
外の部分を有する形状に加工する。
【００４８】次に、ＡＰ−ＣＶＤ法を用いて、遮光膜層
１９と活性層２１を絶縁するための酸化膜２０を成膜す
る。成膜温度は４００℃、膜厚は４０００オングストロ
ームである。
１９と活性層２１を絶縁するための酸化膜２０を成膜す
る。成膜温度は４００℃、膜厚は４０００オングストロ
ームである。
【００４９】次に、ＰＥ−ＣＶＤ法により、活性層とな
る非晶質シリコン薄膜（活性層）２１を成膜した後、５
００℃で熱処理を行って遮光膜１９及び非晶質シリコン
薄膜２１中に存在する水素を脱離する。
る非晶質シリコン薄膜（活性層）２１を成膜した後、５
００℃で熱処理を行って遮光膜１９及び非晶質シリコン
薄膜２１中に存在する水素を脱離する。
【００５０】次に、ＥＬＡ法により非晶質シリコン薄膜
２１を多結晶化した後、ＣＤＥ法を用いて多結晶シリコ
ン薄膜を図２の２１として平面的に示すアイランド状に
加工する。
２１を多結晶化した後、ＣＤＥ法を用いて多結晶シリコ
ン薄膜を図２の２１として平面的に示すアイランド状に
加工する。
【００５１】以下の製造方法は、実施例１と同様である
ので省略する。ただし、遮光膜層１９は光抜けも防止す
ることができるため、実施例１においてアレイ最上層に
形成した有機材料の遮光膜２７は形成しない。
ので省略する。ただし、遮光膜層１９は光抜けも防止す
ることができるため、実施例１においてアレイ最上層に
形成した有機材料の遮光膜２７は形成しない。
【００５２】上述の構造を用いる事で、有機材料の製造
工程、すなわち、製造設備を考慮する事なしに遮光膜を
アレイ上に形成する事ができる。 （実施例３）以下に、実施例３として、実施例２とは、
遮光膜と活性層の間の絶縁膜の形状が異なる場合を平面
図である図９、図９においてＡ−Ｃ線に沿って切った断
面図である図５、図９においてＢ−Ｃ線に沿って切った
断面図である図６、及びストライプ状の遮光膜の平面パ
ターンと画素表示領域を示す図１０を参照して説明す
る。
工程、すなわち、製造設備を考慮する事なしに遮光膜を
アレイ上に形成する事ができる。 （実施例３）以下に、実施例３として、実施例２とは、
遮光膜と活性層の間の絶縁膜の形状が異なる場合を平面
図である図９、図９においてＡ−Ｃ線に沿って切った断
面図である図５、図９においてＢ−Ｃ線に沿って切った
断面図である図６、及びストライプ状の遮光膜の平面パ
ターンと画素表示領域を示す図１０を参照して説明す
る。
【００５３】アンダーコート膜２６が成膜されたガラス
基板１８上に非晶質シリコン膜１９及び絶縁膜２０をＰ
Ｅ−ＣＶＤ法を用いて、真空中において連続成膜する。
その後、非晶質シリコン膜１９の膜厚は４０００オング
ストローム、絶縁膜２０は窒化珪素膜であり膜厚４００
０オングストロームである。
基板１８上に非晶質シリコン膜１９及び絶縁膜２０をＰ
Ｅ−ＣＶＤ法を用いて、真空中において連続成膜する。
その後、非晶質シリコン膜１９の膜厚は４０００オング
ストローム、絶縁膜２０は窒化珪素膜であり膜厚４００
０オングストロームである。
【００５４】次にＰＥ−ＣＶＤ法により活性層２１とな
る非晶質シリコン膜を成膜した後、５００℃で熱処理を
行う事により非晶質シリコン膜１９、絶縁膜２０及び活
性層２１中に存在する水素を脱離する。なお、活性層２
１となる非晶質シリコン膜の膜厚は５００オングストロ
ームである。
る非晶質シリコン膜を成膜した後、５００℃で熱処理を
行う事により非晶質シリコン膜１９、絶縁膜２０及び活
性層２１中に存在する水素を脱離する。なお、活性層２
１となる非晶質シリコン膜の膜厚は５００オングストロ
ームである。
【００５５】次に、ＥＬＡ法により、非晶質シリコン膜
１９を多結晶シリコン化した後、ＣＤＥ法を用いて多結
晶シリコン膜をアイランド状に加工する。
１９を多結晶シリコン化した後、ＣＤＥ法を用いて多結
晶シリコン膜をアイランド状に加工する。
【００５６】以下の工程は実施例２と同様であるので省
略する。
略する。
【００５７】本構造を用いる事で、遮光膜と絶縁膜の連
続成膜が可能となる。 （実施例４）光抜けを防止するための膜の光学濃度値を
述べる場合、可視光範囲での波長依存性も問題となり、
ＯＤ1 が全波長にわたって平均化していることが望まし
い。非晶質シリコン膜は、赤色領域波長のＯＤ1 が小さ
い傾向がある。このため、この非晶質シリコン膜を、光
抜けを防止する膜として使った場合、赤色光が漏れ、画
面が赤っぽく見える可能性がある。この問題を解決する
ため、赤色側から波長が離れた光のみを通す青色カラー
フィルター２８を補助遮光膜として、アレイ基板状に形
成する画素部のカラーフィルターと同時に形成する方法
を述べる。
続成膜が可能となる。 （実施例４）光抜けを防止するための膜の光学濃度値を
述べる場合、可視光範囲での波長依存性も問題となり、
ＯＤ1 が全波長にわたって平均化していることが望まし
い。非晶質シリコン膜は、赤色領域波長のＯＤ1 が小さ
い傾向がある。このため、この非晶質シリコン膜を、光
抜けを防止する膜として使った場合、赤色光が漏れ、画
面が赤っぽく見える可能性がある。この問題を解決する
ため、赤色側から波長が離れた光のみを通す青色カラー
フィルター２８を補助遮光膜として、アレイ基板状に形
成する画素部のカラーフィルターと同時に形成する方法
を述べる。
【００５８】実施例２の図３に対応する構造の断面図を
図７、実施例３の図５に対応する構造の断面図を図８に
示す。青色カラーフィルター２８を実施例２、３の構造
につけ加えることで、可視光全波長の光抜けを十分に防
止する事ができる。 （実施例５）上記の実施例１〜４で述べた構造は、信号
線と画素電極を同層に配置しているため、両配線間に発
生する容量結合を無視できる程度に、両者の間隔を隔て
なければならない。通常の駆動方法で用いる場合におい
ては、５μｍ程度の間隔が必要である。従って、この間
隔に相当する面積は開口率を上げる事が不可能である。
開口率を上げるために、画素透明電極８がマトリクス上
に配線された信号線１及び走査線２より上層にあり、こ
れらとオーバーラップしている構造を持つ液晶表示装置
がある。この構造においては、画素表示領域と配線の間
に隙間はなく（図１２、１３参照）、光抜けを防止する
遮光膜は必要ないが、多結晶薄膜トランジスタの活性層
に当たる光を防止する遮光膜を配する必要がある。
図７、実施例３の図５に対応する構造の断面図を図８に
示す。青色カラーフィルター２８を実施例２、３の構造
につけ加えることで、可視光全波長の光抜けを十分に防
止する事ができる。 （実施例５）上記の実施例１〜４で述べた構造は、信号
線と画素電極を同層に配置しているため、両配線間に発
生する容量結合を無視できる程度に、両者の間隔を隔て
なければならない。通常の駆動方法で用いる場合におい
ては、５μｍ程度の間隔が必要である。従って、この間
隔に相当する面積は開口率を上げる事が不可能である。
開口率を上げるために、画素透明電極８がマトリクス上
に配線された信号線１及び走査線２より上層にあり、こ
れらとオーバーラップしている構造を持つ液晶表示装置
がある。この構造においては、画素表示領域と配線の間
に隙間はなく（図１２、１３参照）、光抜けを防止する
遮光膜は必要ないが、多結晶薄膜トランジスタの活性層
に当たる光を防止する遮光膜を配する必要がある。
【００５９】以下、図１２において、Ｂ−Ｃ線に沿って
切った断面図を示す図１１を参照しながら、上記の構造
と、活性層に当たる光を防止する遮光膜とを備えた画素
表示部について、実施例５として説明する。
切った断面図を示す図１１を参照しながら、上記の構造
と、活性層に当たる光を防止する遮光膜とを備えた画素
表示部について、実施例５として説明する。
【００６０】アンダーコート膜２６が成膜されたガラス
基板１８上に遮光膜となる非結晶半導体膜１９、絶縁膜
２０、及び活性層２１となる非晶質シリコン膜を、ＰＥ
−ＣＶＤ法を用いて、真空中に連続成膜する。
基板１８上に遮光膜となる非結晶半導体膜１９、絶縁膜
２０、及び活性層２１となる非晶質シリコン膜を、ＰＥ
−ＣＶＤ法を用いて、真空中に連続成膜する。
【００６１】その後、５００℃で熱処理を行う事で非結
晶半導体膜１９、絶縁膜２０及び活性層２１中に存在す
る水素を脱離する。ここで、遮光膜となる非結晶半導体
膜１９の材料及び膜厚は実施例１と同じとする。絶縁膜
２０は窒化珪素膜であり膜厚は１０００オングストロー
ム、活性層２１となる非晶質シリコン膜の膜厚は５００
オングストロームである。
晶半導体膜１９、絶縁膜２０及び活性層２１中に存在す
る水素を脱離する。ここで、遮光膜となる非結晶半導体
膜１９の材料及び膜厚は実施例１と同じとする。絶縁膜
２０は窒化珪素膜であり膜厚は１０００オングストロー
ム、活性層２１となる非晶質シリコン膜の膜厚は５００
オングストロームである。
【００６２】次に、ＥＬＡ法により活性層２１となる非
晶質シリコン膜を多結晶化する。
晶質シリコン膜を多結晶化する。
【００６３】次に、多結晶シリコン膜、窒化珪素膜、非
結晶半導体膜、の３層をＣＦ4 とＯ2 の混合ガスを用い
たＣＤＥ（ケミカルドライエッチング）法で連続加工す
る事により、アイランド状の形状を得る。
結晶半導体膜、の３層をＣＦ4 とＯ2 の混合ガスを用い
たＣＤＥ（ケミカルドライエッチング）法で連続加工す
る事により、アイランド状の形状を得る。
【００６４】次に、ＡＰ（常圧熱）−ＣＶＤ法により、
ゲート絶縁膜２２となる酸化膜を１００オングストロー
ムだけ成膜する。その後、ゲート電極３、補助容量電極
７、図１２に示す走査線２となるＭｏＷ（モリブデンタ
ングテン合金）をスパッタ法により成膜した後、ＣＤＥ
法を用いて加工する。なお、ＭｏＷの膜厚は２５００オ
ングストロームである。
ゲート絶縁膜２２となる酸化膜を１００オングストロー
ムだけ成膜する。その後、ゲート電極３、補助容量電極
７、図１２に示す走査線２となるＭｏＷ（モリブデンタ
ングテン合金）をスパッタ法により成膜した後、ＣＤＥ
法を用いて加工する。なお、ＭｏＷの膜厚は２５００オ
ングストロームである。
【００６５】次に、イオンドーピング法を用いてドナー
となるＰＨ３を注入する。注入条件は、加速電圧７０Ｋ
ｅＶ、ドーズ量１Ｅ１６／ｃｍ2 である。
となるＰＨ３を注入する。注入条件は、加速電圧７０Ｋ
ｅＶ、ドーズ量１Ｅ１６／ｃｍ2 である。
【００６６】次に、層間絶縁膜２３を成膜温度４００℃
で成膜する。この時、不純物は活性化され、薄膜トラン
ジスタのドレイン領域４及びソース領域５が形成され
る。なお、層間絶縁膜は酸化膜であり膜厚は５０００オ
ングストロームである。
で成膜する。この時、不純物は活性化され、薄膜トラン
ジスタのドレイン領域４及びソース領域５が形成され
る。なお、層間絶縁膜は酸化膜であり膜厚は５０００オ
ングストロームである。
【００６７】次に、コンタクトホールＣＨ1 を開口した
後、Ｍｏ（上層）とＡｌ（下層）の２層構造からなる信
号線１、図１２に示す活性層と画素電極を接続する配線
２５と、薄膜トランジスタと信号線を接続する配線２４
とを、スパッタ法を用いて成膜した後、ウエット法を用
いて加工する。なお成膜した膜厚はＭｏ膜が１５００オ
ングストローム、Ａｌ膜が４５００オングストローム、
である。
後、Ｍｏ（上層）とＡｌ（下層）の２層構造からなる信
号線１、図１２に示す活性層と画素電極を接続する配線
２５と、薄膜トランジスタと信号線を接続する配線２４
とを、スパッタ法を用いて成膜した後、ウエット法を用
いて加工する。なお成膜した膜厚はＭｏ膜が１５００オ
ングストローム、Ａｌ膜が４５００オングストローム、
である。
【００６８】次に、アレイの保護膜２９をＰＥ−ＣＶＤ
法で成膜した後、コンタクトホールＣＨ2 を開口する。
なお、保護膜２９は、窒化珪素膜であり膜厚は２０００
オングストロームである。
法で成膜した後、コンタクトホールＣＨ2 を開口する。
なお、保護膜２９は、窒化珪素膜であり膜厚は２０００
オングストロームである。
【００６９】次に、塗布型感光性有機膜３０を用いて層
間絶縁膜を形成する。膜厚は、３．０μｍである。窒化
珪素膜にコンタクトホールＣＨ2 を、塗布型感光性有機
膜３０の塗布前に開口しているため塗布型感光性有機膜
３０のパターンニングが終了した時点でコンタクトホー
ルが形成される。
間絶縁膜を形成する。膜厚は、３．０μｍである。窒化
珪素膜にコンタクトホールＣＨ2 を、塗布型感光性有機
膜３０の塗布前に開口しているため塗布型感光性有機膜
３０のパターンニングが終了した時点でコンタクトホー
ルが形成される。
【００７０】次に、画素電極８となるＩＴＯをスパッタ
法を用いて成膜した後、ウエット法を用いて加工する。
法を用いて成膜した後、ウエット法を用いて加工する。
【００７１】上述の本発明の実施例１〜５においては、
活性層単層膜、絶縁膜と遮光膜からなる２層膜、及び活
性層と絶縁膜と非結晶半導体からなる３層膜、の各膜の
加工方法は、ＣＤＥ法を用いて説明したが、ゲート絶縁
膜がカバレージする形状が得られるのであれば、ＣＤＥ
法以外の加工方法である、プラズマエッチング法、リア
クティブイオンエッチング法を用いて加工してもなんら
問題はない。
活性層単層膜、絶縁膜と遮光膜からなる２層膜、及び活
性層と絶縁膜と非結晶半導体からなる３層膜、の各膜の
加工方法は、ＣＤＥ法を用いて説明したが、ゲート絶縁
膜がカバレージする形状が得られるのであれば、ＣＤＥ
法以外の加工方法である、プラズマエッチング法、リア
クティブイオンエッチング法を用いて加工してもなんら
問題はない。
【００７２】さらに、エッチングガスについてもＣＦ4
＋Ｏ2 以外の組み合わせ、また他のガスを用いて加工し
ても本発明は有効である。
＋Ｏ2 以外の組み合わせ、また他のガスを用いて加工し
ても本発明は有効である。
【００７３】本発明の実施例により、現実的なアレイ基
板上の光防止膜を備え、活性層である多結晶シリコンに
当たる光、及び画素表示部以外の隙間から漏れる光を遮
断することにより、表示性能の低下を防止した液晶表示
装置を、反射、膜厚、工程数、開口率等の問題を解決し
つつ、低コストで実現できる。
板上の光防止膜を備え、活性層である多結晶シリコンに
当たる光、及び画素表示部以外の隙間から漏れる光を遮
断することにより、表示性能の低下を防止した液晶表示
装置を、反射、膜厚、工程数、開口率等の問題を解決し
つつ、低コストで実現できる。
【００７４】
【発明の効果】以上述べたように、本発明によれば、薄
膜トランジスタを形成するための多結晶シリコンからな
る活性層の下に、絶縁膜を介して、非晶質シリコン膜を
設けるようにしたので、活性層である多結晶シリコンに
当たる光を遮断できる。また、非晶質シリコン膜と絶縁
膜を、画素表示領域以外の部分の略全面に配置するよう
にしたので、隙間から漏れる光の遮断の役割を持たせる
ことができる。また、画素表示領域以外のアレイ基板の
上面に有機材料からなる遮光膜を配置することにより、
隙間からの漏れ光の遮断性能を更に高めることができ
る。その結果、比較的低コストで、開口率を下げること
なく、液晶表示素子の表示性能の低下を防止することが
できる。
膜トランジスタを形成するための多結晶シリコンからな
る活性層の下に、絶縁膜を介して、非晶質シリコン膜を
設けるようにしたので、活性層である多結晶シリコンに
当たる光を遮断できる。また、非晶質シリコン膜と絶縁
膜を、画素表示領域以外の部分の略全面に配置するよう
にしたので、隙間から漏れる光の遮断の役割を持たせる
ことができる。また、画素表示領域以外のアレイ基板の
上面に有機材料からなる遮光膜を配置することにより、
隙間からの漏れ光の遮断性能を更に高めることができ
る。その結果、比較的低コストで、開口率を下げること
なく、液晶表示素子の表示性能の低下を防止することが
できる。
【図１】実施例１における図９のＢ−Ｃ線に沿って切断
した画素部断面図。
した画素部断面図。
【図２】活性層または実施例１、５における遮光膜の平
面パターン図。
面パターン図。
【図３】実施例２における図９のＡ−Ｃ線に沿って切断
した画素部断面図。
した画素部断面図。
【図４】実施例２における図９のＢ−Ｃ線に沿って切断
した画素部断面図。
した画素部断面図。
【図５】実施例３における図９のＡ−Ｃ線に沿って切断
した画素部断面図。
した画素部断面図。
【図６】実施例３における図９のＢ−Ｃ線に沿って切断
した画素部断面図。
した画素部断面図。
【図７】実施例４における図９のＡ−Ｃ線に沿って切断
した画素部断面図。
した画素部断面図。
【図８】実施例４における図９のＡ−Ｃ線に沿って切断
した画素部断面図。
した画素部断面図。
【図９】実施例１〜４における画素部平面図。
【図１０】実施例１〜４の遮光膜と画素表示領域とを表
した平面図。
した平面図。
【図１１】実施例５における図１２のＢ−Ｃ線に沿って
切断した画素部断面図。
切断した画素部断面図。
【図１２】実施例５における画素部の平面図。
【図１３】図１２における画素表示電極を表した平面
図。
図。
【図１４】液晶表示装置の模式図。
【図１５】アレイ基板側にバックライトを置いた場合の
セルの配置図。
セルの配置図。
【図１６】対向基板側にバックライトを置いた場合のセ
ルの配置図。
ルの配置図。
１ 信号線 ２ 走査線 ３ ゲート電極 ４ 薄膜トランジスタのドレイン ５ 薄膜トランジスタのソース ６ 薄膜トランジスタ ７ 補助容量電極 ８ 画素表示電極 ９ カラーフィルター １０ 対向電極 １１ 対向基板 １２ アレイ基板 １３ 液晶 １４ 入射側偏光板 １５ 出光側偏光板 １６ バックライト １７ 画素表示領域 １８ 絶縁性基板 １９ 非結晶半導体膜 ２０ 絶縁膜 ２１ 活性層 ２２ ゲート絶縁膜 ２３ 層間絶縁膜 ２４ ドレイン側接続配線 ２５ ソース側接続配線 ２６ アンダーコート膜 ２７ 有機遮光膜 ２８ 青色カラーフィルター ２９ パシベーション膜 ３０ 有機層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸 野 元 志 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 田 中 裕 久 神奈川県川崎市川崎区日進町７番地１ 東 芝電子エンジニアリング株式会社内
Claims (11)
- 【請求項１】複数の多結晶シリコン薄膜トランジスタを
有する第１の電極基板と、 対向電極を有する第２の電極基板と、 前記第１、第２の電極基板間に挿入された液晶と、 を備え、 前記第１の電極基板は透明絶縁基板上にマトリクス状に
配置された走査線及び信号線と、 前記走査線と前記信号線の各交点に設けられた複数の画
素電極と、 ゲート電極が前記走査線に、ソース電極が前記信号線
に、ドレイン電極が前記画素電極にそれぞれ接続され
た、前記複数の多結晶シリコン薄膜トランジスタと、 を有するものとして構成され、前記透明基板上に前記薄
膜トランジスタが非結晶半導体膜及び絶縁膜を介して形
成されていることを特徴とする液晶表示装置。 - 【請求項２】前記非結晶半導体膜の光学濃度値ＯＤ2 が
可視光領域で１以上であり、この光学濃度値ＯＤ2 は、 【数１】 として表わされることを特徴とする請求項１記載の液晶
表示装置。 - 【請求項３】前記非結晶半導体膜と、前記絶縁膜とが、
前記薄膜トランジスタの活性層と同一パターンとして形
成されていることを特徴とする請求項１記載の液晶表示
装置。 - 【請求項４】前記非結晶半導体膜の光学濃度値ＯＤ3 が
２以上であり、この非結晶半導体膜が、少なくとも、前
記薄膜トランジスタ下側と、前記薄膜トランジスタ及び
前記マトリクス配線と前記表示電極との間に形成されて
おり、前記光学濃度値ＯＤ3は、 【数２】 として表わされることを特徴とする請求項１記載の液晶
表示装置。 - 【請求項５】前記薄膜トランジスタと前記マトリクス状
の配線としての走査線、信号線及び前記画素電極との間
の隙間に、青色カラーフィルターが形成されていること
を特徴とする請求項４記載の液晶表示装置。 - 【請求項６】前記画素電極が、マトリクス状に配線され
た前記信号線及び前記走査線とオーバーラップした状態
に形成されていることを特徴とする請求項１記載の液晶
表示装置。 - 【請求項７】絶縁基板上に非結晶半導体膜、絶縁膜、非
晶質シリコン膜を形成し、レーザー照射により、前記非
晶質シリコン膜のみを多結晶シリコン膜に変換し、前記
多結晶シリコン膜を薄膜トランジスタの活性層として用
いることを特徴とする液晶表示装置の製造方法。 - 【請求項８】透明絶縁基板上にマトリクス状に配置さ
れ、液晶を駆動する画素電極と、 前記画素電極に電圧を印加するために、前記画素電極毎
に対応して設けられる、活性層の上に形成される多結晶
シリコン薄膜トランジスタと、 前記活性層の下に絶縁膜を介して配置された非晶質シリ
コン膜と、 を備えることを特徴とする液晶表示装置。 - 【請求項９】前記非晶質シリコン膜が、前記画素電極に
対応する領域以外の領域の略全面に配置されている、請
求項８の液晶表示装置。 - 【請求項１０】前記絶縁膜が前記非晶質シリコン膜の上
の領域以外の部分にもまたがって形成されている、請求
項８の液晶表示装置。 - 【請求項１１】前記多結晶シリコン薄膜トランジスタの
上方に有機材料で形成される遮光膜を有する、請求項８
の液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416796A JPH09218425A (ja) | 1996-02-09 | 1996-02-09 | 液晶表示装置及びその製造方法 |
| TW086101245A TW515923B (en) | 1996-02-09 | 1997-02-03 | Liquid crystal display device |
| KR1019970004014A KR100249710B1 (ko) | 1996-02-09 | 1997-02-06 | 액정표시장치 |
| US08/796,522 US5844647A (en) | 1996-02-09 | 1997-02-07 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416796A JPH09218425A (ja) | 1996-02-09 | 1996-02-09 | 液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09218425A true JPH09218425A (ja) | 1997-08-19 |
Family
ID=12130799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2416796A Pending JPH09218425A (ja) | 1996-02-09 | 1996-02-09 | 液晶表示装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5844647A (ja) |
| JP (1) | JPH09218425A (ja) |
| KR (1) | KR100249710B1 (ja) |
| TW (1) | TW515923B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008139656A (ja) * | 2006-12-04 | 2008-06-19 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2013084977A (ja) * | 2012-12-19 | 2013-05-09 | Nlt Technologies Ltd | 薄膜トランジスタの製造方法 |
| US10271058B2 (en) | 2016-06-16 | 2019-04-23 | Panasonic Intellectual Property Management Co., Ltd. | Imaging apparatus and imaging system |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| JPH1054999A (ja) * | 1996-06-04 | 1998-02-24 | Canon Inc | 表示装置とその製造法 |
| KR100209281B1 (ko) * | 1996-10-16 | 1999-07-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| US6081308A (en) * | 1996-11-21 | 2000-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| KR100251091B1 (ko) * | 1996-11-29 | 2000-04-15 | 구본준 | 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치 |
| JP4246298B2 (ja) * | 1998-09-30 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶ディスプレイパネルの製造方法 |
| KR100583979B1 (ko) | 2000-02-11 | 2006-05-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| US7167226B2 (en) * | 2000-11-02 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular configuration of pixel electrodes |
| US6818529B2 (en) * | 2002-09-12 | 2004-11-16 | Applied Materials, Inc. | Apparatus and method for forming a silicon film across the surface of a glass substrate |
| TW544942B (en) * | 2002-09-30 | 2003-08-01 | Hannstar Display Corp | Thin film transistor array substrate |
| KR101056250B1 (ko) * | 2009-10-21 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| KR101049003B1 (ko) * | 2009-12-01 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| KR101101087B1 (ko) * | 2009-12-09 | 2011-12-30 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그의 제조 방법 |
| US9035364B2 (en) | 2012-04-13 | 2015-05-19 | Au Optronics Corporation | Active device and fabricating method thereof |
| KR102206412B1 (ko) | 2012-12-27 | 2021-01-22 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
| US9658501B2 (en) * | 2015-07-31 | 2017-05-23 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Fringe field switching array substrate and production method thereof and display apparatus |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567480A (en) * | 1979-06-29 | 1981-01-26 | Mitsubishi Electric Corp | Film transistor |
| JPH0212031A (ja) * | 1988-06-29 | 1990-01-17 | Seiko Epson Corp | 半導体センサユニットの構造 |
| FR2638880B1 (fr) * | 1988-11-08 | 1990-12-14 | France Etat | Procede de fabrication d'un ecran d'affichage a matrice de transistors pourvus d'un masque optique |
| JP3287834B2 (ja) * | 1989-11-16 | 2002-06-04 | ソニー株式会社 | 多結晶半導体薄膜の熱処理方法 |
| US5567967A (en) * | 1993-06-28 | 1996-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a crystallized island semiconductor layer |
| JPH07176748A (ja) * | 1993-12-17 | 1995-07-14 | Toshiba Corp | 液晶表示装置の製造方法 |
| JPH08271880A (ja) * | 1995-04-03 | 1996-10-18 | Toshiba Corp | 遮光膜，液晶表示装置および遮光膜形成用材料 |
-
1996
- 1996-02-09 JP JP2416796A patent/JPH09218425A/ja active Pending
-
1997
- 1997-02-03 TW TW086101245A patent/TW515923B/zh not_active IP Right Cessation
- 1997-02-06 KR KR1019970004014A patent/KR100249710B1/ko not_active IP Right Cessation
- 1997-02-07 US US08/796,522 patent/US5844647A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008139656A (ja) * | 2006-12-04 | 2008-06-19 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2013084977A (ja) * | 2012-12-19 | 2013-05-09 | Nlt Technologies Ltd | 薄膜トランジスタの製造方法 |
| US10271058B2 (en) | 2016-06-16 | 2019-04-23 | Panasonic Intellectual Property Management Co., Ltd. | Imaging apparatus and imaging system |
| US10531104B2 (en) | 2016-06-16 | 2020-01-07 | Panasonic Intellectual Property Management Co., Ltd. | Imaging apparatus and imaging system |
Also Published As
| Publication number | Publication date |
|---|---|
| US5844647A (en) | 1998-12-01 |
| TW515923B (en) | 2003-01-01 |
| KR100249710B1 (ko) | 2000-03-15 |
| KR970062785A (ko) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818550A (en) | Color display device | |
| US7615783B2 (en) | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same | |
| US8319715B2 (en) | Active matrix type liquid crystal display device | |
| JPH09218425A (ja) | 液晶表示装置及びその製造方法 | |
| JP3952389B2 (ja) | 液晶表示装置用アレー基板及びその製造方法 | |
| US6746905B1 (en) | Thin film transistor and manufacturing process therefor | |
| GB2329061A (en) | Liquid crystal display and method of manufacturing the same. | |
| US6559906B1 (en) | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions | |
| JPH05251705A (ja) | 薄膜トランジスタ | |
| JP2001166338A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2001119029A (ja) | 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置 | |
| US20030071930A1 (en) | Active matrix type display | |
| JPH1090655A (ja) | 表示装置 | |
| US5953085A (en) | Liquid crystal display device having a storage capacitor | |
| KR20010019665A (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| KR100343307B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR20040019593A (ko) | 액정표시장치의 제조방법 | |
| JPH05181159A (ja) | アクティブマトリックス型液晶表示素子 | |
| US6781646B2 (en) | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions | |
| TW200422748A (en) | Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus | |
| KR20000039652A (ko) | 반사형 액정 표시장치 및 그 제조방법 | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP3230942B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| KR20120053770A (ko) | 박막트랜지스터 어레이기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050117 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050325 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |