JPH1054999A - 表示装置とその製造法 - Google Patents
表示装置とその製造法Info
- Publication number
- JPH1054999A JPH1054999A JP13068397A JP13068397A JPH1054999A JP H1054999 A JPH1054999 A JP H1054999A JP 13068397 A JP13068397 A JP 13068397A JP 13068397 A JP13068397 A JP 13068397A JP H1054999 A JPH1054999 A JP H1054999A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- film
- substrate
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 230000003746 surface roughness Effects 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 60
- 239000010410 layer Substances 0.000 claims description 52
- 239000004973 liquid crystal related substance Substances 0.000 claims description 30
- 239000011159 matrix material Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 6
- 239000010453 quartz Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 142
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 11
- 239000001257 hydrogen Substances 0.000 abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 11
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 7
- 150000002431 hydrogen Chemical class 0.000 abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000007789 gas Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000519995 Stachys sylvatica Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 多結晶シリコンをスイッチング素子の半導体
層として用いた、アクティブマトリクス型の液晶表示装
置において、上記スイッチング素子のリーク電流を防止
し、駆動電流が大きく且つサブスレッシュホールド領域
の電流の立ち上がり特性の向上を図り、高画素、高精細
な画像表示を実現する。 【解決手段】 シリコン窒化膜１０２からなる絶縁層の
表面を酸化してシリコン酸化膜１１１からなる表面粗さ
が２ｎｍ以下の絶縁層を形成し、その上に多結晶シリコ
ン層を形成してＴＦＴを構成する。
層として用いた、アクティブマトリクス型の液晶表示装
置において、上記スイッチング素子のリーク電流を防止
し、駆動電流が大きく且つサブスレッシュホールド領域
の電流の立ち上がり特性の向上を図り、高画素、高精細
な画像表示を実現する。 【解決手段】 シリコン窒化膜１０２からなる絶縁層の
表面を酸化してシリコン酸化膜１１１からなる表面粗さ
が２ｎｍ以下の絶縁層を形成し、その上に多結晶シリコ
ン層を形成してＴＦＴを構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶を用いた表示
装置に関し、特に、薄膜スイッチング素子を有するアク
ティブマトリクス基板を用いた表示装置に関するもので
ある。
装置に関し、特に、薄膜スイッチング素子を有するアク
ティブマトリクス基板を用いた表示装置に関するもので
ある。
【０００２】
【従来の技術】近年、液晶を用いた表示装置について
は、より高精細な表示画像が求められてきている。中で
も、画素の駆動に薄膜スイッチング素子を用いるいわゆ
るアクティブマトリクス型の表示パネルは、他の方式の
液晶表示パネルに比べて多画素化、高階調化が比較的容
易に図られるため、急速に技術開発が進められつつあ
る。
は、より高精細な表示画像が求められてきている。中で
も、画素の駆動に薄膜スイッチング素子を用いるいわゆ
るアクティブマトリクス型の表示パネルは、他の方式の
液晶表示パネルに比べて多画素化、高階調化が比較的容
易に図られるため、急速に技術開発が進められつつあ
る。
【０００３】上記アクティブマトリクス型の表示パネル
に用いられる薄膜スイッチング素子については、一般的
に５インチ以上の大型パネルには主にアモルファスシリ
コン（ａ−Ｓｉ）、それ以下の小型パネルには主に多結
晶シリコン（ｐ−Ｓｉ）を用いた薄膜トランジスタ（Ｔ
ＦＴ）が用いられている。このうちｐ−Ｓｉ−ＴＦＴを
用いた液晶パネルの模式図を図１１に示す。マトリクス
状に配置されたｐ−Ｓｉ−ＴＦＴをスイッチング素子と
するパネル表示回路１１０５には垂直シフトレジスタ１
１０３及び水平シフトレジスタ１１０４が接続され、ビ
デオ信号回路１１０１より送られるＴＶ画像信号が垂直
シフトレジスタ１１０３及び水平シフトレジスタ１１０
４を介して表示回路１１０５中の画素に書き込まれる。
１１０２は二つのシフトレジスタ１１０３、１１０４の
タイミングをとるための同期回路である。最近はシフト
レジスタ１１０３、１１０４をｐ−Ｓｉ−ＴＦＴを用い
て形成し、これらを同じパネル内に集積化するようにな
ってきている。
に用いられる薄膜スイッチング素子については、一般的
に５インチ以上の大型パネルには主にアモルファスシリ
コン（ａ−Ｓｉ）、それ以下の小型パネルには主に多結
晶シリコン（ｐ−Ｓｉ）を用いた薄膜トランジスタ（Ｔ
ＦＴ）が用いられている。このうちｐ−Ｓｉ−ＴＦＴを
用いた液晶パネルの模式図を図１１に示す。マトリクス
状に配置されたｐ−Ｓｉ−ＴＦＴをスイッチング素子と
するパネル表示回路１１０５には垂直シフトレジスタ１
１０３及び水平シフトレジスタ１１０４が接続され、ビ
デオ信号回路１１０１より送られるＴＶ画像信号が垂直
シフトレジスタ１１０３及び水平シフトレジスタ１１０
４を介して表示回路１１０５中の画素に書き込まれる。
１１０２は二つのシフトレジスタ１１０３、１１０４の
タイミングをとるための同期回路である。最近はシフト
レジスタ１１０３、１１０４をｐ−Ｓｉ−ＴＦＴを用い
て形成し、これらを同じパネル内に集積化するようにな
ってきている。
【０００４】ｐ−Ｓｉ−ＴＦＴの一例の断面図を図１０
に示す。石英又はガラス基板１００１上の薄膜ｐ−Ｓｉ
中に、例えばｎ+ 型拡散層１００３及びｎ- 型拡散層１
００７よりなるソース、ドレイン領域があり、ゲート絶
縁膜１００５を介してｐ−Ｓｉよりなるゲート電極１０
０６に電圧を印加することによりオン・オフの制御がな
される。ｎ- 型拡散層１００７は特にドレイン近傍での
ゲート電極直下の電界を緩和する目的で形成されてい
る。１００８は、例えばアルミニウムからなるソース・
ドレイン電極、１０１０は、例えば酸化シリコン膜より
なる層間絶縁膜、１００９は、例えば窒化シリコン膜よ
りなる表面保護膜である。
に示す。石英又はガラス基板１００１上の薄膜ｐ−Ｓｉ
中に、例えばｎ+ 型拡散層１００３及びｎ- 型拡散層１
００７よりなるソース、ドレイン領域があり、ゲート絶
縁膜１００５を介してｐ−Ｓｉよりなるゲート電極１０
０６に電圧を印加することによりオン・オフの制御がな
される。ｎ- 型拡散層１００７は特にドレイン近傍での
ゲート電極直下の電界を緩和する目的で形成されてい
る。１００８は、例えばアルミニウムからなるソース・
ドレイン電極、１０１０は、例えば酸化シリコン膜より
なる層間絶縁膜、１００９は、例えば窒化シリコン膜よ
りなる表面保護膜である。
【０００５】上記ｎ- 型拡散層１００７を設けることに
よりドレイン近傍でのゲート直下の電界が緩和され、Ｔ
ＦＴの重要な特性であるオフ動作を行なう際に発生する
ドレイン・ソース間のリーク電流が低減される。また、
ゲート絶縁膜１００５を厚くすることにより、該リーク
電流が低減されると同時にゲート絶縁膜の耐圧を向上せ
しめる方法もある。
よりドレイン近傍でのゲート直下の電界が緩和され、Ｔ
ＦＴの重要な特性であるオフ動作を行なう際に発生する
ドレイン・ソース間のリーク電流が低減される。また、
ゲート絶縁膜１００５を厚くすることにより、該リーク
電流が低減されると同時にゲート絶縁膜の耐圧を向上せ
しめる方法もある。
【０００６】また、逆スタガ型のＴＦＴでは、ａ−Ｓｉ
層（チャネル領域）とゲート絶縁膜との界面の表面粗さ
を、陽極酸化法を用いて小さくすることによって移動度
を高め、トランジスタの特性や信頼性の向上を図ること
が試みられている（特開平８−３２０８３号公報）。一
般に、ＴＦＴに限らず、バルク−Ｓｉにおいても、チャ
ネル領域とゲート絶縁膜との界面をスムーズにすること
は、ＭＯＳトランジスタの特性を改善することにおいて
極めて基本的なことであることが広く知られている。
層（チャネル領域）とゲート絶縁膜との界面の表面粗さ
を、陽極酸化法を用いて小さくすることによって移動度
を高め、トランジスタの特性や信頼性の向上を図ること
が試みられている（特開平８−３２０８３号公報）。一
般に、ＴＦＴに限らず、バルク−Ｓｉにおいても、チャ
ネル領域とゲート絶縁膜との界面をスムーズにすること
は、ＭＯＳトランジスタの特性を改善することにおいて
極めて基本的なことであることが広く知られている。
【０００７】図１１に示した液晶パネルの表示部におけ
る等価回路を図１２に示す。複数の信号線１２０１ａ〜
１２０１ｄと複数の走査線１２０２ａ〜１２０２ｄの交
点に対応して画素電極１２０６が配され、該画素電極１
２０６にはＴＦＴ１２０３のドレインが接続され、ゲー
トには走査線１２０２ａ〜１２０２ｄがそれぞれ接続さ
れている。画素電極１２０６には信号線１２０１ａ〜１
２０１ｄからのビデオ信号が書き込まれる。ＴＦＴ１２
０３のドレインは、書き込んだ電荷を充分長い間保持す
るための保持容量１２０４にも接続され、容量の電極の
もう一端１２０５は全画素、又は１行方向ずつの画素に
ついて共通の電位に接続される。
る等価回路を図１２に示す。複数の信号線１２０１ａ〜
１２０１ｄと複数の走査線１２０２ａ〜１２０２ｄの交
点に対応して画素電極１２０６が配され、該画素電極１
２０６にはＴＦＴ１２０３のドレインが接続され、ゲー
トには走査線１２０２ａ〜１２０２ｄがそれぞれ接続さ
れている。画素電極１２０６には信号線１２０１ａ〜１
２０１ｄからのビデオ信号が書き込まれる。ＴＦＴ１２
０３のドレインは、書き込んだ電荷を充分長い間保持す
るための保持容量１２０４にも接続され、容量の電極の
もう一端１２０５は全画素、又は１行方向ずつの画素に
ついて共通の電位に接続される。
【０００８】
【発明が解決しようとする課題】しかしながら、ｐ−Ｓ
ｉ−ＴＦＴをスイッチング素子として用いた従来のアク
ティブマトリクス型の表示装置においては、下記に述べ
る技術的課題があった。
ｉ−ＴＦＴをスイッチング素子として用いた従来のアク
ティブマトリクス型の表示装置においては、下記に述べ
る技術的課題があった。
【０００９】即ち、ドレイン・ソース間のリーク電流を
充分低減するためには、電界緩和層であるｎ- 型拡散層
１００７を長く設ける必要があるが、これによりＴＦＴ
の駆動電流が低下してしまう。また、素子のサイズが大
きくなり高精細、高密度化が困難になる。また、ゲート
絶縁膜を厚くした場合には、ＴＦＴのサブスレッシュホ
ールド領域の電流の立ち上がり特性が不十分になってし
まう。
充分低減するためには、電界緩和層であるｎ- 型拡散層
１００７を長く設ける必要があるが、これによりＴＦＴ
の駆動電流が低下してしまう。また、素子のサイズが大
きくなり高精細、高密度化が困難になる。また、ゲート
絶縁膜を厚くした場合には、ＴＦＴのサブスレッシュホ
ールド領域の電流の立ち上がり特性が不十分になってし
まう。
【００１０】本発明の目的は、上記課題を解決し、ドレ
イン・ソース間のリーク電流が防止され、駆動電流が大
きく且つサブスレッシュホールド領域の電流の立ち上が
り特性の良好なｐ−Ｓｉ−ＴＦＴを用いて、高画素、高
精細な画像表示を行なう表示装置を提供することにあ
る。
イン・ソース間のリーク電流が防止され、駆動電流が大
きく且つサブスレッシュホールド領域の電流の立ち上が
り特性の良好なｐ−Ｓｉ−ＴＦＴを用いて、高画素、高
精細な画像表示を行なう表示装置を提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明は、複数の信号線
と該信号線に直交する複数の走査線の各交点に薄膜トラ
ンジスタを介して画素電極を設けたアクティブマトリク
ス基板と、該基板に対向配置する対向電極を有した対向
基板との間に液晶を挟持してなる表示装置であって、上
記アクティブマトリクス基板において、上記薄膜トラン
ジスタが、表面粗さが２ｎｍ以下である絶縁層上に設け
た多結晶シリコン層を半導体層として有し、前記半導体
層上にゲート電極を有することを特徴とする表示装置で
ある。
と該信号線に直交する複数の走査線の各交点に薄膜トラ
ンジスタを介して画素電極を設けたアクティブマトリク
ス基板と、該基板に対向配置する対向電極を有した対向
基板との間に液晶を挟持してなる表示装置であって、上
記アクティブマトリクス基板において、上記薄膜トラン
ジスタが、表面粗さが２ｎｍ以下である絶縁層上に設け
た多結晶シリコン層を半導体層として有し、前記半導体
層上にゲート電極を有することを特徴とする表示装置で
ある。
【００１２】本発明の表示装置では、ＴＦＴの半導体層
であるｐ−Ｓｉが表面粗さ２ｎｍの平滑な絶縁層上に形
成されている。このため、チャネル領域とゲート絶縁膜
との界面を良好にすることのみではなく、ＴＦＴ特有の
チャネル領域のうちゲート絶縁膜と接しない界面の表面
性を向上させることにより、より高いトランジスタの特
性、信頼性の向上を図ることができる。具体的には、ソ
ース・ドレイン間或いはゲートとソース・ドレイン間の
微少な領域内での電界集中を緩和させることが可能とな
り、これにより、トランジスタの重要な特性であるソー
ス・ドレイン間のリーク電流、及びゲートとソース・ド
レイン間のリーク電流を低減することができる。
であるｐ−Ｓｉが表面粗さ２ｎｍの平滑な絶縁層上に形
成されている。このため、チャネル領域とゲート絶縁膜
との界面を良好にすることのみではなく、ＴＦＴ特有の
チャネル領域のうちゲート絶縁膜と接しない界面の表面
性を向上させることにより、より高いトランジスタの特
性、信頼性の向上を図ることができる。具体的には、ソ
ース・ドレイン間或いはゲートとソース・ドレイン間の
微少な領域内での電界集中を緩和させることが可能とな
り、これにより、トランジスタの重要な特性であるソー
ス・ドレイン間のリーク電流、及びゲートとソース・ド
レイン間のリーク電流を低減することができる。
【００１３】本発明の表示装置においては、上記絶縁層
として、窒化シリコンや酸化シリコンが好適に用いら
れ、特に、窒化シリコン層上に酸化シリコン層を設けた
２層構造が好ましい。ＴＦＴのｐ−Ｓｉ直下に窒化シリ
コンを設けた場合には、ＴＦＴに水素を供給することが
でき、また酸化シリコンを設けた場合には、ＴＦＴの水
素が拡散するのが抑制されると同時に、表面電位の少な
い膜が接することになり、いずれの場合もＴＦＴの特性
を向上させることができる。
として、窒化シリコンや酸化シリコンが好適に用いら
れ、特に、窒化シリコン層上に酸化シリコン層を設けた
２層構造が好ましい。ＴＦＴのｐ−Ｓｉ直下に窒化シリ
コンを設けた場合には、ＴＦＴに水素を供給することが
でき、また酸化シリコンを設けた場合には、ＴＦＴの水
素が拡散するのが抑制されると同時に、表面電位の少な
い膜が接することになり、いずれの場合もＴＦＴの特性
を向上させることができる。
【００１４】本発明の表示装置において、アクティブマ
トリクス基板としては好ましくは単結晶シリコン基板が
用いられ、該基板の一部を除去することにより、透明化
して透過型の表示装置が構成される。この場合、単結晶
シリコンを用いた素子で周辺駆動回路を構成して高速駆
動を行なうことができ、パネルの高精細化が図られる。
トリクス基板としては好ましくは単結晶シリコン基板が
用いられ、該基板の一部を除去することにより、透明化
して透過型の表示装置が構成される。この場合、単結晶
シリコンを用いた素子で周辺駆動回路を構成して高速駆
動を行なうことができ、パネルの高精細化が図られる。
【００１５】本発明の表示装置は、透過型或いは反射
型、更には投射型のいずれにも構成することができ、ま
た、眼鏡型表示装置とすることもできる。
型、更には投射型のいずれにも構成することができ、ま
た、眼鏡型表示装置とすることもできる。
【００１６】本発明は、さらに、上記表示装置の製造法
を提供するものであり、アクティブマトリクス基板の作
製工程において、窒化シリコン層を形成した後該窒化シ
リコン層表面を熱酸化して酸化シリコン層を形成してな
る絶縁層上に多結晶シリコン層を設け、該多結晶シリコ
ン層を半導体層として前記薄膜トランジスタを構成する
工程を有することを特徴とする。
を提供するものであり、アクティブマトリクス基板の作
製工程において、窒化シリコン層を形成した後該窒化シ
リコン層表面を熱酸化して酸化シリコン層を形成してな
る絶縁層上に多結晶シリコン層を設け、該多結晶シリコ
ン層を半導体層として前記薄膜トランジスタを構成する
工程を有することを特徴とする。
【００１７】本発明において上記窒化シリコン層は、減
圧ＣＶＤ法或いはプラズマＣＶＤ法により好ましく形成
することができる。
圧ＣＶＤ法或いはプラズマＣＶＤ法により好ましく形成
することができる。
【００１８】
【発明の実施の形態】以下に本発明の実施形態例を挙げ
て本発明を詳細に説明するが、本発明はこれら実施形態
に限定されるものではない。
て本発明を詳細に説明するが、本発明はこれら実施形態
に限定されるものではない。
【００１９】［実施形態１］図１に本発明の表示装置に
適用可能なｎ+ 型ｐ−Ｓｉ−ＴＦＴの模式的断面図を示
す。図１において、半導体又は石英基板１０１上に絶縁
膜１０２が配されており、その上にＴＦＴのチャネル、
ソース・ドレインが形成されている。１０３は高濃度ソ
ース・ドレイン、１０７は電界を緩和するための低濃度
ソース・ドレインである。１０５は例えばシリコン酸化
膜などで構成されるゲート絶縁膜、１０６は例えばｎ型
にドープされたｐ−Ｓｉであり、二つの同電位のゲート
電極１０６がソース・ドレイン間に直列に存在するいわ
ゆる「デュアルゲートＴＦＴ」を構成している。
適用可能なｎ+ 型ｐ−Ｓｉ−ＴＦＴの模式的断面図を示
す。図１において、半導体又は石英基板１０１上に絶縁
膜１０２が配されており、その上にＴＦＴのチャネル、
ソース・ドレインが形成されている。１０３は高濃度ソ
ース・ドレイン、１０７は電界を緩和するための低濃度
ソース・ドレインである。１０５は例えばシリコン酸化
膜などで構成されるゲート絶縁膜、１０６は例えばｎ型
にドープされたｐ−Ｓｉであり、二つの同電位のゲート
電極１０６がソース・ドレイン間に直列に存在するいわ
ゆる「デュアルゲートＴＦＴ」を構成している。
【００２０】１１０は例えばＰＳＧ（Ｐｈｏｓｐｈｏ−
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などで構成される層間
絶縁膜、１０８は例えばアルミニウムなどで構成される
ソース・ドレイン電極である。
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などで構成される層間
絶縁膜、１０８は例えばアルミニウムなどで構成される
ソース・ドレイン電極である。
【００２１】１０９はＴＦＴの水素化のための水素供給
源であり、例えば窒化シリコン膜が用いられる。窒化シ
リコン膜１０９は本例では表面保護膜も兼ねており、外
部からの水分、不純物などの侵入を防ぎ、ＴＦＴの信頼
性を確保している。水素供給源としての窒化シリコン膜
１０９は、減圧した２００〜４００℃の温度で励起した
シランガスとアンモニアガス、又はシランガスとＮ2 Ｏ
（笑気ガス）の混合ガスをプラズマ中で分解、堆積させ
て形成できる。また、層間絶縁膜１１０は水素の拡散速
度が速い膜になっていることが重要である。水素化は窒
化シリコン膜１０９の堆積時にある程度進行するが、充
分な効果を得るためには、堆積後に３５０〜５００℃の
温度で、水素ガス、または水素ガスと窒素などの不活性
ガスとの混合ガス中で、１０〜１２０分間、熱処理を行
なうと良い。この時の処理温度の上限はアルミニウム電
極の融点又は水素の脱離反応で決まる。アルミニウムを
用いた場合、５００℃以上の熱処理は望ましくない。ま
た、水素化の効果も５００℃以上ではかえって減少す
る。これは一旦ｐ−Ｓｉの粒界に取り込まれた水素が再
び脱離するためである。
源であり、例えば窒化シリコン膜が用いられる。窒化シ
リコン膜１０９は本例では表面保護膜も兼ねており、外
部からの水分、不純物などの侵入を防ぎ、ＴＦＴの信頼
性を確保している。水素供給源としての窒化シリコン膜
１０９は、減圧した２００〜４００℃の温度で励起した
シランガスとアンモニアガス、又はシランガスとＮ2 Ｏ
（笑気ガス）の混合ガスをプラズマ中で分解、堆積させ
て形成できる。また、層間絶縁膜１１０は水素の拡散速
度が速い膜になっていることが重要である。水素化は窒
化シリコン膜１０９の堆積時にある程度進行するが、充
分な効果を得るためには、堆積後に３５０〜５００℃の
温度で、水素ガス、または水素ガスと窒素などの不活性
ガスとの混合ガス中で、１０〜１２０分間、熱処理を行
なうと良い。この時の処理温度の上限はアルミニウム電
極の融点又は水素の脱離反応で決まる。アルミニウムを
用いた場合、５００℃以上の熱処理は望ましくない。ま
た、水素化の効果も５００℃以上ではかえって減少す
る。これは一旦ｐ−Ｓｉの粒界に取り込まれた水素が再
び脱離するためである。
【００２２】本発明において最も特徴的な構成は、絶縁
膜１０２にある。絶縁膜１０２には、その表面の微少な
凹凸が極めて小さいことが必要とされる。この表面の凹
凸は、ｎ+ 型ｐ−Ｓｉ−ＴＦＴの重要な特性である、オ
フ動作を行なう時のリーク電流値（Ｉｄleak）、及びゲ
ート電極１０６とソース・ドレイン１０３間のリーク電
流値（Ｉｇleak）に大きな影響を与える。即ち、表面の
凹凸が小さい程、Ｉｄleak、Ｉｇleakの値は小さくな
り、ｎ+ 型ｐ−Ｓｉ−ＴＦＴの特性は向上する。
膜１０２にある。絶縁膜１０２には、その表面の微少な
凹凸が極めて小さいことが必要とされる。この表面の凹
凸は、ｎ+ 型ｐ−Ｓｉ−ＴＦＴの重要な特性である、オ
フ動作を行なう時のリーク電流値（Ｉｄleak）、及びゲ
ート電極１０６とソース・ドレイン１０３間のリーク電
流値（Ｉｇleak）に大きな影響を与える。即ち、表面の
凹凸が小さい程、Ｉｄleak、Ｉｇleakの値は小さくな
り、ｎ+ 型ｐ−Ｓｉ−ＴＦＴの特性は向上する。
【００２３】図９はゲート及びソース・ドレイン間のリ
ーク電流値の表面粗さの依存性を示したものである。表
面粗さが２ｎｍ以下の領域ではリーク電流値が低く、さ
らに０．５ｎｍ以下ではさらに良い特性が得られている
のがわかる。
ーク電流値の表面粗さの依存性を示したものである。表
面粗さが２ｎｍ以下の領域ではリーク電流値が低く、さ
らに０．５ｎｍ以下ではさらに良い特性が得られている
のがわかる。
【００２４】図２に示したＴＦＴの製造方法は以下の通
りである。
りである。
【００２５】１０１が半導体基板であるならば、熱的に
酸化を行なってシリコン酸化膜を形成し、絶縁膜１０２
とする。但し、その表面粗さＲa が２ｎｍ以下であるよ
うに形成する。表面性が良好なシリコン酸化膜を得るた
めには、例えば半導体基板１０１を熱酸化する前に、そ
の表面を高温（９００℃〜）でＨ2 処理する方法、或い
は、エピタキシャル膜を堆積する方法、熱酸化する前に
表面荒れを生じない洗浄（低濃度のＮＨ4 ＯＨ／Ｈ2 Ｏ
2 洗浄）を行なう方法等がある。
酸化を行なってシリコン酸化膜を形成し、絶縁膜１０２
とする。但し、その表面粗さＲa が２ｎｍ以下であるよ
うに形成する。表面性が良好なシリコン酸化膜を得るた
めには、例えば半導体基板１０１を熱酸化する前に、そ
の表面を高温（９００℃〜）でＨ2 処理する方法、或い
は、エピタキシャル膜を堆積する方法、熱酸化する前に
表面荒れを生じない洗浄（低濃度のＮＨ4 ＯＨ／Ｈ2 Ｏ
2 洗浄）を行なう方法等がある。
【００２６】また、絶縁膜１０２は、ａ−Ｓｉ（アモル
ファスシリコン）を堆積後に熱酸化を行なったシリコン
酸化膜、或いは減圧下でＣＶＤ法により堆積したＮｏｎ
−ｄｏｐｅのシリカガラスでも良い。表面粗さの調整
は、所望の絶縁膜を堆積後、表面を研磨することにより
行なっても良い。
ファスシリコン）を堆積後に熱酸化を行なったシリコン
酸化膜、或いは減圧下でＣＶＤ法により堆積したＮｏｎ
−ｄｏｐｅのシリカガラスでも良い。表面粗さの調整
は、所望の絶縁膜を堆積後、表面を研磨することにより
行なっても良い。
【００２７】次に、０．１〜１．０Ｔｏｒｒの圧力下、
６００〜７００℃で、窒素で希釈したシランガスを熱分
解し、ａ−Ｓｉ膜を５０〜４００ｎｍの厚みで堆積した
後、パターニングし、ソース・ドレイン１０３の領域と
なる部分を形成する。これはソース・ドレイン領域の寄
生抵抗の低減と、ソース・ドレインコンタクトホールエ
ッチング時のオーバーエッチングによる２層目のａ−Ｓ
ｉ膜の消失を防止するために有効な構成であるが、必ず
しも必要ではない。
６００〜７００℃で、窒素で希釈したシランガスを熱分
解し、ａ−Ｓｉ膜を５０〜４００ｎｍの厚みで堆積した
後、パターニングし、ソース・ドレイン１０３の領域と
なる部分を形成する。これはソース・ドレイン領域の寄
生抵抗の低減と、ソース・ドレインコンタクトホールエ
ッチング時のオーバーエッチングによる２層目のａ−Ｓ
ｉ膜の消失を防止するために有効な構成であるが、必ず
しも必要ではない。
【００２８】次に、表面の自然酸化膜を除去し、減圧Ｃ
ＶＤ法を用いて２層目のａ−Ｓｉ膜１０４を５０〜２０
００ｎｍの厚みで堆積させる。ａ−Ｓｉの厚さは薄いほ
どＴＦＴのリーク電流が抑制され、望ましい。例えば、
次工程で１１５０℃で熱酸化膜を８０ｎｍの厚みで形成
すること、及びプロセスのばらつきを考慮して、８０ｎ
ｍ厚のａ−Ｓｉ層を堆積する。
ＶＤ法を用いて２層目のａ−Ｓｉ膜１０４を５０〜２０
００ｎｍの厚みで堆積させる。ａ−Ｓｉの厚さは薄いほ
どＴＦＴのリーク電流が抑制され、望ましい。例えば、
次工程で１１５０℃で熱酸化膜を８０ｎｍの厚みで形成
すること、及びプロセスのばらつきを考慮して、８０ｎ
ｍ厚のａ−Ｓｉ層を堆積する。
【００２９】ゲート絶縁膜１０５の形成法としては、単
に酸化膜を形成する方法の他に、一旦酸化膜を形成した
後窒化酸化を連続して行なうＯＮＯ（Ｏｘｉｄｉｚｅｄ
−Ｎｉｔｒｉｄｅｄ Ｏｘｉｄｅ）膜を使用する方法な
どがある。
に酸化膜を形成する方法の他に、一旦酸化膜を形成した
後窒化酸化を連続して行なうＯＮＯ（Ｏｘｉｄｉｚｅｄ
−Ｎｉｔｒｉｄｅｄ Ｏｘｉｄｅ）膜を使用する方法な
どがある。
【００３０】ゲート絶縁膜１０５を形成した後、ゲート
電極となるａ−Ｓｉを１００〜５００ｎｍの厚みで堆積
させ、高濃度にドーピングした後、パターニングを行な
い、ゲート電極１０６を形成する。ゲート電極のドーピ
ングとしては気相中でのリンイオンのドーピングや、砒
素やリンのイオン注入、イオンドーピングが挙げられ、
周知の技術を適宜用いることができる。
電極となるａ−Ｓｉを１００〜５００ｎｍの厚みで堆積
させ、高濃度にドーピングした後、パターニングを行な
い、ゲート電極１０６を形成する。ゲート電極のドーピ
ングとしては気相中でのリンイオンのドーピングや、砒
素やリンのイオン注入、イオンドーピングが挙げられ、
周知の技術を適宜用いることができる。
【００３１】次いで、シランガス、酸素ガス、ＰＨ3
（ホスフィン）を原料ガスに用いてＣＶＤ法によりＰＳ
Ｇの層間絶縁膜１１０を６００ｎｍの厚みで堆積させ
る。層間絶縁膜としては、ＰＳＧの他、ＮＳＧ（Ｎｏｎ
−Ｄｏｐｅｄ ＳｉｌｉｃａｔｅＧｌａｓｓ）、ＢＰＳ
Ｇ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ Ｇｌａｓｓ）などの
膜を用いることができる。
（ホスフィン）を原料ガスに用いてＣＶＤ法によりＰＳ
Ｇの層間絶縁膜１１０を６００ｎｍの厚みで堆積させ
る。層間絶縁膜としては、ＰＳＧの他、ＮＳＧ（Ｎｏｎ
−Ｄｏｐｅｄ ＳｉｌｉｃａｔｅＧｌａｓｓ）、ＢＰＳ
Ｇ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ Ｇｌａｓｓ）などの
膜を用いることができる。
【００３２】上記層間絶縁膜１１０にコンタクトホール
を開口し、シリコンが０．５〜２．０％ドープされたア
ルミニウムをマグネトロンスパッタ法により６００ｎｍ
の厚みで堆積させる。電極材料としては、通常の半導
体、ＴＦＴプロセスで使用される材料、例えば他のアル
ミニウム合金、Ｗ、Ｔａ、Ｔｉ、Ｃｕ、Ｃｒ、Ｍｏまた
はこれらのシリサイド等を使用できる。該電極材料をパ
ターニングしてソース・ドレイン電極１０８を形成した
後、２００〜４００℃でシランガスとＮ2 Ｏガスの混合
ガスをプラズマ中で分解し、６００ｎｍの窒化シリコン
膜を堆積させる。その後、水素ガス中、４５０℃で３０
分間熱処理する。
を開口し、シリコンが０．５〜２．０％ドープされたア
ルミニウムをマグネトロンスパッタ法により６００ｎｍ
の厚みで堆積させる。電極材料としては、通常の半導
体、ＴＦＴプロセスで使用される材料、例えば他のアル
ミニウム合金、Ｗ、Ｔａ、Ｔｉ、Ｃｕ、Ｃｒ、Ｍｏまた
はこれらのシリサイド等を使用できる。該電極材料をパ
ターニングしてソース・ドレイン電極１０８を形成した
後、２００〜４００℃でシランガスとＮ2 Ｏガスの混合
ガスをプラズマ中で分解し、６００ｎｍの窒化シリコン
膜を堆積させる。その後、水素ガス中、４５０℃で３０
分間熱処理する。
【００３３】上記ａ−Ｓｉをスイッチング素子として用
い、シフトレジスタを含む信号線駆動回路及び走査線駆
動回路を単結晶シリコンに集積して構成したアクティブ
マトリクス基板の断面図を図２に示す。本実施形態にお
いて、周辺駆動回路はＣＭＯＳ構成であるが、これに限
られるものではない。
い、シフトレジスタを含む信号線駆動回路及び走査線駆
動回路を単結晶シリコンに集積して構成したアクティブ
マトリクス基板の断面図を図２に示す。本実施形態にお
いて、周辺駆動回路はＣＭＯＳ構成であるが、これに限
られるものではない。
【００３４】図２において、２０１はシリコン基板、２
０２は素子分離のための厚いシリコン酸化膜、２０３ａ
はＮＭＯＳトランジスタの低濃度ソース・ドレインであ
り、２０３ｂはＮＭＯＳトランジスタの高濃度ソース・
ドレインである。２０４はＮＭＯＳトランジスタのｐ型
ウエル、２０５はゲート絶縁膜、２０６はａ−Ｓｉゲー
ト電極であり、２０８ａ、２０８ｂはソース・ドレイン
電極である。２１０ａはＰＭＯＳトランジスタの低濃度
ソース・ドレイン、２１０ｂはＰＭＯＳトランジスタの
高濃度ソース・ドレインであり、２１１は画素電極であ
る。
０２は素子分離のための厚いシリコン酸化膜、２０３ａ
はＮＭＯＳトランジスタの低濃度ソース・ドレインであ
り、２０３ｂはＮＭＯＳトランジスタの高濃度ソース・
ドレインである。２０４はＮＭＯＳトランジスタのｐ型
ウエル、２０５はゲート絶縁膜、２０６はａ−Ｓｉゲー
ト電極であり、２０８ａ、２０８ｂはソース・ドレイン
電極である。２１０ａはＰＭＯＳトランジスタの低濃度
ソース・ドレイン、２１０ｂはＰＭＯＳトランジスタの
高濃度ソース・ドレインであり、２１１は画素電極であ
る。
【００３５】図２のアクティブマトリクス基板を液晶表
示装置として実装したものの断面図を図３に示す。図２
のアクティブマトリクス基板は対向基板３０６と平行に
設置され、両者の間には液晶３０８が封入されている。
液晶の光学特性を考慮して設計される液晶３０８の厚み
を維持するためにスペーサ３０４が置かれている。
示装置として実装したものの断面図を図３に示す。図２
のアクティブマトリクス基板は対向基板３０６と平行に
設置され、両者の間には液晶３０８が封入されている。
液晶の光学特性を考慮して設計される液晶３０８の厚み
を維持するためにスペーサ３０４が置かれている。
【００３６】画素電極２１１に対向する位置には全部の
画素に共通或いは多数の画素に共通な透明共通電極３０
７が配置され、液晶３０８に電圧を印加する。また、３
０１は周辺駆動回路、３０２は表示部であり、３０３は
層間膜、３０５は偏光板、３０９はｐ−Ｓｉ−ＴＦＴで
ある。
画素に共通或いは多数の画素に共通な透明共通電極３０
７が配置され、液晶３０８に電圧を印加する。また、３
０１は周辺駆動回路、３０２は表示部であり、３０３は
層間膜、３０５は偏光板、３０９はｐ−Ｓｉ−ＴＦＴで
ある。
【００３７】画素電極２１１は、対向基板３０６側から
入射した光を反射して表示する、所謂反射型の液晶表示
装置に用いられる場合には、Ａｌ等の金属膜から形成さ
れることが望ましい。また、表示部３０２のシリコン基
板２０１を、シリコン酸化膜２０２の直下まで除去し、
表示部３０２において光が透過できるようにした、所謂
透過型の液晶表示装置に用いる場合には、画素電極２１
１はＩＴＯ膜等の透明な薄膜から形成される。
入射した光を反射して表示する、所謂反射型の液晶表示
装置に用いられる場合には、Ａｌ等の金属膜から形成さ
れることが望ましい。また、表示部３０２のシリコン基
板２０１を、シリコン酸化膜２０２の直下まで除去し、
表示部３０２において光が透過できるようにした、所謂
透過型の液晶表示装置に用いる場合には、画素電極２１
１はＩＴＯ膜等の透明な薄膜から形成される。
【００３８】液晶３０８としては、主にＴＮ（Ｔｗｉｓ
ｔ−Ｎｅｍａｔｉｃ）型の液晶が有効であるが、構造上
はＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔ−Ｎｅｍａｔｉｃ）
型やＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ：強誘電性液晶）、ＰＤＬＣ（Ｐｏ
ｌｙｍｅｒ−Ｄｉｆｆｕｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙ
ｓｔａｌ：高分子分散型液晶）を用いることができる。
ＴＮ、ＳＴＮ、ＦＬＣを用いる場合には偏光板を設ける
必要がある。
ｔ−Ｎｅｍａｔｉｃ）型の液晶が有効であるが、構造上
はＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔ−Ｎｅｍａｔｉｃ）
型やＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ：強誘電性液晶）、ＰＤＬＣ（Ｐｏ
ｌｙｍｅｒ−Ｄｉｆｆｕｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙ
ｓｔａｌ：高分子分散型液晶）を用いることができる。
ＴＮ、ＳＴＮ、ＦＬＣを用いる場合には偏光板を設ける
必要がある。
【００３９】本実施形態では液晶としてＴＮ型液晶を用
い、偏光ビームスプリッターを用いて集光して画像表示
を行なう。
い、偏光ビームスプリッターを用いて集光して画像表示
を行なう。
【００４０】本実施形態では、画素スイッチのＴＦＴの
リーク電流が防止され、従来に比べて特性が向上してい
ることにより高階調、高コントラストな画像が得られる
上、周辺駆動回路を単結晶シリコンＴＦＴにより構成し
ているため、高速駆動が可能で、より高精細な画像表示
が可能となる。
リーク電流が防止され、従来に比べて特性が向上してい
ることにより高階調、高コントラストな画像が得られる
上、周辺駆動回路を単結晶シリコンＴＦＴにより構成し
ているため、高速駆動が可能で、より高精細な画像表示
が可能となる。
【００４１】また、図３に示した表示装置から偏光板３
０５を除き、液晶としてＰＤＬＣを用い、シュリーレン
光学系を用いて高階調、高コントラストな画像表示を行
なうことができる。
０５を除き、液晶としてＰＤＬＣを用い、シュリーレン
光学系を用いて高階調、高コントラストな画像表示を行
なうことができる。
【００４２】さらに、本実施形態の表示装置を拡大光学
系を用いて、投射型の液晶表示装置に応用することも可
能であり、当該応用例においても優れた画像が得られ
る。
系を用いて、投射型の液晶表示装置に応用することも可
能であり、当該応用例においても優れた画像が得られ
る。
【００４３】また、本実施形態の表示装置を眼鏡に組み
込んだ形態も可能であり、左右のパネルに同じ画像を表
示する他、立体画像表示も可能である。
込んだ形態も可能であり、左右のパネルに同じ画像を表
示する他、立体画像表示も可能である。
【００４４】［実施形態２］次に本発明第２の実施形態
として、本発明の表示装置に用いるＴＦＴの模式的断面
図を図４に示す。本実施形態と実施形態１との違いは、
絶縁膜１０２上にもう１層の絶縁層１１１が形成された
２層構造となっていることにある。ここで、絶縁膜１０
２はシリコン窒化膜であり、その表面を酸化することに
よりシリコン酸化膜を形成し、第２の絶縁膜１１１を形
成する。この第２の絶縁膜１１１の表面は粗さＲa が２
ｎｍ以下でなければならない。
として、本発明の表示装置に用いるＴＦＴの模式的断面
図を図４に示す。本実施形態と実施形態１との違いは、
絶縁膜１０２上にもう１層の絶縁層１１１が形成された
２層構造となっていることにある。ここで、絶縁膜１０
２はシリコン窒化膜であり、その表面を酸化することに
よりシリコン酸化膜を形成し、第２の絶縁膜１１１を形
成する。この第２の絶縁膜１１１の表面は粗さＲa が２
ｎｍ以下でなければならない。
【００４５】本実施形態の如く、ｐ−Ｓｉ−ＴＦＴ直下
の絶縁膜として、窒化シリコン膜の上にシリコン酸化膜
を形成して用いることにより、次のような効果が得られ
る。
の絶縁膜として、窒化シリコン膜の上にシリコン酸化膜
を形成して用いることにより、次のような効果が得られ
る。
【００４６】（１）水素供給源としての窒化シリコン膜
１０９から拡散した水素をシリコン窒化膜１０２でせき
止め、ＴＦＴの水素化を促進できる。
１０９から拡散した水素をシリコン窒化膜１０２でせき
止め、ＴＦＴの水素化を促進できる。
【００４７】（２）表面性の良好なシリコン酸化膜をＴ
ＦＴの直下に形成することにより、シリコン窒化膜の場
合よりも膜中の表面準位が小さくなり、より良好なＴＦ
Ｔ特性が得られる。
ＦＴの直下に形成することにより、シリコン窒化膜の場
合よりも膜中の表面準位が小さくなり、より良好なＴＦ
Ｔ特性が得られる。
【００４８】（３）ゲート電極１０６或いはＴＦＴを形
成する際に、シリコン酸化膜は有効なエッチングストッ
パー層となる。
成する際に、シリコン酸化膜は有効なエッチングストッ
パー層となる。
【００４９】上記シリコン窒化膜１０２は、減圧ＣＶＤ
法によるＳｉ3 Ｎ4 でも、プラズマＣＶＤ法による窒化
膜でもその効果に変わりはない。
法によるＳｉ3 Ｎ4 でも、プラズマＣＶＤ法による窒化
膜でもその効果に変わりはない。
【００５０】上記シリコン酸化膜１１１は、例えば窒化
シリコン膜１０２を１０００℃で６時間、ｐｙｒｏ酸化
することにより２５０Å厚で形成することができる。
シリコン膜１０２を１０００℃で６時間、ｐｙｒｏ酸化
することにより２５０Å厚で形成することができる。
【００５１】上記ＴＦＴを用いた表示装置の１画素分の
平面図を図５に、図５中のＡ−Ａ’断面図を図６に示
す。
平面図を図５に、図５中のＡ−Ａ’断面図を図６に示
す。
【００５２】図５において、１つの画素は隣接する２本
の信号線５０１ａ、５０１ｂ、及び２本の走査線５０２
ａ、５０２ｂに囲まれている。ｐ−Ｓｉ膜５０３で形成
されたＴＦＴのソースはコンタクトホール５０４により
信号線５０１ａと接続され、２本のゲート電極を介して
ドレインに信号電荷を書き込む。５０５はＴＦＴを金属
電極１０８に接続するコンタクトホールであり、この金
属電極１０８はスルーホール５０７を介して、透明な画
素電極５０８と接続されている。図５では、５０９は遮
光膜の開口部分であり、ＴＦＴに不要な光が当たるのを
防止している。
の信号線５０１ａ、５０１ｂ、及び２本の走査線５０２
ａ、５０２ｂに囲まれている。ｐ−Ｓｉ膜５０３で形成
されたＴＦＴのソースはコンタクトホール５０４により
信号線５０１ａと接続され、２本のゲート電極を介して
ドレインに信号電荷を書き込む。５０５はＴＦＴを金属
電極１０８に接続するコンタクトホールであり、この金
属電極１０８はスルーホール５０７を介して、透明な画
素電極５０８と接続されている。図５では、５０９は遮
光膜の開口部分であり、ＴＦＴに不要な光が当たるのを
防止している。
【００５３】図６において、シリコン基板又は石英基板
１０１上には窒化シリコン膜１０２が配されている。シ
リコン窒化膜１０２上には１０〜１００ｎｍのシリコン
酸化膜１１１が設けられており、ＴＦＴと窒化シリコン
膜１０２とを隔てている。ＴＦＴは電界緩和のための低
濃度ソース・ドレイン１０７、及び高濃度ソース・ドレ
イン１０３を有しており、これらはゲート絶縁膜１０５
を介して２枚のｐ−Ｓｉからなるゲート電極１０６と対
峙している。
１０１上には窒化シリコン膜１０２が配されている。シ
リコン窒化膜１０２上には１０〜１００ｎｍのシリコン
酸化膜１１１が設けられており、ＴＦＴと窒化シリコン
膜１０２とを隔てている。ＴＦＴは電界緩和のための低
濃度ソース・ドレイン１０７、及び高濃度ソース・ドレ
イン１０３を有しており、これらはゲート絶縁膜１０５
を介して２枚のｐ−Ｓｉからなるゲート電極１０６と対
峙している。
【００５４】ソース電極、ドレイン電極１０８は、アル
ミニウム膜１０８ａとＴｉＮ膜１０８ｂの積層膜よりな
り、画素電極５０８とのオーミック接続を容易にしてい
る。
ミニウム膜１０８ａとＴｉＮ膜１０８ｂの積層膜よりな
り、画素電極５０８とのオーミック接続を容易にしてい
る。
【００５５】遮光膜６０２は、例えばＴｉ膜で構成さ
れ、ソース・ドレイン電極とは、例えばＰＳＧ膜６０１
により隔てられ、ＴＦＴとは例えばＢＰＳＧ膜１１０に
より隔てられている。
れ、ソース・ドレイン電極とは、例えばＰＳＧ膜６０１
により隔てられ、ＴＦＴとは例えばＢＰＳＧ膜１１０に
より隔てられている。
【００５６】本実施形態では、水素化のためのプラズマ
窒化膜１０９を遮光膜６０２と画素電極５０８との間に
設けている。これは画素電極５０８と遮光膜６０２との
間で保持容量を形成するためにできるだけ比誘電率の大
きな膜を用いるためである。このように遮光膜６０２上
でも水素化の効果を十分得ることができる。また、ＰＳ
Ｇ膜６０１を水素化のための窒化膜としても良い。
窒化膜１０９を遮光膜６０２と画素電極５０８との間に
設けている。これは画素電極５０８と遮光膜６０２との
間で保持容量を形成するためにできるだけ比誘電率の大
きな膜を用いるためである。このように遮光膜６０２上
でも水素化の効果を十分得ることができる。また、ＰＳ
Ｇ膜６０１を水素化のための窒化膜としても良い。
【００５７】６１０は液晶配向のための配向膜であり、
例えばポリイミド膜を用いる。図６に示した基板１０１
〜配向膜６１０をもってアクティブマトリクス基板が構
成されている。
例えばポリイミド膜を用いる。図６に示した基板１０１
〜配向膜６１０をもってアクティブマトリクス基板が構
成されている。
【００５８】一方透明な対向基板６２１には、遮光膜６
０２が開口している部分に対応して、例えば顔料を用い
たカラーフィルター６２３が設けられ、遮光膜６０２に
対応してＣｒなどのブラックマトリクス６２２が形成さ
れている。その他対向基板６２１には透明電極６２４、
保護膜６２５、配向膜６２６が設けられ、アクティブマ
トリクス基板との間に液晶６１１を挟持している。
０２が開口している部分に対応して、例えば顔料を用い
たカラーフィルター６２３が設けられ、遮光膜６０２に
対応してＣｒなどのブラックマトリクス６２２が形成さ
れている。その他対向基板６２１には透明電極６２４、
保護膜６２５、配向膜６２６が設けられ、アクティブマ
トリクス基板との間に液晶６１１を挟持している。
【００５９】このように構成した表示装置において、画
素サイズが２０μｍ角以下の高精細な液晶画像表示が可
能となり、また、ソース・ドレイン間のリーク電流が小
さいために、画素電極の電荷の保持時間が長く、コント
ラスト比に優れた表示が実現する。さらに、白点、黒点
などの欠陥も少なく、製造歩留を著しく向上させること
ができる。本実施形態では、ＴＦＴのソース・ドレイン
間のリーク電流を従来の１００分の１に減少させること
ができ、突発的にリークが増加することもない。
素サイズが２０μｍ角以下の高精細な液晶画像表示が可
能となり、また、ソース・ドレイン間のリーク電流が小
さいために、画素電極の電荷の保持時間が長く、コント
ラスト比に優れた表示が実現する。さらに、白点、黒点
などの欠陥も少なく、製造歩留を著しく向上させること
ができる。本実施形態では、ＴＦＴのソース・ドレイン
間のリーク電流を従来の１００分の１に減少させること
ができ、突発的にリークが増加することもない。
【００６０】［実施形態３］実施形態２で示したＴＦＴ
を画素スイッチに用い、シフトレジスタを含む信号線駆
動回路及び走査線駆動回路を単結晶シリコン基板に集積
して構成した透過型表示装置のアクティブマトリクス基
板の断面図を図７に示す。
を画素スイッチに用い、シフトレジスタを含む信号線駆
動回路及び走査線駆動回路を単結晶シリコン基板に集積
して構成した透過型表示装置のアクティブマトリクス基
板の断面図を図７に示す。
【００６１】本実施形態において、周辺駆動回路はＣＭ
ＯＳ構成であるが、これに限られるものではない。
ＯＳ構成であるが、これに限られるものではない。
【００６２】図７において、図２と同じ部位には同じ符
号を付し、説明を省略する。図７中、７１０は開口部で
ある。また、透過型の表示パネルとするために、表示部
の基板シリコンを除去してある。７１１はエッチング端
であり、表示領域の大きさを決めている。７１２は裏面
酸化膜であり、基板シリコンをエッチング除去する際の
エッチングマスクである。
号を付し、説明を省略する。図７中、７１０は開口部で
ある。また、透過型の表示パネルとするために、表示部
の基板シリコンを除去してある。７１１はエッチング端
であり、表示領域の大きさを決めている。７１２は裏面
酸化膜であり、基板シリコンをエッチング除去する際の
エッチングマスクである。
【００６３】図７のアクティブマトリクス基板を液晶表
示装置として実装したものの断面図を図８に示す。尚、
本図においても、先に説明した図１〜７と同じ部位には
同じ符号を付して説明を省略する。
示装置として実装したものの断面図を図８に示す。尚、
本図においても、先に説明した図１〜７と同じ部位には
同じ符号を付して説明を省略する。
【００６４】本実施形態では表示部３０２の単結晶シリ
コン基板を除去して当該領域を透明なメンブレン化して
透過型としている。本実施形態にかかるメンブレンは次
に述べるようにその張りを最適化するための工夫が必要
である。該メンブレンの張りは、メンブレンを構成する
各膜のシリコン基板２０１に対する圧縮性の応力と、引
張応力のバランスで決まる。本実施形態の構成で圧縮性
応力の寄与の最も大きいのはＬＯＣＯＳ酸化膜である２
０２であり、例えば８００ｎｍ厚の時、５インチウエハ
で４５μｍの反りを生じる。一方、引張応力の最も大き
いのは熱ＣＶＤ法によるシリコン窒化膜で４００ｎｍ厚
の時、６０μｍである。その他の膜の反りの合計は圧縮
性で約１５μｍの大きさであるので、反りの総和はほぼ
０μｍとなっている。単結晶シリコン除去工程の際のシ
リコン酸化膜２０２の膜減りを考慮すると、最終的に若
干の引張応力が残留するので、メンブレンを信頼性良く
張らせるのに好適となる。設計例は上記に限らず、シリ
コン酸化膜２０２の厚さを２００〜１５００ｎｍの範囲
で変化させて設計することも可能であり、窒化膜の厚さ
を１０〜６０ｎｍ程度の範囲で設計することもできる。
コン基板を除去して当該領域を透明なメンブレン化して
透過型としている。本実施形態にかかるメンブレンは次
に述べるようにその張りを最適化するための工夫が必要
である。該メンブレンの張りは、メンブレンを構成する
各膜のシリコン基板２０１に対する圧縮性の応力と、引
張応力のバランスで決まる。本実施形態の構成で圧縮性
応力の寄与の最も大きいのはＬＯＣＯＳ酸化膜である２
０２であり、例えば８００ｎｍ厚の時、５インチウエハ
で４５μｍの反りを生じる。一方、引張応力の最も大き
いのは熱ＣＶＤ法によるシリコン窒化膜で４００ｎｍ厚
の時、６０μｍである。その他の膜の反りの合計は圧縮
性で約１５μｍの大きさであるので、反りの総和はほぼ
０μｍとなっている。単結晶シリコン除去工程の際のシ
リコン酸化膜２０２の膜減りを考慮すると、最終的に若
干の引張応力が残留するので、メンブレンを信頼性良く
張らせるのに好適となる。設計例は上記に限らず、シリ
コン酸化膜２０２の厚さを２００〜１５００ｎｍの範囲
で変化させて設計することも可能であり、窒化膜の厚さ
を１０〜６０ｎｍ程度の範囲で設計することもできる。
【００６５】本実施形態は上記の構成をとることによ
り、従来にない高階調、高コントラストを有する表示装
置を構成することができ、特に駆動回路として高品質の
単結晶シリコン基板を用いているため、表示装置として
小型化できる上、歩留も向上する。更にメンブレン工程
の歩留、信頼性も高く、表示品質の優れた表示装置が得
られた。
り、従来にない高階調、高コントラストを有する表示装
置を構成することができ、特に駆動回路として高品質の
単結晶シリコン基板を用いているため、表示装置として
小型化できる上、歩留も向上する。更にメンブレン工程
の歩留、信頼性も高く、表示品質の優れた表示装置が得
られた。
【００６６】
【発明の効果】以上説明したように、本発明の表示装置
においては次の効果が得られる。 （１）画素ＴＦＴがオフ動作を行なう際のリーク電流が
低減される。 （２）画素ＴＦＴのゲート電極とソース・ドレイン間の
リーク電流が低減される。
においては次の効果が得られる。 （１）画素ＴＦＴがオフ動作を行なう際のリーク電流が
低減される。 （２）画素ＴＦＴのゲート電極とソース・ドレイン間の
リーク電流が低減される。
【００６７】上記（１）、（２）の効果が得られること
により、次の効果が得られる。 （３）上記（１）により、ＴＦＴの電界緩和領域の幅を
狭くすることが可能となり、ＴＦＴのサイズが小さくな
り、画素の開口率の向上、或いは画素の高密度化が可能
となり、駆動能力が向上する。従って、表示画像の高コ
ントラスト化、高精細化が実現する。 （４）上記（２）により、画素ＴＦＴのゲート絶縁膜の
薄膜化が可能となり、ＴＦＴのサブスレッシュホールド
領域の電流の立ち上がり特性が向上し、表示画像の高精
細化が可能となる。
により、次の効果が得られる。 （３）上記（１）により、ＴＦＴの電界緩和領域の幅を
狭くすることが可能となり、ＴＦＴのサイズが小さくな
り、画素の開口率の向上、或いは画素の高密度化が可能
となり、駆動能力が向上する。従って、表示画像の高コ
ントラスト化、高精細化が実現する。 （４）上記（２）により、画素ＴＦＴのゲート絶縁膜の
薄膜化が可能となり、ＴＦＴのサブスレッシュホールド
領域の電流の立ち上がり特性が向上し、表示画像の高精
細化が可能となる。
【図１】本発明の表示装置に適用可能なＴＦＴの一例を
示す断面図である。
示す断面図である。
【図２】図１に示したＴＦＴを適用した本発明にかかる
アクティブマトリクス基板の断面図である。
アクティブマトリクス基板の断面図である。
【図３】本発明の表示装置の一実施形態の断面図であ
る。
る。
【図４】本発明の表示装置に適用可能なＴＦＴの第２の
例を示す断面図である。
例を示す断面図である。
【図５】本発明の表示装置の第２の実施形態の１画素分
の平面図である。
の平面図である。
【図６】本発明の表示装置の第２の実施形態の断面図で
ある。
ある。
【図７】本発明の表示装置の第３の実施形態のアクティ
ブマトリクス基板の断面図である。
ブマトリクス基板の断面図である。
【図８】本発明の表示装置の第３の実施形態の断面図で
ある。
ある。
【図９】ＴＦＴのゲートとソース・ドレイン間、及びソ
ースとドレイン間のそれぞれにおけるリーク電流値の表
面粗さ依存性を示す図である。
ースとドレイン間のそれぞれにおけるリーク電流値の表
面粗さ依存性を示す図である。
【図１０】従来のｐ−Ｓｉ−ＴＦＴの構成を示す断面図
である。
である。
【図１１】ｐ−Ｓｉ−ＴＦＴを用いた液晶パネルの模式
図である。
図である。
【図１２】図１１に示した液晶パネルの表示部における
等価回路図である。
等価回路図である。
１０１ 基板 １０２ 絶縁膜 １０３ 高濃度ソース・ドレイン １０４ ａ−Ｓｉ層 １０５ ゲート絶縁膜 １０６ ゲート電極 １０７ 低濃度ソース・ドレイン １０８ ソース・ドレイン電極 １０８ａ アルミニウム膜 １０８ｂ ＴｉＮ膜 １０９ 窒化シリコン膜 １１０ 層間絶縁膜 １１１ 第２の絶縁膜 ２０１ シリコン基板 ２０２ シリコン酸化膜 ２０３ａ 低濃度ソース・ドレイン ２０３ｂ 高濃度ソース・ドレイン ２０４ ｐ型ウエル ２０５ ゲート絶縁膜 ２０６ ゲート電極 ２０８ａ，２０８ｂ ソース・ドレイン電極 ２１０ａ 低濃度ソース・ドレイン ２１０ｂ 高濃度ソース・ドレイン ２１１ 画素電極 ３０１ 周辺駆動回路 ３０２ 表示部 ３０３ 層間膜 ３０４ スペーサー ３０５ 偏光板 ３０６ 対向基板 ３０７ 透明共通電極 ３０８ 液晶 ３０９ ＴＦＴ ５０１ａ、５０１ｂ 信号線 ５０２ａ、５０２ｂ 走査線 ５０３ ｐ−Ｓｉ膜 ５０４、５０５ コンタクトホール ５０７ スルーホール ５０８ 透明画素電極 ５０９ 遮光膜の開口部 ６０１ ＰＳＧ膜 ６０２ 遮光膜 ６１０ 配向膜 ６１１ 液晶 ６２１ 対向基板 ６２２ ブラックマトリクス ６２３ カラーフィルター ６２４ 透明共通電極 ６２５ 保護膜 ６２６ 配向膜 ７１０ 開口部 ７１１ エッチング端 ７１２ エッチングマスク １００１ 基板 １００３ ｎ+ 型拡散層 １００５ ゲート絶縁膜 １００６ ゲート電極 １００７ ｎ- 型拡散層 １００８ ソース・ドレイン電極 １００９ 表面保護膜 １０１０ 層間絶縁膜 １１０１ ビデオ信号回路 １１０２ 同期回路 １１０３ 垂直シフトレジスタ １１０４ 水平シフトレジスタ １１０５ パネル表示回路 １２０１ａ〜１２０１ｄ 信号線 １２０２ａ〜１２０２ｄ 走査線 １２０３ ＴＦＴ １２０４ 保持容量 １２０６ 画素電極
Claims (14)
- 【請求項１】 複数の信号線と該信号線に直交する複数
の走査線の各交点に薄膜トランジスタを介して画素電極
を設けたアクティブマトリクス基板と、該基板に対向配
置する対向電極を有した対向基板との間に液晶を挟持し
てなる表示装置であって、上記アクティブマトリクス基
板において、上記薄膜トランジスタが、表面粗さが２ｎ
ｍ以下である絶縁層上に設けた多結晶シリコン層を半導
体層として有し、前記半導体層上にゲート電極を有する
ことを特徴とする表示装置。 - 【請求項２】 上記絶縁層が酸化シリコンからなる請求
項１記載の表示装置。 - 【請求項３】 上記絶縁層が窒化シリコンである請求項
１記載の表示装置。 - 【請求項４】 上記絶縁層が、窒化シリコン層上に酸化
シリコン層を有する二層構造である請求項１記載の表示
装置。 - 【請求項５】 上記アクティブマトリクス基板が単結晶
シリコン基板を用いて作製されている請求項１〜４いず
れかに記載の表示装置。 - 【請求項６】 上記アクティブマトリクス基板を構成す
る単結晶シリコン基板の一部が除去されて透明化されて
いる請求項５記載の表示装置。 - 【請求項７】 上記アクティブマトリクス基板がアクテ
ィブマトリクス回路の走査回路を含み、該走査回路の少
なくとも一部が、単結晶シリコンを半導体層として用い
てなる請求項５又は６記載の表示装置。 - 【請求項８】 上記アクティブマトリクス基板が、ガラ
ス基板又は石英基板を用いて作製されている請求項１〜
４いずれかに記載の表示装置。 - 【請求項９】 光透過型である請求項１記載の表示装
置。 - 【請求項１０】 光反射型である請求項１記載の表示装
置。 - 【請求項１１】 入射光投射型である請求項１記載の表
示装置。 - 【請求項１２】 眼鏡に組み込んだ請求項１記載の表示
装置。 - 【請求項１３】 複数の信号線と該信号線に直交する複
数の走査線の各交点に薄膜トランジスタを介して画素電
極を設けたアクティブマトリクス基板と、該基板に対向
配置する対向電極を有した対向基板との間に液晶を挟持
してなる表示装置の製造法であって、上記アクティブマ
トリクス基板の作製工程において、窒化シリコン層を形
成した後該窒化シリコン層表面を熱酸化して酸化シリコ
ン層を形成してなる絶縁層上に多結晶シリコン層を設
け、該多結晶シリコン層を半導体層として前記薄膜トラ
ンジスタを構成する工程を有することを特徴とする表示
装置の製造法。 - 【請求項１４】 上記窒化シリコン層を、減圧ＣＶＤ法
或いはプラズマＣＶＤ法により形成する請求項１３記載
の表示装置の製造法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13068397A JPH1054999A (ja) | 1996-06-04 | 1997-05-21 | 表示装置とその製造法 |
| TW086107325A TW520459B (en) | 1996-06-04 | 1997-05-29 | Display apparatus and fabrication process thereof |
| DE69709439T DE69709439D1 (de) | 1996-06-04 | 1997-06-02 | Herstellungsverfahren einer Flüssigkristallanzeigevorrichtung |
| US08/867,494 US6097453A (en) | 1996-06-04 | 1997-06-02 | Display apparatus and fabrication process thereof |
| EP97303720A EP0811868B1 (en) | 1996-06-04 | 1997-06-02 | Fabrication process of liquid crystal display apparatus |
| KR1019970023106A KR100289776B1 (ko) | 1996-06-04 | 1997-06-04 | 표시장치의 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16244596 | 1996-06-04 | ||
| JP8-162445 | 1996-06-04 | ||
| JP13068397A JPH1054999A (ja) | 1996-06-04 | 1997-05-21 | 表示装置とその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1054999A true JPH1054999A (ja) | 1998-02-24 |
Family
ID=26465752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13068397A Pending JPH1054999A (ja) | 1996-06-04 | 1997-05-21 | 表示装置とその製造法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6097453A (ja) |
| EP (1) | EP0811868B1 (ja) |
| JP (1) | JPH1054999A (ja) |
| KR (1) | KR100289776B1 (ja) |
| DE (1) | DE69709439D1 (ja) |
| TW (1) | TW520459B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000062752A (ko) * | 1999-03-05 | 2000-10-25 | 다카노 야스아키 | 표시 장치 |
| KR101201316B1 (ko) | 2005-11-29 | 2012-11-14 | 엘지디스플레이 주식회사 | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 |
| TWI489634B (zh) * | 2011-09-27 | 2015-06-21 | Toshiba Kk | 薄膜電晶體、其製造方法及顯示裝置 |
| JP2018160693A (ja) * | 1999-05-14 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202497B2 (en) * | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4014710B2 (ja) | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP4332244B2 (ja) * | 1998-10-30 | 2009-09-16 | シャープ株式会社 | Ｍｏｓ型容量素子 |
| US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| KR100583979B1 (ko) | 2000-02-11 | 2006-05-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| DE10046411A1 (de) * | 2000-09-18 | 2002-03-28 | Philips Corp Intellectual Pty | Projektionseinrichtung mit Flüssigkristall-Lichtmodulator |
| US6376323B1 (en) * | 2001-04-04 | 2002-04-23 | Advanced Micro Devices, Inc. | Fabrication of gate of P-channel field effect transistor with added implantation before patterning of the gate |
| US20020182893A1 (en) * | 2001-06-05 | 2002-12-05 | International Business Machines Corporation | Oxidation of silicon nitride films in semiconductor devices |
| KR100415617B1 (ko) * | 2001-12-06 | 2004-01-24 | 엘지.필립스 엘시디 주식회사 | 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 |
| US6953730B2 (en) | 2001-12-20 | 2005-10-11 | Micron Technology, Inc. | Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics |
| US6885146B2 (en) | 2002-03-14 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates |
| JP4202091B2 (ja) * | 2002-11-05 | 2008-12-24 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置の作製方法 |
| KR100942833B1 (ko) * | 2002-12-20 | 2010-02-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동장치 |
| US7384862B2 (en) | 2003-06-30 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device and display device |
| TWI255032B (en) * | 2004-01-29 | 2006-05-11 | Casio Computer Co Ltd | Transistor array and manufacturing method thereof image processing device |
| KR101009674B1 (ko) * | 2004-04-07 | 2011-01-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| JP5010108B2 (ja) * | 2005-03-25 | 2012-08-29 | 株式会社沖データ | 半導体複合装置、プリントヘッド、及びそれを用いた画像形成装置 |
| JP2008204966A (ja) * | 2005-05-23 | 2008-09-04 | Sharp Corp | 半導体装置及びその製造方法並びに液晶表示装置 |
| JP2007066944A (ja) | 2005-08-29 | 2007-03-15 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| CN101258580B (zh) * | 2005-09-05 | 2010-05-19 | 夏普株式会社 | 半导体装置及其制造方法和显示装置 |
| KR101903445B1 (ko) * | 2012-01-10 | 2018-10-05 | 삼성디스플레이 주식회사 | 반도체 장치 및 이의 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3483581B2 (ja) * | 1991-08-26 | 2004-01-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| EP0554060A3 (en) * | 1992-01-31 | 1993-12-01 | Canon Kk | Liquid crystal display apparatus |
| JPH06132306A (ja) * | 1992-10-21 | 1994-05-13 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| DE69431636T2 (de) * | 1993-07-26 | 2003-06-26 | Seiko Epson Corp | Dünnschicht-Halbleiteranordnung, ihre Herstellung und Anzeigsystem |
| US5858819A (en) * | 1994-06-15 | 1999-01-12 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| DE69529493T2 (de) * | 1994-06-20 | 2003-10-30 | Canon Kk | Anzeigevorrichtung und Verfahren zu ihrer Herstellung |
| JPH0832083A (ja) * | 1994-07-15 | 1996-02-02 | Sony Corp | 薄膜トランジスタ |
| JP3049689B2 (ja) * | 1995-09-14 | 2000-06-05 | キヤノン株式会社 | 液晶表示装置 |
| JPH09218425A (ja) * | 1996-02-09 | 1997-08-19 | Toshiba Electron Eng Corp | 液晶表示装置及びその製造方法 |
-
1997
- 1997-05-21 JP JP13068397A patent/JPH1054999A/ja active Pending
- 1997-05-29 TW TW086107325A patent/TW520459B/zh not_active IP Right Cessation
- 1997-06-02 US US08/867,494 patent/US6097453A/en not_active Expired - Fee Related
- 1997-06-02 DE DE69709439T patent/DE69709439D1/de not_active Expired - Lifetime
- 1997-06-02 EP EP97303720A patent/EP0811868B1/en not_active Expired - Lifetime
- 1997-06-04 KR KR1019970023106A patent/KR100289776B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000062752A (ko) * | 1999-03-05 | 2000-10-25 | 다카노 야스아키 | 표시 장치 |
| JP2018160693A (ja) * | 1999-05-14 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101201316B1 (ko) | 2005-11-29 | 2012-11-14 | 엘지디스플레이 주식회사 | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 |
| TWI489634B (zh) * | 2011-09-27 | 2015-06-21 | Toshiba Kk | 薄膜電晶體、其製造方法及顯示裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0811868B1 (en) | 2002-01-02 |
| KR980006440A (ko) | 1998-03-30 |
| TW520459B (en) | 2003-02-11 |
| KR100289776B1 (ko) | 2001-10-24 |
| US6097453A (en) | 2000-08-01 |
| EP0811868A1 (en) | 1997-12-10 |
| DE69709439D1 (de) | 2002-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1054999A (ja) | 表示装置とその製造法 | |
| US5815223A (en) | Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film | |
| JP3184771B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JP3219685B2 (ja) | 液晶表示装置およびその製造方法 | |
| US7768611B2 (en) | Display system with single crystal SI thin film transistors | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR20030017428A (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기 | |
| JP3774352B2 (ja) | 液晶表示装置 | |
| US7564057B1 (en) | Semiconductor device having an aluminum nitride film | |
| JP3997682B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP5363009B2 (ja) | 表示装置およびその製造方法 | |
| JP3320845B2 (ja) | 半導体装置の作製方法 | |
| JPH09293876A (ja) | 半導体素子基板およびその製造法、該基板を用いた半導体装置 | |
| JP3155886B2 (ja) | 表示装置及びその製造法 | |
| JPH08116067A (ja) | 半導体装置，表示装置，表示装置の製造方法 | |
| JP3227452B2 (ja) | 表示装置の製造法 | |
| JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JPH0980412A (ja) | 液晶表示装置の製造方法 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JPH09244045A (ja) | 液晶表示装置およびその製造方法 | |
| JP3780653B2 (ja) | 液晶表示パネルの製造方法 | |
| JP3674260B2 (ja) | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ | |
| JP4712926B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
| JP3083066B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3306293B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030225 |