JPH06132306A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06132306A JPH06132306A JP30589092A JP30589092A JPH06132306A JP H06132306 A JPH06132306 A JP H06132306A JP 30589092 A JP30589092 A JP 30589092A JP 30589092 A JP30589092 A JP 30589092A JP H06132306 A JPH06132306 A JP H06132306A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon nitride
- thickness
- glass substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ガラス基板からの不純物の浸透を十分に防ぐ
とともに、粒径の大きな良質のポリシリコン薄膜を得
る。 【構成】 ガラス基板１の上面に窒化シリコン薄膜（下
側下地層）２を堆積し、その上面に酸化シリコン薄膜
（上側下地層）３を堆積し、その上面にアモルファスシ
リコン薄膜４を堆積する。そして、エキシマレーザを照
射し、アモルファスシリコン薄膜４を結晶化してポリシ
リコン薄膜５とする。この場合、下側下地層を緻密な構
造の窒化シリコン薄膜２によって構成しているので、ガ
ラス基板１からの不純物の浸透を十分に防ぐことがで
き、また上側下地層を熱伝導率の比較的低い酸化シリコ
ン薄膜３によって構成しているので、粒径の大きな良質
のポリシリコン薄膜５を得ることができる。
とともに、粒径の大きな良質のポリシリコン薄膜を得
る。 【構成】 ガラス基板１の上面に窒化シリコン薄膜（下
側下地層）２を堆積し、その上面に酸化シリコン薄膜
（上側下地層）３を堆積し、その上面にアモルファスシ
リコン薄膜４を堆積する。そして、エキシマレーザを照
射し、アモルファスシリコン薄膜４を結晶化してポリシ
リコン薄膜５とする。この場合、下側下地層を緻密な構
造の窒化シリコン薄膜２によって構成しているので、ガ
ラス基板１からの不純物の浸透を十分に防ぐことがで
き、また上側下地層を熱伝導率の比較的低い酸化シリコ
ン薄膜３によって構成しているので、粒径の大きな良質
のポリシリコン薄膜５を得ることができる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に、ガラス基板上に下地層を堆積し、この下
地層上に堆積した半導体薄膜を結晶化して半導体装置を
製造する半導体装置の製造方法に関する。
に関し、特に、ガラス基板上に下地層を堆積し、この下
地層上に堆積した半導体薄膜を結晶化して半導体装置を
製造する半導体装置の製造方法に関する。
【０００２】
【従来の技術】例えばガラス基板上に堆積したアモルフ
ァスシリコン薄膜を結晶化して薄膜トランジスタを製造
する場合、ガラス基板の上面に、ガラス基板からの不純
物の浸透を防ぎかつガラス基板表面の傷を被うための下
地層を堆積し、下地層の上面にアモルファスシリコン薄
膜を堆積し、アモルファスシリコン薄膜にエキシマレー
ザを照射することにより、アモルファスシリコン薄膜を
結晶化してポリシリコン薄膜とし、このポリシリコン薄
膜を素子分離して薄膜トランジスタ形成領域を形成する
ようにしている。この場合、下地層としては、窒化シリ
コン薄膜または酸化シリコン薄膜が用いられている。
ァスシリコン薄膜を結晶化して薄膜トランジスタを製造
する場合、ガラス基板の上面に、ガラス基板からの不純
物の浸透を防ぎかつガラス基板表面の傷を被うための下
地層を堆積し、下地層の上面にアモルファスシリコン薄
膜を堆積し、アモルファスシリコン薄膜にエキシマレー
ザを照射することにより、アモルファスシリコン薄膜を
結晶化してポリシリコン薄膜とし、このポリシリコン薄
膜を素子分離して薄膜トランジスタ形成領域を形成する
ようにしている。この場合、下地層としては、窒化シリ
コン薄膜または酸化シリコン薄膜が用いられている。
【０００３】
【発明が解決しようとする課題】しかるに、下地層が窒
化シリコン薄膜の場合には、緻密な構造の薄膜であるの
で、ガラス基板からの不純物の浸透を十分に防ぐことが
できるが、熱伝導率が比較的高いので、エキシマレーザ
の照射により高温となって溶融したアモルファスシリコ
ン薄膜から窒化シリコン薄膜に放出される単位時間当た
りの熱量が比較的大きく、このためアモルファスシリコ
ン薄膜の温度がレーザ照射後短時間で下がってしまい、
この結果粒径の大きな良質のポリシリコン薄膜を得るこ
とができず、ひいてはトランジスタ特性が劣化するとい
う問題があった。一方、下地層が酸化シリコン薄膜の場
合には、熱伝導率が比較的低いので、粒径の大きな良質
のポリシリコン薄膜を得ることができるが、緻密な構造
の薄膜でないので、ガラス基板からの不純物の浸透が生
じ、このためトランジスタ特性が劣化するという問題が
あった。なお、酸化シリコン薄膜の膜厚を大きくする
と、ガラス基板からの不純物の浸透を十分に防ぐことが
できるが、成膜に時間がかかるばかりでなく、クラック
が発生してしまうという別の問題があった。この発明の
目的は、ガラス基板からの不純物の浸透を十分に防ぐこ
とができ、かつ粒径の大きな良質の半導体薄膜を得るこ
とのできる半導体装置の製造方法を提供することにあ
る。
化シリコン薄膜の場合には、緻密な構造の薄膜であるの
で、ガラス基板からの不純物の浸透を十分に防ぐことが
できるが、熱伝導率が比較的高いので、エキシマレーザ
の照射により高温となって溶融したアモルファスシリコ
ン薄膜から窒化シリコン薄膜に放出される単位時間当た
りの熱量が比較的大きく、このためアモルファスシリコ
ン薄膜の温度がレーザ照射後短時間で下がってしまい、
この結果粒径の大きな良質のポリシリコン薄膜を得るこ
とができず、ひいてはトランジスタ特性が劣化するとい
う問題があった。一方、下地層が酸化シリコン薄膜の場
合には、熱伝導率が比較的低いので、粒径の大きな良質
のポリシリコン薄膜を得ることができるが、緻密な構造
の薄膜でないので、ガラス基板からの不純物の浸透が生
じ、このためトランジスタ特性が劣化するという問題が
あった。なお、酸化シリコン薄膜の膜厚を大きくする
と、ガラス基板からの不純物の浸透を十分に防ぐことが
できるが、成膜に時間がかかるばかりでなく、クラック
が発生してしまうという別の問題があった。この発明の
目的は、ガラス基板からの不純物の浸透を十分に防ぐこ
とができ、かつ粒径の大きな良質の半導体薄膜を得るこ
とのできる半導体装置の製造方法を提供することにあ
る。
【０００４】
【課題を解決するための手段】この発明は、ガラス基板
上にガラス中に含まれる不純物の浸透性の悪い下側下地
層と熱伝導率の低い上側下地層とを堆積し、前記上側下
地層上に堆積した半導体薄膜にレーザを照射して該半導
体薄膜を結晶化するようにしたものである。
上にガラス中に含まれる不純物の浸透性の悪い下側下地
層と熱伝導率の低い上側下地層とを堆積し、前記上側下
地層上に堆積した半導体薄膜にレーザを照射して該半導
体薄膜を結晶化するようにしたものである。
【０００５】
【作用】この発明によれば、下側下地層をガラス中に含
まれる不純物の浸透性の悪いもの例えば緻密な構造の窒
化シリコン薄膜によって構成しているので、ガラス基板
からの不純物の浸透を十分に防ぐことができ、また上側
下地層を熱伝導率の低いもの例えば熱伝導率の比較的低
い酸化シリコン薄膜によって構成しているので、粒径の
大きな良質の半導体薄膜を得ることができる。
まれる不純物の浸透性の悪いもの例えば緻密な構造の窒
化シリコン薄膜によって構成しているので、ガラス基板
からの不純物の浸透を十分に防ぐことができ、また上側
下地層を熱伝導率の低いもの例えば熱伝導率の比較的低
い酸化シリコン薄膜によって構成しているので、粒径の
大きな良質の半導体薄膜を得ることができる。
【０００６】
【実施例】次に、この発明の一実施例を適用した薄膜ト
ランジスタの製造方法について図面を参照しながら説明
する。まず、図１に示すように、ガラス基板１の上面に
プラズマＣＶＤ装置を用いて窒化シリコン薄膜（下側下
地層）２を堆積する。次に、窒化シリコン薄膜２の上面
にスパッタリング装置を用いて酸化シリコン薄膜（上側
下地層）３を堆積する。次に、酸化シリコン薄膜３の上
面にＬＰＣＶＤ装置を用いてアモルファスシリコン薄膜
４を堆積する。次に、エキシマレーザを照射することに
より、アモルファスシリコン薄膜４を結晶化してポリシ
リコン薄膜５とする。この場合、後でも説明するが、下
側下地層を緻密な構造の窒化シリコン薄膜２によって構
成しているので、ガラス基板１からの不純物の浸透を十
分に防ぐことができ、また上側下地層を熱伝導率の比較
的低い酸化シリコン薄膜３によって構成しているので、
粒径の大きな良質のポリシリコン薄膜５を得ることがで
きる。
ランジスタの製造方法について図面を参照しながら説明
する。まず、図１に示すように、ガラス基板１の上面に
プラズマＣＶＤ装置を用いて窒化シリコン薄膜（下側下
地層）２を堆積する。次に、窒化シリコン薄膜２の上面
にスパッタリング装置を用いて酸化シリコン薄膜（上側
下地層）３を堆積する。次に、酸化シリコン薄膜３の上
面にＬＰＣＶＤ装置を用いてアモルファスシリコン薄膜
４を堆積する。次に、エキシマレーザを照射することに
より、アモルファスシリコン薄膜４を結晶化してポリシ
リコン薄膜５とする。この場合、後でも説明するが、下
側下地層を緻密な構造の窒化シリコン薄膜２によって構
成しているので、ガラス基板１からの不純物の浸透を十
分に防ぐことができ、また上側下地層を熱伝導率の比較
的低い酸化シリコン薄膜３によって構成しているので、
粒径の大きな良質のポリシリコン薄膜５を得ることがで
きる。
【０００７】この後、周知の製造プロセスを経ると、図
２に示すような薄膜トランジスタが完成する。すなわ
ち、まず、素子分離により、不要な部分のポリシリコン
薄膜５を除去する。次に、全表面に酸化シリコン等から
なるゲート絶縁膜６を形成する。次に、ポリシリコン薄
膜５の中央部（チャネル領域）に対応する部分のゲート
絶縁膜６の上面にアルミニウム等からなるゲート電極７
をパターン形成する。次に、ゲート電極７をマスクとし
て不純物を注入することにより、ゲート電極７の両側に
おけるポリシリコン薄膜５に高濃度不純物領域からなる
ソース・ドレイン領域を形成する。次に、ゲート電極７
の周囲に酸化シリコン等からなる絶縁膜８を形成する。
次に、ゲート絶縁膜６にコンタクトホール９を形成す
る。次に、コンタクトホール９を通してポリシリコン薄
膜５のソース・ドレイン領域と接続されるアルミニウム
等からなるソース・ドレイン電極１０をゲート絶縁膜６
の上面にパターン形成する。このようにして製造された
薄膜トランジスタでは、注入不純物がボロンイオン等の
アクセプタである場合にはポリシリコン薄膜５を活性層
とするＰＭＯＳＦＥＴとなり、注入不純物がリンイオン
等のドナーである場合にはポリシリコン薄膜５を活性層
とするＮＭＯＳＦＥＴとなる。
２に示すような薄膜トランジスタが完成する。すなわ
ち、まず、素子分離により、不要な部分のポリシリコン
薄膜５を除去する。次に、全表面に酸化シリコン等から
なるゲート絶縁膜６を形成する。次に、ポリシリコン薄
膜５の中央部（チャネル領域）に対応する部分のゲート
絶縁膜６の上面にアルミニウム等からなるゲート電極７
をパターン形成する。次に、ゲート電極７をマスクとし
て不純物を注入することにより、ゲート電極７の両側に
おけるポリシリコン薄膜５に高濃度不純物領域からなる
ソース・ドレイン領域を形成する。次に、ゲート電極７
の周囲に酸化シリコン等からなる絶縁膜８を形成する。
次に、ゲート絶縁膜６にコンタクトホール９を形成す
る。次に、コンタクトホール９を通してポリシリコン薄
膜５のソース・ドレイン領域と接続されるアルミニウム
等からなるソース・ドレイン電極１０をゲート絶縁膜６
の上面にパターン形成する。このようにして製造された
薄膜トランジスタでは、注入不純物がボロンイオン等の
アクセプタである場合にはポリシリコン薄膜５を活性層
とするＰＭＯＳＦＥＴとなり、注入不純物がリンイオン
等のドナーである場合にはポリシリコン薄膜５を活性層
とするＮＭＯＳＦＥＴとなる。
【０００８】ところで、図３は下地層が窒化シリコン薄
膜単層および酸化シリコン薄膜単層である場合のポリシ
リコン薄膜の結晶化度の下地依存性を示したものであ
る。この図において、□印は窒化シリコン薄膜単層の膜
厚を２０００Å程度とし、その上に形成されたポリシリ
コン薄膜の膜厚をそれぞれ２５０Å、５００Å、１００
０Å程度とした場合の各ポリシリコン薄膜の結晶化度を
示し、○印は酸化シリコン薄膜単層の膜厚を１０００Å
程度とし、その上に形成されたポリシリコン薄膜の膜厚
をそれぞれ２５０Å、５００Å、１０００Å程度とした
場合の各ポリシリコン薄膜の結晶化度を示す。この場
合、レーザエネルギはポリシリコン薄膜の各膜厚に対し
て最適な出力となるようにした。また、ポリシリコン薄
膜の結晶化度はＸ線の反射強度で測定した。
膜単層および酸化シリコン薄膜単層である場合のポリシ
リコン薄膜の結晶化度の下地依存性を示したものであ
る。この図において、□印は窒化シリコン薄膜単層の膜
厚を２０００Å程度とし、その上に形成されたポリシリ
コン薄膜の膜厚をそれぞれ２５０Å、５００Å、１００
０Å程度とした場合の各ポリシリコン薄膜の結晶化度を
示し、○印は酸化シリコン薄膜単層の膜厚を１０００Å
程度とし、その上に形成されたポリシリコン薄膜の膜厚
をそれぞれ２５０Å、５００Å、１０００Å程度とした
場合の各ポリシリコン薄膜の結晶化度を示す。この場
合、レーザエネルギはポリシリコン薄膜の各膜厚に対し
て最適な出力となるようにした。また、ポリシリコン薄
膜の結晶化度はＸ線の反射強度で測定した。
【０００９】図３から明らかなように、ポリシリコン薄
膜の結晶化度（結晶の粒径）はその膜厚に関係なく、下
地層が□印で示す窒化シリコン薄膜単層である場合より
も○印で示す酸化シリコン薄膜単層である場合の方が大
きい。したがって、ポリシリコン薄膜の結晶化度を大き
くするには、下地層が酸化シリコン薄膜である方が望ま
しい。そして、図１に示すように、酸化シリコン薄膜３
とガラス基板１との間に窒化シリコン薄膜２を介在させ
ても、酸化シリコン薄膜単層の場合とほぼ同じ効果を得
ることができる。したがって、下側下地層を緻密な構造
の窒化シリコン薄膜２によって構成するとともに、上側
下地層を熱伝導率の比較的低い酸化シリコン薄膜３によ
って構成すると、ガラス基板１からの不純物の浸透を十
分に防ぐことができるとともに、粒径の大きな良質のポ
リシリコン薄膜５を得ることができる。
膜の結晶化度（結晶の粒径）はその膜厚に関係なく、下
地層が□印で示す窒化シリコン薄膜単層である場合より
も○印で示す酸化シリコン薄膜単層である場合の方が大
きい。したがって、ポリシリコン薄膜の結晶化度を大き
くするには、下地層が酸化シリコン薄膜である方が望ま
しい。そして、図１に示すように、酸化シリコン薄膜３
とガラス基板１との間に窒化シリコン薄膜２を介在させ
ても、酸化シリコン薄膜単層の場合とほぼ同じ効果を得
ることができる。したがって、下側下地層を緻密な構造
の窒化シリコン薄膜２によって構成するとともに、上側
下地層を熱伝導率の比較的低い酸化シリコン薄膜３によ
って構成すると、ガラス基板１からの不純物の浸透を十
分に防ぐことができるとともに、粒径の大きな良質のポ
リシリコン薄膜５を得ることができる。
【００１０】次に、図４（Ａ）は図２に示す薄膜トラン
ジスタがＮＭＯＳＦＥＴである場合のトランジスタ特性
の下地膜厚依存性を示し、図４（Ｂ）はＰＭＯＳＦＥＴ
である場合のトランジスタ特性の下地膜厚依存性を示し
たものである。これらの図において、実線Ｎ1は窒化シ
リコン薄膜２の膜厚を５００Å程度とし、その上に形成
された酸化シリコン薄膜３の膜厚を１０００Å程度とし
た場合のトランジスタ特性を示し、点線Ｎ2は窒化シリ
コン薄膜２の膜厚を１０００Å程度とし、その上に形成
された酸化シリコン薄膜３の膜厚を同じく１０００Å程
度とした場合のトランジスタ特性を示し、一点鎖線Ｎ3
は窒化シリコン薄膜２の膜厚を２０００Å程度とし、そ
の上に形成された酸化シリコン薄膜３の膜厚を同じく１
０００Å程度とした場合のトランジスタ特性を示し、二
点鎖線Ｎ4は窒化シリコン薄膜２の膜厚を４０００Å程
度とし、その上に形成された酸化シリコン薄膜３の膜厚
を同じく１０００Å程度とした場合のトランジスタ特性
を示す。
ジスタがＮＭＯＳＦＥＴである場合のトランジスタ特性
の下地膜厚依存性を示し、図４（Ｂ）はＰＭＯＳＦＥＴ
である場合のトランジスタ特性の下地膜厚依存性を示し
たものである。これらの図において、実線Ｎ1は窒化シ
リコン薄膜２の膜厚を５００Å程度とし、その上に形成
された酸化シリコン薄膜３の膜厚を１０００Å程度とし
た場合のトランジスタ特性を示し、点線Ｎ2は窒化シリ
コン薄膜２の膜厚を１０００Å程度とし、その上に形成
された酸化シリコン薄膜３の膜厚を同じく１０００Å程
度とした場合のトランジスタ特性を示し、一点鎖線Ｎ3
は窒化シリコン薄膜２の膜厚を２０００Å程度とし、そ
の上に形成された酸化シリコン薄膜３の膜厚を同じく１
０００Å程度とした場合のトランジスタ特性を示し、二
点鎖線Ｎ4は窒化シリコン薄膜２の膜厚を４０００Å程
度とし、その上に形成された酸化シリコン薄膜３の膜厚
を同じく１０００Å程度とした場合のトランジスタ特性
を示す。
【００１１】図４（Ａ）から明らかなように、ＮＭＯＳ
ＦＥＴの場合には、窒化シリコン薄膜２の膜厚が実線で
示す５００Å程度であるとリーク電流が大きくなり、そ
れ以外の１０００〜４０００Å程度であるとトランジス
タ特性が良好であることが判る。したがって、ＮＭＯＳ
ＦＥＴを製造する場合には、窒化シリコン薄膜２の膜厚
を１０００〜４０００Å程度とする方が望ましい。一
方、図４（Ｂ）から明らかなように、ＰＭＯＳＦＥＴの
場合には、窒化シリコン薄膜の膜厚が二点鎖線で示す４
０００Å程度であるとリーク電流が大きくなり、それ以
外の５００〜２０００Å程度であるとトランジスタ特性
が良好であることが判る。したがって、ＰＭＯＳＦＥＴ
を製造する場合には、窒化シリコン薄膜の膜厚を５００
〜２０００Å程度とする方が望ましい。なお、以上のこ
とから明らかなように、同一のガラス基板上にＮＭＯＳ
ＦＥＴとＰＭＯＳＦＥＴとからなるＣＭＯＳＦＥＴを形
成する場合には、窒化シリコン薄膜の膜厚を１０００〜
２０００Å程度とすると、両トランジスタの特性を共に
良好とすることができる。
ＦＥＴの場合には、窒化シリコン薄膜２の膜厚が実線で
示す５００Å程度であるとリーク電流が大きくなり、そ
れ以外の１０００〜４０００Å程度であるとトランジス
タ特性が良好であることが判る。したがって、ＮＭＯＳ
ＦＥＴを製造する場合には、窒化シリコン薄膜２の膜厚
を１０００〜４０００Å程度とする方が望ましい。一
方、図４（Ｂ）から明らかなように、ＰＭＯＳＦＥＴの
場合には、窒化シリコン薄膜の膜厚が二点鎖線で示す４
０００Å程度であるとリーク電流が大きくなり、それ以
外の５００〜２０００Å程度であるとトランジスタ特性
が良好であることが判る。したがって、ＰＭＯＳＦＥＴ
を製造する場合には、窒化シリコン薄膜の膜厚を５００
〜２０００Å程度とする方が望ましい。なお、以上のこ
とから明らかなように、同一のガラス基板上にＮＭＯＳ
ＦＥＴとＰＭＯＳＦＥＴとからなるＣＭＯＳＦＥＴを形
成する場合には、窒化シリコン薄膜の膜厚を１０００〜
２０００Å程度とすると、両トランジスタの特性を共に
良好とすることができる。
【００１２】なお、この発明によれば、レーザを照射し
た後のガラス基板の反りを防止する効果がある。次にこ
の理由について説明する。図５（Ａ）は下地層が窒化シ
リコン薄膜２と酸化シリコン薄膜３の２層構造である場
合の応力の関係を示し、図５（Ｂ）は下地層が窒化シリ
コン薄膜２単層である従来の場合の応力の関係を示した
ものである。この場合、窒化シリコン薄膜２ではその熱
膨張係数がガラス基板１の熱膨張係数よりも大きいので
レーザ照射時の温度から室温に戻るとき引張応力が生
じ、酸化シリコン薄膜３およびポリシリコン薄膜５では
その各熱膨張係数が共にガラス基板１の熱膨張係数より
も小さいので圧縮応力が生じる。しかるに、図５（Ｂ）
の場合には、膜厚および組成の違いから、ポリシリコン
薄膜５に生じる圧縮応力よりも窒化シリコン薄膜２に生
じる引張応力の方が大きく、このためガラス基板１が凸
状に反ってしまう（下地層が酸化シリコン薄膜単層であ
る場合には、ガラス基板が凹状に反ってしまう。）。
た後のガラス基板の反りを防止する効果がある。次にこ
の理由について説明する。図５（Ａ）は下地層が窒化シ
リコン薄膜２と酸化シリコン薄膜３の２層構造である場
合の応力の関係を示し、図５（Ｂ）は下地層が窒化シリ
コン薄膜２単層である従来の場合の応力の関係を示した
ものである。この場合、窒化シリコン薄膜２ではその熱
膨張係数がガラス基板１の熱膨張係数よりも大きいので
レーザ照射時の温度から室温に戻るとき引張応力が生
じ、酸化シリコン薄膜３およびポリシリコン薄膜５では
その各熱膨張係数が共にガラス基板１の熱膨張係数より
も小さいので圧縮応力が生じる。しかるに、図５（Ｂ）
の場合には、膜厚および組成の違いから、ポリシリコン
薄膜５に生じる圧縮応力よりも窒化シリコン薄膜２に生
じる引張応力の方が大きく、このためガラス基板１が凸
状に反ってしまう（下地層が酸化シリコン薄膜単層であ
る場合には、ガラス基板が凹状に反ってしまう。）。
【００１３】これを解決する方法としては、窒化シリコ
ン薄膜２の膜厚を薄くするか、ポリシリコン薄膜５の膜
厚を厚くすることが考えられるが、前者の場合ガラス基
板１からの不純物の浸透が生じ、後者の場合にはポリシ
リコン薄膜５にクラックが生じ、いずれにしてもトラン
ジスタ特性が劣化するという問題がある。これに対し
て、図５（Ａ）の場合には、酸化シリコン薄膜３に引張
応力が生じるので、ポリシリコン薄膜５に生じる引張応
力と酸化シリコン薄膜３に生じる引張応力との和が窒化
シリコン薄膜２に生じる圧縮応力とほぼ釣り合う状態と
なり、したがってガラス基板１がいずれの方向にも反ら
ないようにすることができる。
ン薄膜２の膜厚を薄くするか、ポリシリコン薄膜５の膜
厚を厚くすることが考えられるが、前者の場合ガラス基
板１からの不純物の浸透が生じ、後者の場合にはポリシ
リコン薄膜５にクラックが生じ、いずれにしてもトラン
ジスタ特性が劣化するという問題がある。これに対し
て、図５（Ａ）の場合には、酸化シリコン薄膜３に引張
応力が生じるので、ポリシリコン薄膜５に生じる引張応
力と酸化シリコン薄膜３に生じる引張応力との和が窒化
シリコン薄膜２に生じる圧縮応力とほぼ釣り合う状態と
なり、したがってガラス基板１がいずれの方向にも反ら
ないようにすることができる。
【００１４】
【発明の効果】以上説明したように、この発明によれ
ば、下側下地層をガラス中に含まれる不純物の浸透性の
悪いもの例えば窒化シリコン薄膜によって構成している
とともに上側下地層を熱伝導率の低いもの例えば酸化シ
リコン薄膜によって構成しているので、ガラス基板から
の不純物の浸透を十分に防ぐことができるとともに、粒
径の大きな良質の半導体薄膜を得ることができる。ま
た、レーザを照射した後のガラス基板の反りを防止する
ことができる。
ば、下側下地層をガラス中に含まれる不純物の浸透性の
悪いもの例えば窒化シリコン薄膜によって構成している
とともに上側下地層を熱伝導率の低いもの例えば酸化シ
リコン薄膜によって構成しているので、ガラス基板から
の不純物の浸透を十分に防ぐことができるとともに、粒
径の大きな良質の半導体薄膜を得ることができる。ま
た、レーザを照射した後のガラス基板の反りを防止する
ことができる。
【図１】この発明の一実施例を適用した薄膜トランジス
タの製造に際し、アモルファスシリコン薄膜を結晶化し
てポリシリコン薄膜とした状態の断面図。
タの製造に際し、アモルファスシリコン薄膜を結晶化し
てポリシリコン薄膜とした状態の断面図。
【図２】同薄膜トランジスタの製造に際し、完成した状
態の断面図。
態の断面図。
【図３】下地層が酸化シリコン薄膜単層および窒化シリ
コン薄膜単層である場合のポリシリコン薄膜の結晶化度
の下地依存性を示す図。
コン薄膜単層である場合のポリシリコン薄膜の結晶化度
の下地依存性を示す図。
【図４】（Ａ）は図２に示す薄膜トランジスタがＮＭＯ
ＳＦＥＴである場合のトランジスタ特性の下地膜厚依存
性を示す図、（Ｂ）はＰＭＯＳＦＥＴである場合のトラ
ンジスタ特性の下地膜厚依存性を示す図。
ＳＦＥＴである場合のトランジスタ特性の下地膜厚依存
性を示す図、（Ｂ）はＰＭＯＳＦＥＴである場合のトラ
ンジスタ特性の下地膜厚依存性を示す図。
【図５】（Ａ）は下地層が窒化シリコン薄膜と酸化シリ
コン薄膜の２層構造である場合の応力の関係を示す図、
（Ｂ）は下地層が窒化シリコン薄膜単層である場合の応
力の関係を示す図。
コン薄膜の２層構造である場合の応力の関係を示す図、
（Ｂ）は下地層が窒化シリコン薄膜単層である場合の応
力の関係を示す図。
１ ガラス基板 ２ 窒化シリコン薄膜（下側下地層） ３ 酸化シリコン薄膜（上側下地層） ４ アモルファスシリコン薄膜 ５ ポリシリコン薄膜
Claims (9)
- 【請求項１】 ガラス基板上にガラス中に含まれる不純
物の浸透性の悪い下側下地層と熱伝導率の低い上側下地
層とを堆積し、前記上側下地層上に堆積した半導体薄膜
にレーザを照射して該半導体薄膜を結晶化することを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記下側下地層は窒化シリコン薄膜から
なることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 前記上側下地層は酸化シリコン薄膜から
なることを特徴とする請求項２記載の半導体装置の製造
方法。 - 【請求項４】 前記窒化シリコン薄膜の膜厚は５００〜
２０００Å程度であることを特徴とする請求項２記載の
半導体装置の製造方法。 - 【請求項５】 前記半導体薄膜を活性層とするＰＭＯＳ
ＦＥＴを形成することを特徴とする請求項４記載の半導
体装置の製造方法。 - 【請求項６】 前記窒化シリコン薄膜の膜厚は１０００
〜４０００Å程度であることを特徴とする請求項２記載
の半導体装置の製造方法。 - 【請求項７】 前記半導体薄膜を活性層とするＮＭＯＳ
ＦＥＴを形成することを特徴とする請求項６記載の半導
体装置の製造方法。 - 【請求項８】 前記窒化シリコン薄膜の膜厚は１０００
〜２０００Å程度であることを特徴とする請求項２記載
の半導体装置の製造方法。 - 【請求項９】 前記半導体薄膜を活性層とするＰＭＯＳ
ＦＥＴおよびＮＭＯＳＦＥＴを形成することを特徴とす
る請求項８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30589092A JPH06132306A (ja) | 1992-10-21 | 1992-10-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30589092A JPH06132306A (ja) | 1992-10-21 | 1992-10-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132306A true JPH06132306A (ja) | 1994-05-13 |
Family
ID=17950545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30589092A Pending JPH06132306A (ja) | 1992-10-21 | 1992-10-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132306A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995034916A1 (fr) * | 1994-06-15 | 1995-12-21 | Seiko Epson Corporation | Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique |
| EP0811868A1 (en) * | 1996-06-04 | 1997-12-10 | Canon Kabushiki Kaisha | Liquid crystal display apparatus and fabrication process thereof |
| US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| US6043512A (en) * | 1996-09-06 | 2000-03-28 | Sharp Kaubushiki Kaisha | Thin film semiconductor device and method for producing the same |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| JP2004153232A (ja) * | 2002-10-30 | 2004-05-27 | Sharp Corp | 半導体素子の製造方法およびその方法により製造された半導体素子 |
| US7217605B2 (en) | 2000-11-29 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and method of manufacturing a semiconductor device |
| US7245338B2 (en) | 2002-07-30 | 2007-07-17 | Hitachi Displays, Ltd. | Liquid crystal display device |
-
1992
- 1992-10-21 JP JP30589092A patent/JPH06132306A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335542B2 (en) | 1994-06-15 | 2002-01-01 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US6972433B2 (en) | 1994-06-15 | 2005-12-06 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| WO1995034916A1 (fr) * | 1994-06-15 | 1995-12-21 | Seiko Epson Corporation | Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique |
| US5858819A (en) * | 1994-06-15 | 1999-01-12 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US6017779A (en) * | 1994-06-15 | 2000-01-25 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| CN1052116C (zh) * | 1994-06-15 | 2000-05-03 | 精工爱普生株式会社 | 薄膜半导体器件的制造方法 |
| KR100306527B1 (ko) * | 1994-06-15 | 2002-06-26 | 구사마 사부로 | 박막반도체장치의제조방법,박막반도체장치 |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US6660572B2 (en) | 1995-12-14 | 2003-12-09 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US6097453A (en) * | 1996-06-04 | 2000-08-01 | Canon Kabushiki Kaisha | Display apparatus and fabrication process thereof |
| EP0811868A1 (en) * | 1996-06-04 | 1997-12-10 | Canon Kabushiki Kaisha | Liquid crystal display apparatus and fabrication process thereof |
| US6043512A (en) * | 1996-09-06 | 2000-03-28 | Sharp Kaubushiki Kaisha | Thin film semiconductor device and method for producing the same |
| US7217605B2 (en) | 2000-11-29 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and method of manufacturing a semiconductor device |
| US7245338B2 (en) | 2002-07-30 | 2007-07-17 | Hitachi Displays, Ltd. | Liquid crystal display device |
| US7440042B2 (en) | 2002-07-30 | 2008-10-21 | Hitachi Displays, Ltd. | Liquid crystal display device |
| JP2004153232A (ja) * | 2002-10-30 | 2004-05-27 | Sharp Corp | 半導体素子の製造方法およびその方法により製造された半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
| JPS59195871A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH084067B2 (ja) | 半導体装置の製造方法 | |
| JPS643045B2 (ja) | ||
| JP2003086604A (ja) | 薄膜半導体装置及びその基板ならびにその製造方法 | |
| JPH06132306A (ja) | 半導体装置の製造方法 | |
| KR100695154B1 (ko) | 실리콘 박막 트랜지스터 및 이의 제조방법 | |
| JP2002151410A (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| Kawamura et al. | Laser recrystallization of Si over SiO2 with a heat‐sink structure | |
| JPH0362971A (ja) | 薄膜トランジスタ | |
| US6884665B2 (en) | Method for manufacturing thin film transistor | |
| JP2534980B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH0438140B2 (ja) | ||
| JPH0580159B2 (ja) | ||
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JPS643046B2 (ja) | ||
| US20020197829A1 (en) | Method of manufacturing polycrystalline film and semiconductor device | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06334183A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS6315471A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 |