JPS5885520A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5885520A
JPS5885520A JP56184697A JP18469781A JPS5885520A JP S5885520 A JPS5885520 A JP S5885520A JP 56184697 A JP56184697 A JP 56184697A JP 18469781 A JP18469781 A JP 18469781A JP S5885520 A JPS5885520 A JP S5885520A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
single crystal
amorphous
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56184697A
Other languages
English (en)
Inventor
Masayoshi Koba
木場　正義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56184697A priority Critical patent/JPS5885520A/ja
Publication of JPS5885520A publication Critical patent/JPS5885520A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に絶縁基板上
に層設された非晶質或いは多結晶半導体をレーザ光等で
照射加熱して単結晶化させる技術に関するものである。
従来、絶縁性基板上に半導体素子を形成した構造の半導
体装置として良く知られているものにＳＯＳ　＜ンリコ
ン・オン・サファイヤ）方式がある。この構造は一枚の
サファイア基板上に例えばＭｏｓトランジスタ等を確実
な素子分離を行なって集積することができるが、一方ザ
ファイア基板が高価であること、エピタキシアル成長さ
せたンリコンの膜質が向上しないこと等の難点も有して
いる。壕だ最近注目されている技術として絶縁性基板上
に堆積した非晶質或いは多結晶シリコンにレーザ光を照
射して加熱し、単結晶ンリコンを作製する方法がある。
即ち、グラフオエピタキシー、ブリッジングエピタキシ
ー、島状構造エピタキシー等の方法がそれである。しか
し未だ実用に耐えるものは完成されていないのが実情で
ある。
本発明は絶縁性基板上に半導体素子が形成された構ａの
半導体装置の製造技術に於ける将来の重要性と不満足な
現状に鑑み、種々の新規な技術的手段を駆使することに
より実用的価値を飛躍的に向上せしめた半導体装置の製
造方法を提供することを目的とするものである。
一般に非晶質半導体或いは結晶粒子の微細な多結晶半導
体等は、単結晶半導体に比較するとレーザ光等に対する
光吸収係数が大きく、それにより良好な加熱、アニール
が可能であることから、その特性を利用して非晶質或い
は多結晶半導体層の単結晶化を行なうことができ、従っ
て従来得られなかった構成の半導体装置の製造も可能に
なると考えられる。ところで非晶質或いは多結晶半導体
層の一部の領域に適当な不純物をイオン注入法等で高密
度に導入すると、不純物を導入した領域は不純物が導入
されていない領域より光吸収係数が低下してレーザ光等
の光吸収量が低下し、レーザ光照射下で加熱され難くな
る現象がある。またこれと逆の操作で光吸収係数を増大
させて前述と逆の効果を得ることもできる。例えば、非
晶質シリコンに酸素或いは窒素を約ＩＱＩ６イオン／ｄ
程度以上イオン注入してやると非晶質シリコンの光学的
バンドギャップが大きくなり、レーザ光に対する光吸収
係数が注入前より低下するので、イオン注入領域および
イオン未注入領域の全領域をレーザ光照射し加熱アニー
ルすると、イオン注入された領域よりイオン注入されな
かった領域の方が急速に高温捷で加熱される。
本発明の骨子は上記特性を利用するところにあり、非晶
質或いは多結晶半導体層の適当な領域にイオン注入等に
より適当な不純物を導入した後レーザ光等により照射加
熱し、半導体層の表面全域を単結晶に変換すること或い
は適当な領域だけ選択的に単結晶化することを基本とす
る。
以下本発明を実施例に従って図面を参照しながら詳説す
る。
第１図（ａ）乃至（ｇ）は本発明の１実施例を説明する
半導体装置の製造工程断面図であり、以下工程順に説明
する。
＋１）い捷、絶縁性基板１０として、パイレックスガラ
ス等のガラス、シリコン単結晶の熱酸化シリコン、石英
、あるいは適当な金属表面を絶縁物で覆った基板等を用
い、その表面には非晶質或いは多結晶のシリコン半導体
層１１を蒸着法或いはスパッタリング法等によって０．
５〜１μｍ程度の厚さに被着形成する。（第１図（ａ）
） （２）次に、非晶質或いは多結晶シリコン半導体層１１
上にレジスト層或いはプラズマＣＶＤ法、スパッタリン
グ法等を用いた二酸化シリコン層等の絶縁体膜１２を形
成する。（第１図（ｂ））（３）次に、レジスト層或い
は二酸化シリコン層をフォト・リソグラフィ法により蝕
刻し、開孔１３を形成する。（第１図（Ｃ）） （４）次に絶縁体膜１２及び開孔１３全面にイオン注入
法により酸素イオン１４を少なくとも１０１６イオン／
−以上注入して酸素イオン注入領域１５を形成する。（
第１図（ｄ）） （５）次に絶縁体膜１２をドライエツチング法等によ、
す、除去し、部分的に酸素イオン注入された領域１５及
び酸素イオン注入されなかった領域■６を有する半導体
層１１の全域を露出させる。（第１図（ｅ）） （６）そして、半導体層１１をレーザ光１７で照射加熱
しながら走査して酸素イオン１４を注入されなかった領
域１６を単結晶シリコン１８に変換する。（第１図（ｆ
））この場合、半導体層１１の酸素イオンが注入された
領域でも注入酸素イオン濃度が低い極く薄い表面層は酸
素イオン注入されなかった領域と同様に単結晶シリコン
化するので第１図（ｆ）において斜線部分がすべて単結
晶シリコン１８となる。
別の工程例として第１図（ｅ）に示した工程（５）の次
に酸素イオン１４を注入した領域において、表面から深
さ方向へ酸素イオン濃度が低い表面層即ち注入酸素イオ
ン濃度分布の極大値より約１桁酸素イオン濃度が低い部
分をあらかじめ酸素イオン注入されなかった領域１６の
表面層をも含めて除去しておく。そして半導体層１１を
レーザ光１７で照射加熱しながら走査すると酸素イオン
１４を注入されなかった領域１６のみが選択的に加熱さ
れ、単結晶シリコン１８に変換される。（第１図（ｇ）
）上記工程で得られた単結晶シリコンはいずれも均一で
極めて良質なものである。そして半導体層１１の酸素イ
オンを注入してレーザ光照射加熱が不充分にしかなされ
なかった領域１５は比抵抗の高い非晶質或いは多結晶の
捷まに残存するので、これを半導体装置の素子間分離絶
縁層として利用することができる。
こうして得られた単結晶１７に通常の集積化技術におい
て知られたプロセスにより各種の回路素子を形成するこ
とができるが、ここでは１実施例としてＳＯ８技術に基
く回路素子形成について工程（６）の次に続く工程とし
て第２図とともに説明する。即ち第２図に示すように、
イオン注入法によりソース領域１９．ドレイン領域２０
およびチャネル領域２１を形成した後ゲート酸化膜２２
を設け、ソース電極２３、ドレイン電極２４およびゲー
ト電極２５を配線して半導体装置が構成される。
尚、第２図には便宜上、１個のＭＯＳトランジスタのみ
示しだが、他の複数個の単結晶シリコン領域にもＭＯＳ
トランジスタその他抵抗等の回路素子を形成し集積回路
を構成することができる。その場合第１図（ｇ）におい
てレーザアニールされず非晶質或いは多結晶シリコンの
ま捷で残存している領域は高比抵抗領域であり、そのま
ま素子間分離層として利用することができる。尚、半導
体層はシリコンに限定されるものではなく、他の半導体
材料を用いることも可能である。
以上詳説した如く、本発明は絶縁性基板上に非晶質或い
は多結晶半導体層を形成する工程と半導体層上にレジス
トや絶縁物の層を形成し、レジストや絶縁物の層の一部
を蝕刻により除去し開孔することにより開孔を通して半
導体層にイオン注入等により不純物を導入し、高不純物
領域と不純物の導入されない領域を形成する工程と然る
後にレジストや絶縁物の層を完全に除去するか或いは残
存せしめたまま半導体層をレーザ光等によって照射加熱
し不純物の導入されない領域を単結晶化せしめ或いはま
た不純物濃度の低い表面層をも単結晶化せしめる工程と
を結合することにより半導体装置を制御性良く製造する
技術であり、絶縁基板に非晶質又は多結晶半導体装置し
てこれを単結晶化して素子構成層とすることを基本とす
る新規な半導体装置の製造方法として非常に実用性の高
い技術である。
【図面の簡単な説明】
第１図は本発明の１実施例を説明する半導体装置の製造
工程断面図である。第２図は本発明により得られる半導
体装置の１実施例を示す構成断面図である。 １０・・・絶縁性基板、１１・・・半導体層、１２・・
・絶縁体膜、１３・開孔、１５　酸素イオン注入領域、
１８　・単結晶シリコン。 代理人　弁理士　　福　士　愛　彦 （９） ７９

Claims (1)

  1. 【特許請求の範囲】 １、絶縁性基板上に非晶質または多結晶から成る半導体
    層を形成する工程と、該半導体層上にマスク層を形成し
    、該マスク層に開孔を穿設する工程と、該開孔を介して
    前記半導体層に不純物を導入する工程と、前記半導体層
    を熱エネルギーの照射により加熱し選択的に単結晶化せ
    しめる工程とを具備してなることを特徴とする半導体装
    置の製造方法。 ２　熱エネルギーの照射をレーザ光で行なった特許請求
    の範囲第１項記載の半導体装置の製造方法。 ３　半導体層の複数個所を単結晶化せしめるとともにそ
    の周囲の不純物が導入された非晶質または多結晶半導体
    層を素子分離用高抵抗層として残存せしめた特許請求の
    範囲第１項記載の半導体装置の製造方法。
JP56184697A 1981-11-17 1981-11-17 半導体装置の製造方法 Pending JPS5885520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56184697A JPS5885520A (ja) 1981-11-17 1981-11-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56184697A JPS5885520A (ja) 1981-11-17 1981-11-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5885520A true JPS5885520A (ja) 1983-05-21

Family

ID=16157790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56184697A Pending JPS5885520A (ja) 1981-11-17 1981-11-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5885520A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016466A (ja) * 1983-07-08 1985-01-28 Seiko Epson Corp 半導体装置
EP0390607A2 (en) * 1989-03-31 1990-10-03 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
US4963503A (en) * 1984-04-09 1990-10-16 Hosiden Electronics Co., Ltd. Method of manufacturing liquid crystal display device
JPH0520390U (ja) * 1991-08-26 1993-03-12 日本軽金属株式会社 電磁波シールドパネルの連結構造
JPH07153684A (ja) * 1993-11-29 1995-06-16 Nec Corp 半導体薄膜の製造方法
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016466A (ja) * 1983-07-08 1985-01-28 Seiko Epson Corp 半導体装置
US4963503A (en) * 1984-04-09 1990-10-16 Hosiden Electronics Co., Ltd. Method of manufacturing liquid crystal display device
EP0390607A2 (en) * 1989-03-31 1990-10-03 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
JPH0520390U (ja) * 1991-08-26 1993-03-12 日本軽金属株式会社 電磁波シールドパネルの連結構造
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH07153684A (ja) * 1993-11-29 1995-06-16 Nec Corp 半導体薄膜の製造方法

Similar Documents

Publication Publication Date Title
US4448632A (en) Method of fabricating semiconductor devices
JPH08236640A (ja) 半導体基板上への厚さの異なるゲート酸化物の形成プロセス
JPH0115134B2 (ja)
JPS643045B2 (ja)
JPS58116764A (ja) 半導体装置の製造方法
JPS5885520A (ja) 半導体装置の製造方法
JPH0582441A (ja) 炭化シリコンバイポーラ半導体装置およびその製造方法
JPS643046B2 (ja)
JP2718074B2 (ja) 薄膜半導体層の形成方法
JPS621220A (ja) 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法
JPH0467336B2 (ja)
JPS5860556A (ja) 半導体装置の製法
JPS58175844A (ja) 半導体装置の製造方法
JPS628007B2 (ja)
JPH0231468A (ja) 浮遊ゲート型半導体記憶装置の製造方法
JPS62202559A (ja) 半導体装置及びその製造方法
JPS643047B2 (ja)
JPS5934626A (ja) 半導体膜形成方法
JPS6116530A (ja) 半導体装置の製造方法
JPH01264214A (ja) 半導体装置の製造方法
JPS63278217A (ja) 半導体基板の製造方法
JPS6248015A (ja) 半導体層の固相成長方法
JPS5825271A (ja) 半導体装置の製造方法
JPH0451977B2 (ja)
JPS6151874A (ja) Ｓｏｉ−ｍｏｓの製造方法