JPH06334183A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH06334183A JPH06334183A JP14130393A JP14130393A JPH06334183A JP H06334183 A JPH06334183 A JP H06334183A JP 14130393 A JP14130393 A JP 14130393A JP 14130393 A JP14130393 A JP 14130393A JP H06334183 A JPH06334183 A JP H06334183A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- transistor
- base layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ガラス基板上に窒化シリコン薄膜からなる下
側下地層が設けられ、この下側下地層上に酸化シリコン
薄膜からなる上側下地層が設けられ、この上側下地層上
にＰＭＯＳ薄膜トランジスタ用の半導体薄膜とＮＭＯＳ
薄膜トランジスタ用の半導体薄膜が設けられたものにお
いて、両トランジスタの特性を共に最適とする。 【構成】 ＮＭＯＳ薄膜トランジスタ２では、下側下地
層２１の膜厚を２０００Å程度とすると、トランジスタ
特性を最適とすることができる。一方、ＰＭＯＳ薄膜ト
ランジスタ３では、下側下地層３２の膜厚を５００Å程
度とすると、トランジスタ特性を最適とすることができ
る。したがって、両トランジスタの特性を共に最適とす
ることができる。
側下地層が設けられ、この下側下地層上に酸化シリコン
薄膜からなる上側下地層が設けられ、この上側下地層上
にＰＭＯＳ薄膜トランジスタ用の半導体薄膜とＮＭＯＳ
薄膜トランジスタ用の半導体薄膜が設けられたものにお
いて、両トランジスタの特性を共に最適とする。 【構成】 ＮＭＯＳ薄膜トランジスタ２では、下側下地
層２１の膜厚を２０００Å程度とすると、トランジスタ
特性を最適とすることができる。一方、ＰＭＯＳ薄膜ト
ランジスタ３では、下側下地層３２の膜厚を５００Å程
度とすると、トランジスタ特性を最適とすることができ
る。したがって、両トランジスタの特性を共に最適とす
ることができる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタおよ
びその製造方法に関し、特に、ガラス基板上にＰＭＯＳ
薄膜トランジスタとＮＭＯＳ薄膜トランジスタとを備え
た薄膜トランジスタおよびその製造方法に関する。
びその製造方法に関し、特に、ガラス基板上にＰＭＯＳ
薄膜トランジスタとＮＭＯＳ薄膜トランジスタとを備え
た薄膜トランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】例えば、ガラス基板上に堆積したアモル
ファスシリコン薄膜を結晶化して薄膜トランジスタを製
造する場合、ガラス基板の上面に、ガラス基板からの不
純物の浸透を防ぎかつガラス基板表面の傷を被うための
下地層を堆積し、下地層の上面にアモルファスシリコン
薄膜を堆積し、アモルファスシリコン薄膜にエキシマレ
ーザを照射することにより、アモルファスシリコン薄膜
を結晶化してポリシリコン薄膜とし、このポリシリコン
薄膜を素子分離して薄膜トランジスタ形成領域を形成す
るようにしている。この場合、下地層としては、窒化シ
リコン薄膜または酸化シリコン薄膜が用いられている。
ファスシリコン薄膜を結晶化して薄膜トランジスタを製
造する場合、ガラス基板の上面に、ガラス基板からの不
純物の浸透を防ぎかつガラス基板表面の傷を被うための
下地層を堆積し、下地層の上面にアモルファスシリコン
薄膜を堆積し、アモルファスシリコン薄膜にエキシマレ
ーザを照射することにより、アモルファスシリコン薄膜
を結晶化してポリシリコン薄膜とし、このポリシリコン
薄膜を素子分離して薄膜トランジスタ形成領域を形成す
るようにしている。この場合、下地層としては、窒化シ
リコン薄膜または酸化シリコン薄膜が用いられている。
【０００３】しかるに、下地層が窒化シリコン薄膜から
なる場合には、緻密な構造の薄膜であるので、ガラス基
板からの不純物の浸透を十分に防ぐことができるが、熱
伝導率が比較的高いので、エキシマレーザの照射により
高温となって溶融したアモルファスシリコン薄膜から窒
化シリコン薄膜に放出される単位時間当たりの熱量が比
較的大きく、このためアモルファスシリコン薄膜の温度
がレーザ照射後短時間で下がってしまい、この結果粒径
の大きな良質のポリシリコン薄膜を得ることができず、
ひいてはトランジスタ特性が劣化するという問題があっ
た。一方、下地層が酸化シリコン薄膜からなる場合に
は、熱伝導率が比較的低いので、粒径の大きな良質のポ
リシリコン薄膜を得ることができるが、緻密な構造の薄
膜でないので、ガラス基板からの不純物の浸透が生じ、
このためトランジスタ特性が劣化するという問題があっ
た。なお、酸化シリコン薄膜の膜厚を大きくすると、ガ
ラス基板からの不純物の浸透を十分に防ぐことができる
が、成膜に時間がかかるばかりでなく、クラックが発生
してしまうという別の問題があった。
なる場合には、緻密な構造の薄膜であるので、ガラス基
板からの不純物の浸透を十分に防ぐことができるが、熱
伝導率が比較的高いので、エキシマレーザの照射により
高温となって溶融したアモルファスシリコン薄膜から窒
化シリコン薄膜に放出される単位時間当たりの熱量が比
較的大きく、このためアモルファスシリコン薄膜の温度
がレーザ照射後短時間で下がってしまい、この結果粒径
の大きな良質のポリシリコン薄膜を得ることができず、
ひいてはトランジスタ特性が劣化するという問題があっ
た。一方、下地層が酸化シリコン薄膜からなる場合に
は、熱伝導率が比較的低いので、粒径の大きな良質のポ
リシリコン薄膜を得ることができるが、緻密な構造の薄
膜でないので、ガラス基板からの不純物の浸透が生じ、
このためトランジスタ特性が劣化するという問題があっ
た。なお、酸化シリコン薄膜の膜厚を大きくすると、ガ
ラス基板からの不純物の浸透を十分に防ぐことができる
が、成膜に時間がかかるばかりでなく、クラックが発生
してしまうという別の問題があった。
【０００４】そこで、最近では、ガラス基板上に窒化シ
リコン薄膜からなる下側下地層を堆積し、この下側下地
層上に酸化シリコン薄膜からなる上側下地層を堆積し、
そして上側下地層上に堆積した半導体薄膜にレーザを照
射して該半導体薄膜を結晶化するようにした薄膜トラン
ジスタの製造方法が考えられている（特願平４−３０５
８９０号参照）。このような薄膜トランジスタの製造方
法によれば、下側下地層をガラス基板中に含まれる不純
物の浸透性の悪い窒化シリコン薄膜によって構成してい
るので、ガラス基板からの不純物の浸透を十分に防ぐこ
とができ、また上側下地層を熱伝導率の低い酸化シリコ
ン薄膜によって構成しているので、粒径の大きな良質の
半導体薄膜を得ることができる。
リコン薄膜からなる下側下地層を堆積し、この下側下地
層上に酸化シリコン薄膜からなる上側下地層を堆積し、
そして上側下地層上に堆積した半導体薄膜にレーザを照
射して該半導体薄膜を結晶化するようにした薄膜トラン
ジスタの製造方法が考えられている（特願平４−３０５
８９０号参照）。このような薄膜トランジスタの製造方
法によれば、下側下地層をガラス基板中に含まれる不純
物の浸透性の悪い窒化シリコン薄膜によって構成してい
るので、ガラス基板からの不純物の浸透を十分に防ぐこ
とができ、また上側下地層を熱伝導率の低い酸化シリコ
ン薄膜によって構成しているので、粒径の大きな良質の
半導体薄膜を得ることができる。
【０００５】
【発明が解決しようとする課題】ところで、このような
薄膜トランジスタの製造方法により、同一のガラス基板
上にＰＭＯＳ薄膜トランジスタとＮＭＯＳ薄膜トランジ
スタとを形成する場合、特に窒化シリコン薄膜からなる
下側下地層の膜厚が一様であると、ＰＭＯＳ薄膜トラン
ジスタとＮＭＯＳ薄膜トランジスタとの特性の相違によ
り、両トランジスタの特性を共に最適とすることができ
ないということが判明した。この発明の目的は、両トラ
ンジスタの特性を共に最適とすることのできる薄膜トラ
ンジスタおよびその製造方法を提供することにある。
薄膜トランジスタの製造方法により、同一のガラス基板
上にＰＭＯＳ薄膜トランジスタとＮＭＯＳ薄膜トランジ
スタとを形成する場合、特に窒化シリコン薄膜からなる
下側下地層の膜厚が一様であると、ＰＭＯＳ薄膜トラン
ジスタとＮＭＯＳ薄膜トランジスタとの特性の相違によ
り、両トランジスタの特性を共に最適とすることができ
ないということが判明した。この発明の目的は、両トラ
ンジスタの特性を共に最適とすることのできる薄膜トラ
ンジスタおよびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタは、ガラス基板上に窒化シリコン薄膜からなる
下側下地層が設けられ、該下側下地層上に酸化シリコン
薄膜からなる上側下地層が設けられ、該上側下地層上に
ＰＭＯＳ薄膜トランジスタ用の半導体薄膜とＮＭＯＳ薄
膜トランジスタ用の半導体薄膜とが設けられた薄膜トラ
ンジスタにおいて、前記ＰＭＯＳ薄膜トランジスタ用の
半導体薄膜下の前記下側下地層の膜厚を前記ＮＭＯＳ薄
膜トランジスタ用の半導体薄膜下の前記下側下地層の膜
厚よりも薄く形成したものである。請求項２記載の薄膜
トランジスタは、前記下側下地層は複数の層よりなり、
前記ＰＭＯＳ薄膜トランジスタ用の半導体薄膜下の前記
下側下地層の層数は前記ＮＭＯＳ薄膜トランジスタ用の
半導体薄膜下の前記下側下地層の層数より少ないように
したものである。請求項３記載の薄膜トランジスタの製
造方法は、前記ＰＭＯＳ薄膜トランジスタ用の半導体薄
膜下の前記下側下地層はエッチングにより形成されるよ
うにしたものである。請求項４記載の薄膜トランジスタ
は、前記ＰＭＯＳ薄膜トランジスタ用の半導体薄膜下の
前記下側下地層の膜厚は５００Å程度であり、前記ＮＭ
ＯＳ薄膜トランジスタ用の半導体薄膜下の前記下側下地
層の膜厚は２０００Å程度であるようにしたものであ
る。
ンジスタは、ガラス基板上に窒化シリコン薄膜からなる
下側下地層が設けられ、該下側下地層上に酸化シリコン
薄膜からなる上側下地層が設けられ、該上側下地層上に
ＰＭＯＳ薄膜トランジスタ用の半導体薄膜とＮＭＯＳ薄
膜トランジスタ用の半導体薄膜とが設けられた薄膜トラ
ンジスタにおいて、前記ＰＭＯＳ薄膜トランジスタ用の
半導体薄膜下の前記下側下地層の膜厚を前記ＮＭＯＳ薄
膜トランジスタ用の半導体薄膜下の前記下側下地層の膜
厚よりも薄く形成したものである。請求項２記載の薄膜
トランジスタは、前記下側下地層は複数の層よりなり、
前記ＰＭＯＳ薄膜トランジスタ用の半導体薄膜下の前記
下側下地層の層数は前記ＮＭＯＳ薄膜トランジスタ用の
半導体薄膜下の前記下側下地層の層数より少ないように
したものである。請求項３記載の薄膜トランジスタの製
造方法は、前記ＰＭＯＳ薄膜トランジスタ用の半導体薄
膜下の前記下側下地層はエッチングにより形成されるよ
うにしたものである。請求項４記載の薄膜トランジスタ
は、前記ＰＭＯＳ薄膜トランジスタ用の半導体薄膜下の
前記下側下地層の膜厚は５００Å程度であり、前記ＮＭ
ＯＳ薄膜トランジスタ用の半導体薄膜下の前記下側下地
層の膜厚は２０００Å程度であるようにしたものであ
る。
【０００７】
【作用】この発明によれば、ＰＭＯＳ薄膜トランジスタ
用の半導体薄膜下の下側下地層の膜厚をＮＭＯＳ薄膜ト
ランジスタ用の半導体薄膜下の下側下地層の膜厚よりも
薄くしているので、各トランジスタ用の半導体薄膜下の
各下側下地層の膜厚を各トランジスタの特性に対して最
適とすることができ、したがって両トランジスタの特性
を共に最適とすることができる。
用の半導体薄膜下の下側下地層の膜厚をＮＭＯＳ薄膜ト
ランジスタ用の半導体薄膜下の下側下地層の膜厚よりも
薄くしているので、各トランジスタ用の半導体薄膜下の
各下側下地層の膜厚を各トランジスタの特性に対して最
適とすることができ、したがって両トランジスタの特性
を共に最適とすることができる。
【０００８】
【実施例】図１はこの発明の一実施例における薄膜トラ
ンジスタの要部を示したものである。この薄膜トランジ
スタでは、ガラス基板１の上面の各所定の個所にＮＭＯ
Ｓ薄膜トランジスタ２とＰＭＯＳ薄膜トランジスタ３と
が設けられている。このうちＮＭＯＳ薄膜トランジスタ
２では、ガラス基板１の上面に膜厚２０００Å程度の窒
化シリコン薄膜からなる下側下地層２１が設けられ、下
側下地層２１の上面に膜厚１０００Å程度の酸化シリコ
ン薄膜からなる上側下地層２２が設けられ、上側下地層
２２の上面にアモルファスシリコン薄膜を結晶化してな
るポリシリコン薄膜からなる半導体薄膜２３がパターン
形成されている。ＰＭＯＳ薄膜トランジスタ３では、ガ
ラス基板１の上面に膜厚５００Å程度の窒化シリコン薄
膜からなる下側下地層３１が膜厚の異なる下側下地層２
１に連続して設けられ、下側下地層３１の上面に膜厚１
０００Å程度の酸化シリコン薄膜からなる上側下地層３
２が上側下地層２２に連続して設けられ、上側下地層３
２の上面にアモルファスシリコン薄膜を結晶化してなる
ポリシリコン薄膜からなる半導体薄膜３３がパターン形
成されている。
ンジスタの要部を示したものである。この薄膜トランジ
スタでは、ガラス基板１の上面の各所定の個所にＮＭＯ
Ｓ薄膜トランジスタ２とＰＭＯＳ薄膜トランジスタ３と
が設けられている。このうちＮＭＯＳ薄膜トランジスタ
２では、ガラス基板１の上面に膜厚２０００Å程度の窒
化シリコン薄膜からなる下側下地層２１が設けられ、下
側下地層２１の上面に膜厚１０００Å程度の酸化シリコ
ン薄膜からなる上側下地層２２が設けられ、上側下地層
２２の上面にアモルファスシリコン薄膜を結晶化してな
るポリシリコン薄膜からなる半導体薄膜２３がパターン
形成されている。ＰＭＯＳ薄膜トランジスタ３では、ガ
ラス基板１の上面に膜厚５００Å程度の窒化シリコン薄
膜からなる下側下地層３１が膜厚の異なる下側下地層２
１に連続して設けられ、下側下地層３１の上面に膜厚１
０００Å程度の酸化シリコン薄膜からなる上側下地層３
２が上側下地層２２に連続して設けられ、上側下地層３
２の上面にアモルファスシリコン薄膜を結晶化してなる
ポリシリコン薄膜からなる半導体薄膜３３がパターン形
成されている。
【０００９】半導体薄膜２３、３３の中央部はチャネル
領域２３ａ、３３ａとされ、その両側はｎ型およびｐ型
の高濃度不純物領域からなるソース・ドレイン領域２３
ｂ、３３ｂとされている。半導体薄膜２３、３３の上面
には酸化シリコン薄膜からなる下側ゲート絶縁膜２４、
３４が設けられ、下側ゲート絶縁膜２４、３４の上面に
は窒化シリコン薄膜からなる上側ゲート絶縁膜２５、３
５が設けられている。チャネル領域２３ａ、３３ａに対
応する部分の上側ゲート絶縁膜２５、３５の上面にはク
ロムからなるゲート電極２６、３６がパターン形成され
ている。ゲート電極２６、３６および上側ゲート絶縁膜
２５、３５の全上面には層間絶縁膜２７、３７が設けら
れている。ソース・ドレイン領域２３ｂ、３３ｂに対応
する部分における層間絶縁膜２７、３７、上側ゲート絶
縁膜２５、３５および下側ゲート絶縁膜２４、３４には
コンタクトホール２８、３８が形成され、これらコンタ
クトホール２８、３８の部分にはアルミニウムからなる
ソース・ドレイン電極２９、３９がパターン形成されて
いる。
領域２３ａ、３３ａとされ、その両側はｎ型およびｐ型
の高濃度不純物領域からなるソース・ドレイン領域２３
ｂ、３３ｂとされている。半導体薄膜２３、３３の上面
には酸化シリコン薄膜からなる下側ゲート絶縁膜２４、
３４が設けられ、下側ゲート絶縁膜２４、３４の上面に
は窒化シリコン薄膜からなる上側ゲート絶縁膜２５、３
５が設けられている。チャネル領域２３ａ、３３ａに対
応する部分の上側ゲート絶縁膜２５、３５の上面にはク
ロムからなるゲート電極２６、３６がパターン形成され
ている。ゲート電極２６、３６および上側ゲート絶縁膜
２５、３５の全上面には層間絶縁膜２７、３７が設けら
れている。ソース・ドレイン領域２３ｂ、３３ｂに対応
する部分における層間絶縁膜２７、３７、上側ゲート絶
縁膜２５、３５および下側ゲート絶縁膜２４、３４には
コンタクトホール２８、３８が形成され、これらコンタ
クトホール２８、３８の部分にはアルミニウムからなる
ソース・ドレイン電極２９、３９がパターン形成されて
いる。
【００１０】次に、この薄膜トランジスタの製造方法の
一例について、図２を参照しながら説明する。まず、図
２（Ａ）に示すように、ガラス基板１の上面にプラズマ
ＣＶＤ装置を用いて下側窒化シリコン薄膜４１を１５０
０Å程度の厚さに堆積する。次に、図２（Ｂ）に示すよ
うに、ＰＭＯＳ薄膜トランジスタ形成領域４２よりもや
や大きめの領域に対応する部分の下側窒化シリコン薄膜
４１をエッチングして除去する。次に、図２（Ｃ）に示
すように、全上面にプラズマＣＶＤ装置を用いて上側窒
化シリコン薄膜４３を５００Å程度の厚さに堆積する。
次に、図２（Ｄ）に示すように、上側窒化シリコン薄膜
４３の上面にスパッタリング装置を用いて酸化シリコン
薄膜４４を１０００Å程度の厚さに堆積する。すると、
ＮＭＯＳ薄膜トランジスタ形成領域４５では、ガラス基
板１の上面に下側窒化シリコン薄膜４１と上側窒化シリ
コン薄膜４３との２層によって膜厚２０００Å程度の下
側下地層２１が形成され、この下側下地層２１の上面に
膜厚１０００Å程度の酸化シリコン薄膜４４からなる上
側下地層２２が形成されることになる。一方、ＰＭＯＳ
薄膜トランジスタ形成領域４２では、ガラス基板１の上
面に膜厚５００Å程度の上側窒化シリコン薄膜４３から
なる下側下地層３１が膜厚の異なる下側下地層２１に連
続して形成され、この下側下地層３１の上面に膜厚１０
００Å程度の酸化シリコン薄膜４４からなる上側下地層
３２が上側下地層２２と同時に連続して形成されること
になる。なお、図示していないが、ガラス基板１上にプ
ラズマＣＶＤ装置を用いて窒化シリコン薄膜を２０００
Å程度の厚さに１層のみ堆積し、反応性イオンエッチン
グにより、ＰＭＯＳ薄膜トランジスタ３用の半導体薄膜
下の窒化シリコン薄膜を１５００Å程度ハーフエッチン
グし、この窒化シリコン薄膜上に１０００Å程度の厚さ
の酸化シリコン薄膜を堆積しても同様である。
一例について、図２を参照しながら説明する。まず、図
２（Ａ）に示すように、ガラス基板１の上面にプラズマ
ＣＶＤ装置を用いて下側窒化シリコン薄膜４１を１５０
０Å程度の厚さに堆積する。次に、図２（Ｂ）に示すよ
うに、ＰＭＯＳ薄膜トランジスタ形成領域４２よりもや
や大きめの領域に対応する部分の下側窒化シリコン薄膜
４１をエッチングして除去する。次に、図２（Ｃ）に示
すように、全上面にプラズマＣＶＤ装置を用いて上側窒
化シリコン薄膜４３を５００Å程度の厚さに堆積する。
次に、図２（Ｄ）に示すように、上側窒化シリコン薄膜
４３の上面にスパッタリング装置を用いて酸化シリコン
薄膜４４を１０００Å程度の厚さに堆積する。すると、
ＮＭＯＳ薄膜トランジスタ形成領域４５では、ガラス基
板１の上面に下側窒化シリコン薄膜４１と上側窒化シリ
コン薄膜４３との２層によって膜厚２０００Å程度の下
側下地層２１が形成され、この下側下地層２１の上面に
膜厚１０００Å程度の酸化シリコン薄膜４４からなる上
側下地層２２が形成されることになる。一方、ＰＭＯＳ
薄膜トランジスタ形成領域４２では、ガラス基板１の上
面に膜厚５００Å程度の上側窒化シリコン薄膜４３から
なる下側下地層３１が膜厚の異なる下側下地層２１に連
続して形成され、この下側下地層３１の上面に膜厚１０
００Å程度の酸化シリコン薄膜４４からなる上側下地層
３２が上側下地層２２と同時に連続して形成されること
になる。なお、図示していないが、ガラス基板１上にプ
ラズマＣＶＤ装置を用いて窒化シリコン薄膜を２０００
Å程度の厚さに１層のみ堆積し、反応性イオンエッチン
グにより、ＰＭＯＳ薄膜トランジスタ３用の半導体薄膜
下の窒化シリコン薄膜を１５００Å程度ハーフエッチン
グし、この窒化シリコン薄膜上に１０００Å程度の厚さ
の酸化シリコン薄膜を堆積しても同様である。
【００１１】この後、周知の製造プロセスを経ると、図
１に示すような薄膜トランジスタが完成する。すなわ
ち、まず、上側下地層２２、３２の上面にアモルファス
シリコン薄膜を堆積し、このアモルファスシリコン薄膜
を結晶化してポリシリコン薄膜とし、次いで素子分離に
より不要な部分のポリシリコン薄膜を除去すると、半導
体薄膜２３、３３がパターン形成される。次に、下側ゲ
ート絶縁膜２４、３４および上側ゲート絶縁膜２５、３
５を堆積し、次いでゲート電極２６、３６をパターン形
成する。次に、ゲート電極２６、３６をマスクとして不
純物を注入することにより、高濃度不純物領域からなる
ソース・ドレイン領域２３ｂ、３３ｂを形成する。次
に、層間絶縁膜２７、３７を堆積し、次いでコンタクト
ホール２８、３８を形成し、次いでソース・ドレイン電
極２９、３９をパターン形成する。
１に示すような薄膜トランジスタが完成する。すなわ
ち、まず、上側下地層２２、３２の上面にアモルファス
シリコン薄膜を堆積し、このアモルファスシリコン薄膜
を結晶化してポリシリコン薄膜とし、次いで素子分離に
より不要な部分のポリシリコン薄膜を除去すると、半導
体薄膜２３、３３がパターン形成される。次に、下側ゲ
ート絶縁膜２４、３４および上側ゲート絶縁膜２５、３
５を堆積し、次いでゲート電極２６、３６をパターン形
成する。次に、ゲート電極２６、３６をマスクとして不
純物を注入することにより、高濃度不純物領域からなる
ソース・ドレイン領域２３ｂ、３３ｂを形成する。次
に、層間絶縁膜２７、３７を堆積し、次いでコンタクト
ホール２８、３８を形成し、次いでソース・ドレイン電
極２９、３９をパターン形成する。
【００１２】ところで、図３は下地層が窒化シリコン薄
膜単層および酸化シリコン薄膜単層である場合のポリシ
リコン薄膜の結晶化度の下地依存性を示したものであ
る。この図において、□印は窒化シリコン薄膜単層の膜
厚を２０００Å程度とし、その上に形成されたポリシリ
コン薄膜の膜厚をそれぞれ２５０Å、５００Å、１００
０Å程度とした場合の各ポリシリコン薄膜の結晶化度を
示し、○印は酸化シリコン薄膜単層の膜厚を１０００Å
程度とし、その上に形成されたポリシリコン薄膜の膜厚
をそれぞれ２５０Å、５００Å、１０００Å程度とした
場合の各ポリシリコン薄膜の結晶化度を示す。この場
合、レーザエネルギはポリシリコン薄膜の各膜厚に対し
て最適な出力となるようにした。また、ポリシリコン薄
膜の結晶化度はＸ線の反射強度で測定した。
膜単層および酸化シリコン薄膜単層である場合のポリシ
リコン薄膜の結晶化度の下地依存性を示したものであ
る。この図において、□印は窒化シリコン薄膜単層の膜
厚を２０００Å程度とし、その上に形成されたポリシリ
コン薄膜の膜厚をそれぞれ２５０Å、５００Å、１００
０Å程度とした場合の各ポリシリコン薄膜の結晶化度を
示し、○印は酸化シリコン薄膜単層の膜厚を１０００Å
程度とし、その上に形成されたポリシリコン薄膜の膜厚
をそれぞれ２５０Å、５００Å、１０００Å程度とした
場合の各ポリシリコン薄膜の結晶化度を示す。この場
合、レーザエネルギはポリシリコン薄膜の各膜厚に対し
て最適な出力となるようにした。また、ポリシリコン薄
膜の結晶化度はＸ線の反射強度で測定した。
【００１３】図３から明らかなように、ポリシリコン薄
膜の結晶化度（結晶の粒径）はその膜厚に関係なく、下
地層が□印で示す窒化シリコン薄膜単層である場合より
も○印で示す酸化シリコン薄膜単層である場合の方が大
きい。したがって、ポリシリコン薄膜の結晶化度を大き
くするには、下地層が酸化シリコン薄膜である方が望ま
しい。そして、図１に示すように、酸化シリコン薄膜か
らなる上側下地層２２、３２とガラス基板１との間に窒
化シリコン薄膜からなる下側下地層２１、３１を介在さ
せても、酸化シリコン薄膜単層の場合とほぼ同じ効果を
得ることができる。したがって、下側下地層２１、３１
を緻密な構造の窒化シリコン薄膜によって構成するとと
もに、上側下地層２２、３２を熱伝導率の比較的低い酸
化シリコン薄膜によって構成すると、ガラス基板１から
の不純物の浸透を十分に防ぐことができるとともに、粒
径の大きな良質のポリシリコン薄膜を得ることができ
る。
膜の結晶化度（結晶の粒径）はその膜厚に関係なく、下
地層が□印で示す窒化シリコン薄膜単層である場合より
も○印で示す酸化シリコン薄膜単層である場合の方が大
きい。したがって、ポリシリコン薄膜の結晶化度を大き
くするには、下地層が酸化シリコン薄膜である方が望ま
しい。そして、図１に示すように、酸化シリコン薄膜か
らなる上側下地層２２、３２とガラス基板１との間に窒
化シリコン薄膜からなる下側下地層２１、３１を介在さ
せても、酸化シリコン薄膜単層の場合とほぼ同じ効果を
得ることができる。したがって、下側下地層２１、３１
を緻密な構造の窒化シリコン薄膜によって構成するとと
もに、上側下地層２２、３２を熱伝導率の比較的低い酸
化シリコン薄膜によって構成すると、ガラス基板１から
の不純物の浸透を十分に防ぐことができるとともに、粒
径の大きな良質のポリシリコン薄膜を得ることができ
る。
【００１４】次に、図４（Ａ）はＮＭＯＳ薄膜トランジ
スタ２のトランジスタ特性の下地膜厚依存性を示し、図
４（Ｂ）はＰＭＯＳ薄膜トランジスタ３のトランジスタ
特性の下地膜厚依存性を示したものである。これらの図
において、実線Ｎ1は下側下地層２１、３１の膜厚を５
００Å程度とし、その上に形成された上側下地層２２、
３２の膜厚を１０００Å程度とした場合のトランジスタ
特性を示し、点線Ｎ2は下側下地層２１、３１の膜厚を
１０００Å程度とし、その上に形成された上側下地層２
２、３２の膜厚を同じく１０００Å程度とした場合のト
ランジスタ特性を示し、一点鎖線Ｎ3は下側下地層２
１、３１の膜厚を２０００Å程度とし、その上に形成さ
れた上側下地層２２、３２の膜厚を同じく１０００Å程
度とした場合のトランジスタ特性を示し、二点鎖線Ｎ4
は下側下地層２１、３１の膜厚を４０００Å程度とし、
その上に形成された上側下地層２２、３２の膜厚を同じ
く１０００Å程度とした場合のトランジスタ特性を示
す。
スタ２のトランジスタ特性の下地膜厚依存性を示し、図
４（Ｂ）はＰＭＯＳ薄膜トランジスタ３のトランジスタ
特性の下地膜厚依存性を示したものである。これらの図
において、実線Ｎ1は下側下地層２１、３１の膜厚を５
００Å程度とし、その上に形成された上側下地層２２、
３２の膜厚を１０００Å程度とした場合のトランジスタ
特性を示し、点線Ｎ2は下側下地層２１、３１の膜厚を
１０００Å程度とし、その上に形成された上側下地層２
２、３２の膜厚を同じく１０００Å程度とした場合のト
ランジスタ特性を示し、一点鎖線Ｎ3は下側下地層２
１、３１の膜厚を２０００Å程度とし、その上に形成さ
れた上側下地層２２、３２の膜厚を同じく１０００Å程
度とした場合のトランジスタ特性を示し、二点鎖線Ｎ4
は下側下地層２１、３１の膜厚を４０００Å程度とし、
その上に形成された上側下地層２２、３２の膜厚を同じ
く１０００Å程度とした場合のトランジスタ特性を示
す。
【００１５】図４（Ａ）から明らかなように、ＮＭＯＳ
薄膜トランジスタ２の場合には、下側下地層２１の膜厚
が実線Ｎ1で示す５００Å程度であるとリーク電流が大
きくなり、点線Ｎ2で示す１０００Å程度であるとリー
ク電流がやや大きくなり、一点鎖線Ｎ3で示す２０００
Å程度および二点鎖線Ｎ4で示す４０００Å程度である
とトランジスタ特性が良好であることが判り、特に一点
鎖線Ｎ3で示す２０００Å程度であるとトランジスタ特
性が最適であることが判る。したがって、ＮＭＯＳ薄膜
トランジスタ２の場合には、下側下地層２１の膜厚を２
０００Å程度とすると、トランジスタ特性を最適とする
ことができる。一方、図４（Ｂ）から明らかなように、
ＰＭＯＳ薄膜トランジスタ３の場合には、下側下地層３
２の膜厚が二点鎖線Ｎ4で示す４０００Å程度であると
リーク電流が大きくなり、一点鎖線Ｎ3で示す２０００
Å程度であるとリーク電流がやや大きくなり、点線Ｎ2
で示す１０００Å程度および実線Ｎ1で示す５００Å程
度であるとトランジスタ特性が良好であることが判り、
特に実線Ｎ1で示す５００Å程度であるとトランジスタ
特性が最適であることが判る。したがって、ＰＭＯＳ薄
膜トランジスタ３の場合には、下側下地層３２の膜厚を
５００Å程度とすると、トランジスタ特性を最適とする
ことができる。以上のことから、同一のガラス基板１上
にＮＭＯＳ薄膜トランジスタ２とＰＭＯＳ薄膜トランジ
スタ３とを形成する場合には、前者の下側下地層２１の
膜厚を２０００Å程度とし、後者の下側下地層３１の膜
厚を５００Å程度とすると、両トランジスタの特性を共
に最適とすることができる。
薄膜トランジスタ２の場合には、下側下地層２１の膜厚
が実線Ｎ1で示す５００Å程度であるとリーク電流が大
きくなり、点線Ｎ2で示す１０００Å程度であるとリー
ク電流がやや大きくなり、一点鎖線Ｎ3で示す２０００
Å程度および二点鎖線Ｎ4で示す４０００Å程度である
とトランジスタ特性が良好であることが判り、特に一点
鎖線Ｎ3で示す２０００Å程度であるとトランジスタ特
性が最適であることが判る。したがって、ＮＭＯＳ薄膜
トランジスタ２の場合には、下側下地層２１の膜厚を２
０００Å程度とすると、トランジスタ特性を最適とする
ことができる。一方、図４（Ｂ）から明らかなように、
ＰＭＯＳ薄膜トランジスタ３の場合には、下側下地層３
２の膜厚が二点鎖線Ｎ4で示す４０００Å程度であると
リーク電流が大きくなり、一点鎖線Ｎ3で示す２０００
Å程度であるとリーク電流がやや大きくなり、点線Ｎ2
で示す１０００Å程度および実線Ｎ1で示す５００Å程
度であるとトランジスタ特性が良好であることが判り、
特に実線Ｎ1で示す５００Å程度であるとトランジスタ
特性が最適であることが判る。したがって、ＰＭＯＳ薄
膜トランジスタ３の場合には、下側下地層３２の膜厚を
５００Å程度とすると、トランジスタ特性を最適とする
ことができる。以上のことから、同一のガラス基板１上
にＮＭＯＳ薄膜トランジスタ２とＰＭＯＳ薄膜トランジ
スタ３とを形成する場合には、前者の下側下地層２１の
膜厚を２０００Å程度とし、後者の下側下地層３１の膜
厚を５００Å程度とすると、両トランジスタの特性を共
に最適とすることができる。
【００１６】
【発明の効果】以上説明したように、この発明によれ
ば、ＰＭＯＳ薄膜トランジスタ用の半導体薄膜下の下側
下地層の膜厚をＮＭＯＳ薄膜トランジスタ用の半導体薄
膜下の下側下地層の膜厚よりも薄くしているので、各ト
ランジスタ用の半導体薄膜下の各下側下地層の膜厚を各
トランジスタの特性に対して最適とすることができ、し
たがって両トランジスタの特性を共に最適とすることが
できる。
ば、ＰＭＯＳ薄膜トランジスタ用の半導体薄膜下の下側
下地層の膜厚をＮＭＯＳ薄膜トランジスタ用の半導体薄
膜下の下側下地層の膜厚よりも薄くしているので、各ト
ランジスタ用の半導体薄膜下の各下側下地層の膜厚を各
トランジスタの特性に対して最適とすることができ、し
たがって両トランジスタの特性を共に最適とすることが
できる。
【図１】この発明の一実施例における薄膜トランジスタ
の要部の断面図。
の要部の断面図。
【図２】（Ａ）〜（Ｄ）はそれぞれ図１に示す薄膜トラ
ンジスタの各製造工程を示す断面図。
ンジスタの各製造工程を示す断面図。
【図３】下地層が酸化シリコン薄膜単層および窒化シリ
コン薄膜単層である場合のポリシリコン薄膜の結晶化度
の下地依存性を示す図。
コン薄膜単層である場合のポリシリコン薄膜の結晶化度
の下地依存性を示す図。
【図４】（Ａ）は図１に示すＮＭＯＳ薄膜トランジスタ
のトランジスタ特性の下地膜厚依存性を示す図、（Ｂ）
は同じく図１に示すＰＭＯＳ薄膜トランジスタのトラン
ジスタ特性の下地膜厚依存性を示す図。
のトランジスタ特性の下地膜厚依存性を示す図、（Ｂ）
は同じく図１に示すＰＭＯＳ薄膜トランジスタのトラン
ジスタ特性の下地膜厚依存性を示す図。
１ ガラス基板 ２ ＮＭＯＳ薄膜トランジスタ ３ ＰＭＯＳ薄膜トランジスタ ２１、３１ 下側下地層（窒化シリコン薄膜） ２２、３２ 上側下地層（酸化シリコン薄膜） ２３、３３ 半導体薄膜
Claims (4)
- 【請求項１】 ガラス基板上に窒化シリコン薄膜からな
る下側下地層が設けられ、該下側下地層上に酸化シリコ
ン薄膜からなる上側下地層が設けられ、該上側下地層上
にＰＭＯＳ薄膜トランジスタ用の半導体薄膜とＮＭＯＳ
薄膜トランジスタ用の半導体薄膜とが設けられた薄膜ト
ランジスタにおいて、 前記ＰＭＯＳ薄膜トランジスタ用の半導体薄膜下の前記
下側下地層の膜厚を前記ＮＭＯＳ薄膜トランジスタ用の
半導体薄膜下の前記下側下地層の膜厚よりも薄く形成し
たことを特徴とする薄膜トランジスタ。 - 【請求項２】 前記下側下地層は複数の層よりなり、前
記ＰＭＯＳ薄膜トランジスタ用の半導体薄膜下の前記下
側下地層の層数は前記ＮＭＯＳ薄膜トランジスタ用の半
導体薄膜下の前記下側下地層の層数より少ないことを特
徴とする請求項１記載の薄膜トランジスタ。 - 【請求項３】 前記ＰＭＯＳ薄膜トランジスタ用の半導
体薄膜下の前記下側下地層はエッチングにより形成され
ることを特徴とする請求項１または２記載の薄膜トラン
ジスタの製造方法。 - 【請求項４】 前記ＰＭＯＳ薄膜トランジスタ用の半導
体薄膜下の前記下側下地層の膜厚は５００Å程度であ
り、前記ＮＭＯＳ薄膜トランジスタ用の半導体薄膜下の
前記下側下地層の膜厚は２０００Å程度であることを特
徴とする請求項１記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14130393A JPH06334183A (ja) | 1993-05-21 | 1993-05-21 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14130393A JPH06334183A (ja) | 1993-05-21 | 1993-05-21 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334183A true JPH06334183A (ja) | 1994-12-02 |
Family
ID=15288755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14130393A Pending JPH06334183A (ja) | 1993-05-21 | 1993-05-21 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334183A (ja) |
-
1993
- 1993-05-21 JP JP14130393A patent/JPH06334183A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| JPH0824193B2 (ja) | 平板型光弁駆動用半導体装置の製造方法 | |
| JP2002176003A (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 | |
| JP3402380B2 (ja) | 半導体回路およびその作製方法 | |
| US6486495B2 (en) | Method for manufacturing a semiconductor device | |
| JP3316027B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP2001102587A (ja) | 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法 | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| Kawamura et al. | Laser recrystallization of Si over SiO2 with a heat‐sink structure | |
| JPH06132306A (ja) | 半導体装置の製造方法 | |
| JPH06334183A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| US7714367B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| US20020160594A1 (en) | Manufacturing method of semiconductor device | |
| JPH05206166A (ja) | 薄膜トランジスタ | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07193245A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06216044A (ja) | 半導体薄膜の製造方法 | |
| JPH04328872A (ja) | 多結晶薄膜トランジスタの製造方法及び多結晶薄膜トランジスタ | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 | |
| JPH10189991A (ja) | 半導体装置の製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 |