JPH0845837A - 多結晶半導体膜の製造方法 - Google Patents
多結晶半導体膜の製造方法Info
- Publication number
- JPH0845837A JPH0845837A JP18137894A JP18137894A JPH0845837A JP H0845837 A JPH0845837 A JP H0845837A JP 18137894 A JP18137894 A JP 18137894A JP 18137894 A JP18137894 A JP 18137894A JP H0845837 A JPH0845837 A JP H0845837A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- sion
- sio
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 この発明は、基板からの不純物の拡散を抑制
するバッファ層のクラック等の発生を抑制し、電界効果
移動度が高い多結晶半導体膜を製造する方法を提供する
ことを目的とする。 【構成】 この発明は、絶縁性基板１にＳｉＯ2 膜２を
堆積し、その表面にＳｉＯＮx 層３を形成し、このＳｉ
ＯＮx 層３上に非晶質半導体層４を形成した後、高エネ
ルギービーム１１を照射し、非晶質半導体層を再結晶化
して多結晶半導体膜５を形成する。
するバッファ層のクラック等の発生を抑制し、電界効果
移動度が高い多結晶半導体膜を製造する方法を提供する
ことを目的とする。 【構成】 この発明は、絶縁性基板１にＳｉＯ2 膜２を
堆積し、その表面にＳｉＯＮx 層３を形成し、このＳｉ
ＯＮx 層３上に非晶質半導体層４を形成した後、高エネ
ルギービーム１１を照射し、非晶質半導体層を再結晶化
して多結晶半導体膜５を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、高エネルギービーム
照射により非晶質半導体を再結晶化させ、多結晶半導体
を製造する方法に関し、特にガラス基板上にバッファ層
を介して形成した非晶質半導体層を再結晶化させて多結
晶半導体膜を形成する方法に関する。
照射により非晶質半導体を再結晶化させ、多結晶半導体
を製造する方法に関し、特にガラス基板上にバッファ層
を介して形成した非晶質半導体層を再結晶化させて多結
晶半導体膜を形成する方法に関する。
【０００２】液晶ディスプレイや密着型ラインセンサ等
のデバイスは、ガラス基板上に薄膜膜トランジスタ（Ｔ
ＦＴ）を多数個形成してなるものであり、上記薄膜トラ
ンジスタの材料としては、非晶質シリコン（以下、ａ−
Ｓｉと略記する。）や多結晶シリコン（以下、多結晶Ｓ
ｉと略記する。）が用いられる。上記ａ−Ｓｉ膜は、そ
の電界効果移動度が１ｃｍ2／Ｖｓと低く、デバイスの
高品質化、高集積化のために比較的電界効果移動度が高
い多結晶Ｓｉ膜が用いられることが多くなっている。
のデバイスは、ガラス基板上に薄膜膜トランジスタ（Ｔ
ＦＴ）を多数個形成してなるものであり、上記薄膜トラ
ンジスタの材料としては、非晶質シリコン（以下、ａ−
Ｓｉと略記する。）や多結晶シリコン（以下、多結晶Ｓ
ｉと略記する。）が用いられる。上記ａ−Ｓｉ膜は、そ
の電界効果移動度が１ｃｍ2／Ｖｓと低く、デバイスの
高品質化、高集積化のために比較的電界効果移動度が高
い多結晶Ｓｉ膜が用いられることが多くなっている。
【０００３】多結晶Ｓｉ膜の形成方法としては、低温Ｃ
ＶＤ法等により多結晶Ｓｉ膜を基板上に直接形成する方
法の他、ａ−Ｓｉ膜を長時間アニールすることで再結晶
化する固相成長法、或いは、各種レーザにより再結晶化
するレーザアニール法が知られている。この中でもエキ
シマレーザを用いたレーザアニール法は、基板への熱影
響が少なく、又高いスループットが期待でき、他の方法
に比べて電界効果移動度を高くできる。
ＶＤ法等により多結晶Ｓｉ膜を基板上に直接形成する方
法の他、ａ−Ｓｉ膜を長時間アニールすることで再結晶
化する固相成長法、或いは、各種レーザにより再結晶化
するレーザアニール法が知られている。この中でもエキ
シマレーザを用いたレーザアニール法は、基板への熱影
響が少なく、又高いスループットが期待でき、他の方法
に比べて電界効果移動度を高くできる。
【０００４】ところで、多結晶Ｓｉ膜を用いた薄膜トラ
ンジスタの製造方法において、基板として安価なガラス
基板を用いるためには、ａ−Ｓｉ膜の再結晶化時の温度
を６００℃以下にする必要がある。そのため、固相成長
法やレーザアニール法により、多結晶Ｓｉ膜を低温形成
する方法が用いられている。
ンジスタの製造方法において、基板として安価なガラス
基板を用いるためには、ａ−Ｓｉ膜の再結晶化時の温度
を６００℃以下にする必要がある。そのため、固相成長
法やレーザアニール法により、多結晶Ｓｉ膜を低温形成
する方法が用いられている。
【０００５】図５に、従来のレーザアニール法を用いた
薄膜トランジスタの製造方法を示す。この図５に従い、
従来の製造方法について説明する。図５（ａ）に示す工
程では、ガラス基板１０１上に再結晶化時にガラス基板
１０１からの不純物の拡散を防止するためにバッファ層
としてプラズマＣＶＤ法や熱ＣＶＤ法により、二酸化シ
リコン（ＳｉＯ2 ）膜１０２を形成し、このＳｉＯ2 膜
１０２上に出発材料としてのａ−Ｓｉ膜１０３を形成す
る。
薄膜トランジスタの製造方法を示す。この図５に従い、
従来の製造方法について説明する。図５（ａ）に示す工
程では、ガラス基板１０１上に再結晶化時にガラス基板
１０１からの不純物の拡散を防止するためにバッファ層
としてプラズマＣＶＤ法や熱ＣＶＤ法により、二酸化シ
リコン（ＳｉＯ2 ）膜１０２を形成し、このＳｉＯ2 膜
１０２上に出発材料としてのａ−Ｓｉ膜１０３を形成す
る。
【０００６】図５（ｂ）に示す工程では、薄膜トランジ
スタのチャンネル部に相当する部分のａ−Ｓｉ膜１０３
をエキシマレーザ１２０で照射し、再結晶化を行い多結
晶Ｓｉ膜１０４を形成する。
スタのチャンネル部に相当する部分のａ−Ｓｉ膜１０３
をエキシマレーザ１２０で照射し、再結晶化を行い多結
晶Ｓｉ膜１０４を形成する。
【０００７】図５（ｃ）に示す工程では、多結晶Ｓｉ膜
１０４を反応性イオンエッチング法により、エッチング
し、アイランド状にパターニングする。
１０４を反応性イオンエッチング法により、エッチング
し、アイランド状にパターニングする。
【０００８】その後、図５（ｄ）に示す工程で、プラズ
マＣＶＤ法や熱ＣＶＤ法により形成したＳｉＯ2 を用い
てゲート絶縁膜１０５を作成し、このゲート絶縁膜上に
ＬＰＣＶＤ法によりｎ型多結晶Ｓｉからなるゲート電極
１０６を形成する。このゲート電極１０６をマスクとし
て、例えば燐（Ｐ）等のｎ型不純物を多結晶Ｓｉ膜１０
４にイオン注入し、ソース，ドレイン領域１０７、１０
８を形成する。そして、熱ＣＶＤ法等によりＳｉＯ2 か
らなる層間絶縁膜１０９を形成し、この層間絶縁膜１０
９に設けたコンタクトホールを介して、ソース，ドレイ
ン領域１０７、１０８と夫々コンタクトするＡｌ，Ｃ
ｒ，Ｔａなどからなる金属電極１１０を設けて、薄膜ト
ランジスタを得る。
マＣＶＤ法や熱ＣＶＤ法により形成したＳｉＯ2 を用い
てゲート絶縁膜１０５を作成し、このゲート絶縁膜上に
ＬＰＣＶＤ法によりｎ型多結晶Ｓｉからなるゲート電極
１０６を形成する。このゲート電極１０６をマスクとし
て、例えば燐（Ｐ）等のｎ型不純物を多結晶Ｓｉ膜１０
４にイオン注入し、ソース，ドレイン領域１０７、１０
８を形成する。そして、熱ＣＶＤ法等によりＳｉＯ2 か
らなる層間絶縁膜１０９を形成し、この層間絶縁膜１０
９に設けたコンタクトホールを介して、ソース，ドレイ
ン領域１０７、１０８と夫々コンタクトするＡｌ，Ｃ
ｒ，Ｔａなどからなる金属電極１１０を設けて、薄膜ト
ランジスタを得る。
【０００９】前述したように、ガラス基板１０１上にプ
ラズマＣＶＤ法により形成したバッファ層としてのＳｉ
Ｏ2 膜１０２は、ａ−Ｓｉ膜１０３を再結晶化させると
きに、ガラス基板１０１からＮａ等の不純物が拡散する
のを防止するためのものである。
ラズマＣＶＤ法により形成したバッファ層としてのＳｉ
Ｏ2 膜１０２は、ａ−Ｓｉ膜１０３を再結晶化させると
きに、ガラス基板１０１からＮａ等の不純物が拡散する
のを防止するためのものである。
【００１０】
【発明が解決しようとする課題】ガラス基板１０１から
多結晶Ｓｉ膜への不純物拡散を抑制するためには、Ｓｉ
Ｏ2 膜１０２を０．５〜１．０μｍの厚さに堆積させる
必要がある。しかしながら、このような比較的厚いＳｉ
Ｏ2 膜１０２をガラス基板１０１に堆積する場合、主に
ガラスの熱収縮によりＳｉＯ2 膜１０２にクラックが発
生するという問題があった。そして、クラックが入った
状態で上記ａ−Ｓｉ膜１０３の再結晶化が行われるとガ
ラス基板１０１中のＮａ+ 等の可動イオンが多結晶Ｓｉ
膜中へ拡散し、デバイスの品質を低下させる。
多結晶Ｓｉ膜への不純物拡散を抑制するためには、Ｓｉ
Ｏ2 膜１０２を０．５〜１．０μｍの厚さに堆積させる
必要がある。しかしながら、このような比較的厚いＳｉ
Ｏ2 膜１０２をガラス基板１０１に堆積する場合、主に
ガラスの熱収縮によりＳｉＯ2 膜１０２にクラックが発
生するという問題があった。そして、クラックが入った
状態で上記ａ−Ｓｉ膜１０３の再結晶化が行われるとガ
ラス基板１０１中のＮａ+ 等の可動イオンが多結晶Ｓｉ
膜中へ拡散し、デバイスの品質を低下させる。
【００１１】また、ＳｉＯ2 膜１０２とのａ−Ｓｉ膜１
０３をレーザアニール法等により再結晶化する場合、短
時間で溶融・再結晶化を行うので、多結晶Ｓｉ膜内の応
力が大きくなり、結晶性の悪化を引き起こし、薄膜トラ
ンジスタでの電界効果移動度の減少やしきい値電圧の不
安定化の原因となる。
０３をレーザアニール法等により再結晶化する場合、短
時間で溶融・再結晶化を行うので、多結晶Ｓｉ膜内の応
力が大きくなり、結晶性の悪化を引き起こし、薄膜トラ
ンジスタでの電界効果移動度の減少やしきい値電圧の不
安定化の原因となる。
【００１２】また、結晶性を向上させるためにレーザ強
度を大きくすると、基板から多結晶Ｓｉ膜が剥がれると
いう問題があった。
度を大きくすると、基板から多結晶Ｓｉ膜が剥がれると
いう問題があった。
【００１３】この発明は、上述した問題点を解消するた
めになされたものにして、バッファ層のクラック等の発
生を抑制し、電界効果移動度が高い多結晶半導体膜を製
造する方法を提供することを目的とする。
めになされたものにして、バッファ層のクラック等の発
生を抑制し、電界効果移動度が高い多結晶半導体膜を製
造する方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】この発明は、絶縁基板上
にＳｉＯＮx 層を形成し、このＳｉＯＮx 層上に非晶質
半導体層を形成した後、高エネルギービームを照射し、
非晶質半導体層を再結晶化して多結晶半導体膜を形成す
ることを特徴とする。
にＳｉＯＮx 層を形成し、このＳｉＯＮx 層上に非晶質
半導体層を形成した後、高エネルギービームを照射し、
非晶質半導体層を再結晶化して多結晶半導体膜を形成す
ることを特徴とする。
【００１５】又、この発明は、絶縁性基板上にＳｉＯ2
膜を堆積し、その表面にＳｉＯＮx層を形成した後、非
晶質半導体層を形成し、この非晶質半導体層にＳｉＯＮ
x 層、ＳｉＯ2 層を順次形成した後、高エネルギービー
ムを照射し、上記非晶質半導体層を再結晶化して多結晶
半導体膜を形成することを特徴とする。
膜を堆積し、その表面にＳｉＯＮx層を形成した後、非
晶質半導体層を形成し、この非晶質半導体層にＳｉＯＮ
x 層、ＳｉＯ2 層を順次形成した後、高エネルギービー
ムを照射し、上記非晶質半導体層を再結晶化して多結晶
半導体膜を形成することを特徴とする。
【００１６】上記ＳｉＯＮx 層は、ＳｉＯ2 層にＮイオ
ンを注入することにより形成すると良い。
ンを注入することにより形成すると良い。
【００１７】
【作用】ＳｉＯＮx はＳｉＯ2 と比較して、膜厚が薄く
てもガラス基板からの不純物をブロックできるため、Ｓ
ｉＯＮx の膜厚を約５０００Å以下に薄くでき、クラッ
クの発生等が防止できる。更に、ＳｉＯＮx は耐熱性に
優れているので、ＡｒＦ等のエキシマレーザ照射のよう
な急激な温度変化に耐え、クラック等のダメージが生じ
ることがない。
てもガラス基板からの不純物をブロックできるため、Ｓ
ｉＯＮx の膜厚を約５０００Å以下に薄くでき、クラッ
クの発生等が防止できる。更に、ＳｉＯＮx は耐熱性に
優れているので、ＡｒＦ等のエキシマレーザ照射のよう
な急激な温度変化に耐え、クラック等のダメージが生じ
ることがない。
【００１８】更に、ａ−Ｓｉ膜を内部応力の小さいＳｉ
ＯＮx の上層と下層との間に挟むことにより、多結晶Ｓ
ｉ膜内の内部応力を緩和することができる。そのため、
エキシマレーザを用いて再結晶化した多結晶Ｓｉ膜内の
結晶性は良好となり、これを薄膜トランジスタのチャネ
ル層に応用した場合、電界効果移動度が向上し、しきい
値電圧も安定化する。
ＯＮx の上層と下層との間に挟むことにより、多結晶Ｓ
ｉ膜内の内部応力を緩和することができる。そのため、
エキシマレーザを用いて再結晶化した多結晶Ｓｉ膜内の
結晶性は良好となり、これを薄膜トランジスタのチャネ
ル層に応用した場合、電界効果移動度が向上し、しきい
値電圧も安定化する。
【００１９】
【実施例】以下、この発明の実施例を図面を参照して説
明する。
明する。
【００２０】図１は、この発明の多結晶シリコンの製造
する方法の一実施例を工程別に示す断面図である。
する方法の一実施例を工程別に示す断面図である。
【００２１】図１（ａ）に示すように、低融点ガラス基
板１上にＳｉＯ2 膜２を約２０００Å，プラズマＣＶ
Ｄ，熱ＣＶＤ，スパッタ法または電子サイクロトロン共
鳴（ＥＣＲ）法により形成する。
板１上にＳｉＯ2 膜２を約２０００Å，プラズマＣＶ
Ｄ，熱ＣＶＤ，スパッタ法または電子サイクロトロン共
鳴（ＥＣＲ）法により形成する。
【００２２】図１（ｂ）に示すように、ＳｉＯ2 膜２表
面にイオン注入法により、窒素（Ｎ）イオン（１０）を
加熱電圧１０ＫｅＶ，ドース量１×１０18ａｔｏｍｓ／
ｃｍ2 の条件で注入し、ＳｉＯ2 膜２表面を改質させて
ＳｉＯＮx 層３を形成する。このＳｉＯ2 膜２とＳｉＯ
Ｎx 層３が、ガラス基板１からの不純物の拡散を防止す
るバッファ層となる。
面にイオン注入法により、窒素（Ｎ）イオン（１０）を
加熱電圧１０ＫｅＶ，ドース量１×１０18ａｔｏｍｓ／
ｃｍ2 の条件で注入し、ＳｉＯ2 膜２表面を改質させて
ＳｉＯＮx 層３を形成する。このＳｉＯ2 膜２とＳｉＯ
Ｎx 層３が、ガラス基板１からの不純物の拡散を防止す
るバッファ層となる。
【００２３】なお、上記ＳｉＯＮx 層３はプラズマＣＶ
Ｄ法、スパッタ法、またはＥＣＲ法等の成膜によって形
成してもよい。
Ｄ法、スパッタ法、またはＥＣＲ法等の成膜によって形
成してもよい。
【００２４】続いて、図１（ｃ）に示すように、出発膜
であるａ−Ｓｉ膜４をＬＰＣＶＤ法またはプラズマＣＶ
Ｄ法により、約３００〜３０００Åの厚みで形成する。
であるａ−Ｓｉ膜４をＬＰＣＶＤ法またはプラズマＣＶ
Ｄ法により、約３００〜３０００Åの厚みで形成する。
【００２５】そして、図１（ｄ）に示すように、ＡｒＦ
等のエキシマレーザ１１の照射により、再結晶化させ多
結晶シリコン膜５を形成する。このように、ガラス基板
１上のａ−Ｓｉ膜４を再結晶化する際、その下層にＳｉ
Ｏ2 膜２とＳｉＯＮx 層３を導入することで、従来のＳ
ｉＯ2 膜のみの場合と比較して、膜厚が薄くてもガラス
基板１からの不純物の拡散が抑制できる。従って、バッ
ファ層の膜厚を薄くできクラック等のダメージの発生が
防止できる。
等のエキシマレーザ１１の照射により、再結晶化させ多
結晶シリコン膜５を形成する。このように、ガラス基板
１上のａ−Ｓｉ膜４を再結晶化する際、その下層にＳｉ
Ｏ2 膜２とＳｉＯＮx 層３を導入することで、従来のＳ
ｉＯ2 膜のみの場合と比較して、膜厚が薄くてもガラス
基板１からの不純物の拡散が抑制できる。従って、バッ
ファ層の膜厚を薄くできクラック等のダメージの発生が
防止できる。
【００２６】次に、この発明を薄膜トランジスタに適用
した実施例を図２及び図３に従い説明する。前述と同様
に、ガラス基板１上に約２０００ÅのＳｉＯ2 膜２をプ
ラズマＣＶＤ法等形成し（図２（ａ）参照）、そして、
このＳｉＯ2 膜２の表面上にＮイオン（１０）を加速電
圧１０ＫｅＶ，ドース量１×１０16ａｔｏｍｓ／ｃｍ2
の条件でイオン注入し、ＳｉＯ2 膜２表面を改質させて
ＳｉＯＮx 層３を形成する（図２（ｂ））。
した実施例を図２及び図３に従い説明する。前述と同様
に、ガラス基板１上に約２０００ÅのＳｉＯ2 膜２をプ
ラズマＣＶＤ法等形成し（図２（ａ）参照）、そして、
このＳｉＯ2 膜２の表面上にＮイオン（１０）を加速電
圧１０ＫｅＶ，ドース量１×１０16ａｔｏｍｓ／ｃｍ2
の条件でイオン注入し、ＳｉＯ2 膜２表面を改質させて
ＳｉＯＮx 層３を形成する（図２（ｂ））。
【００２７】続いて、図２（ｃ）に示すように、出発膜
のａ−Ｓｉ膜４をＬＰＣＶＤ法またはプラズマＣＶＤ法
により、約３００〜３０００Åの厚みで形成し、続い
て、ＬＰＣＶＤ法またはプラズマＣＶＤ法によりＳｉＯ
2 膜６を約２０００Å形成する。
のａ−Ｓｉ膜４をＬＰＣＶＤ法またはプラズマＣＶＤ法
により、約３００〜３０００Åの厚みで形成し、続い
て、ＬＰＣＶＤ法またはプラズマＣＶＤ法によりＳｉＯ
2 膜６を約２０００Å形成する。
【００２８】図２（ｄ）に示すように、Ｎイオン（１
０）によるイオン注入により、加速電圧３０ＫｅＶ，ド
ース量１×１０16ａｔｏｍｓ／ｃｍ2 の条件でａ−Ｓｉ
膜４とＳｉＯ2 膜６との界面近傍のＳｉＯ2 膜６を改質
させてＳｉＯＮx 層７を形成する。
０）によるイオン注入により、加速電圧３０ＫｅＶ，ド
ース量１×１０16ａｔｏｍｓ／ｃｍ2 の条件でａ−Ｓｉ
膜４とＳｉＯ2 膜６との界面近傍のＳｉＯ2 膜６を改質
させてＳｉＯＮx 層７を形成する。
【００２９】このＳｉＯＮx 層７はプラズマＣＶＤ法、
熱ＣＶＤ法、スパッタ法、またはＥＣＲ法等の成膜によ
って形成してもよい。この場合は、ＳｉＯＮx 層７をａ
−Ｓｉ膜４上に形成した後、ＳｉＯ2 膜６を堆積する。
熱ＣＶＤ法、スパッタ法、またはＥＣＲ法等の成膜によ
って形成してもよい。この場合は、ＳｉＯＮx 層７をａ
−Ｓｉ膜４上に形成した後、ＳｉＯ2 膜６を堆積する。
【００３０】次に、図３（ａ）に示すように、ＡｒＦ，
ＫｒＦ，ＸｅＣｌ等のエキシマレーザ１１の照射によ
り、薄膜トランジスタのチャネル部に相当するａ−Ｓｉ
膜４の再結晶化を行い、多結晶Ｓｉ膜８を形成する。こ
の時、使用するエキシマレーザの波長がＡｒＦのように
短い場合は、ＳｉＯＮx 層３，７に吸収され、ＳｉＯＮ
x 層３，７がデンシファイされる。また、レーザ波長が
吸収しない場合であっても、更に、ａ−Ｓｉ膜４が再結
晶する時に、多結晶Ｓｉから放出される熱により、上下
層のＳｉＯＮx 層３、７のデンシファイが行われ膜質が
向上する。この上層のＳｉＯ2 膜６とＳｉＯＮx 層７を
ゲート絶縁膜として用いる。
ＫｒＦ，ＸｅＣｌ等のエキシマレーザ１１の照射によ
り、薄膜トランジスタのチャネル部に相当するａ−Ｓｉ
膜４の再結晶化を行い、多結晶Ｓｉ膜８を形成する。こ
の時、使用するエキシマレーザの波長がＡｒＦのように
短い場合は、ＳｉＯＮx 層３，７に吸収され、ＳｉＯＮ
x 層３，７がデンシファイされる。また、レーザ波長が
吸収しない場合であっても、更に、ａ−Ｓｉ膜４が再結
晶する時に、多結晶Ｓｉから放出される熱により、上下
層のＳｉＯＮx 層３、７のデンシファイが行われ膜質が
向上する。この上層のＳｉＯ2 膜６とＳｉＯＮx 層７を
ゲート絶縁膜として用いる。
【００３１】続いて、図３（ｂ）に示すように、ゲート
絶縁膜（ＳｉＯ2 膜６とＳｉＯＮx層７）とレーザで再
結晶化して作成した多結晶Ｓｉ膜８をエッチングし、ア
イランド状にパターニングを行う。その後、ＬＰＣＶＤ
法により、ｎ型多結晶Ｓｉ膜を形成し、パターニングし
てゲート電極９を形成する。
絶縁膜（ＳｉＯ2 膜６とＳｉＯＮx層７）とレーザで再
結晶化して作成した多結晶Ｓｉ膜８をエッチングし、ア
イランド状にパターニングを行う。その後、ＬＰＣＶＤ
法により、ｎ型多結晶Ｓｉ膜を形成し、パターニングし
てゲート電極９を形成する。
【００３２】そして、図３（ｃ）に示すように、ゲート
電極９をマスクとして、燐（Ｐ）イオン等による注入に
より多結晶Ｓｉ膜８にｎ型不純物を導入し、ソース，ド
レイン領域１２，１３を形成した後、層間絶縁膜として
のＳｉＯ2 膜１４を堆積する。その後、コンタクトホー
ルを設け、このコンタクトホールを介してソース，ドレ
イン領域１２，１３と夫々オーミックコンタクトする引
き出し用金属電極１５を形成して、この発明による薄膜
トランジスタを得る。
電極９をマスクとして、燐（Ｐ）イオン等による注入に
より多結晶Ｓｉ膜８にｎ型不純物を導入し、ソース，ド
レイン領域１２，１３を形成した後、層間絶縁膜として
のＳｉＯ2 膜１４を堆積する。その後、コンタクトホー
ルを設け、このコンタクトホールを介してソース，ドレ
イン領域１２，１３と夫々オーミックコンタクトする引
き出し用金属電極１５を形成して、この発明による薄膜
トランジスタを得る。
【００３３】図４に、上述した本発明法により作成した
多結晶半導体膜をチャネル層に用いた薄膜トランジスタ
と、図５に示す従来の方法により作成した薄膜トランジ
スタの特性を示す。この図４から明らかなように、本発
明の再結晶化により作成した多結晶Ｓｉ膜では、結晶性
の向上によりオン（ＯＮ）電流が向上し、電界効果移動
度を増大させることができる。
多結晶半導体膜をチャネル層に用いた薄膜トランジスタ
と、図５に示す従来の方法により作成した薄膜トランジ
スタの特性を示す。この図４から明らかなように、本発
明の再結晶化により作成した多結晶Ｓｉ膜では、結晶性
の向上によりオン（ＯＮ）電流が向上し、電界効果移動
度を増大させることができる。
【００３４】また、レーザ波長がＳｉＯＮx に吸収され
ない波長であっても結晶化される時に放出される熱によ
り、上層のＳｉＯＮx 層とＳｉＯ2 膜 がデンシファイ
されることにより膜質が向上するので、ゲート絶縁膜に
非常に適したものとなり、しきい値電圧の安定化を図る
ことができる。
ない波長であっても結晶化される時に放出される熱によ
り、上層のＳｉＯＮx 層とＳｉＯ2 膜 がデンシファイ
されることにより膜質が向上するので、ゲート絶縁膜に
非常に適したものとなり、しきい値電圧の安定化を図る
ことができる。
【００３５】尚、上述した実施例では、ＳｉＯ2 膜を形
成した後、Ｎイオンを注入して改質し、ＳｉＯＮx 層を
作成しているが、ＳｉＯ2 膜を形成せずに、ＳｉＯＮx
をプラズマＣＶＤ法，熱ＣＶＤ法，スパッタ法，または
ＥＣＲ法の成膜により、直接形成してもよい。また、上
述した実施例では、ＳｉＯ2 膜とＳｉＯＮx 層の２層で
ａ−Ｓｉ膜を挟む構造にしているが、ＳｉＯＮx 層のみ
で挾む構造でも同様の効果が得られる。
成した後、Ｎイオンを注入して改質し、ＳｉＯＮx 層を
作成しているが、ＳｉＯ2 膜を形成せずに、ＳｉＯＮx
をプラズマＣＶＤ法，熱ＣＶＤ法，スパッタ法，または
ＥＣＲ法の成膜により、直接形成してもよい。また、上
述した実施例では、ＳｉＯ2 膜とＳｉＯＮx 層の２層で
ａ−Ｓｉ膜を挟む構造にしているが、ＳｉＯＮx 層のみ
で挾む構造でも同様の効果が得られる。
【００３６】
【発明の効果】以上説明したように、この発明によれ
ば、エキシマレーザ等のレーザアニール法により、ａ−
Ｓｉ膜を再結晶化する際に、その下層にＳｉＯＮx 層を
導入することにより、薄い膜厚でもガラスからの不純物
の拡散を抑制できる。従って、バッファ層中にクラック
等のダメージの発生が抑制でき、結晶性の良い多結晶半
導体膜を形成することができる。
ば、エキシマレーザ等のレーザアニール法により、ａ−
Ｓｉ膜を再結晶化する際に、その下層にＳｉＯＮx 層を
導入することにより、薄い膜厚でもガラスからの不純物
の拡散を抑制できる。従って、バッファ層中にクラック
等のダメージの発生が抑制でき、結晶性の良い多結晶半
導体膜を形成することができる。
【００３７】また、再結晶化するａ−Ｓｉ膜の上層にも
ＳｉＯＮx を設け、ａ−Ｓｉ膜を同材料で挟む構造で溶
融、再結晶化を行うので、多結晶Ｓｉ内の応力が緩和さ
れ、非常に結晶性の良い多結晶Ｓｉが形成することがで
きる。
ＳｉＯＮx を設け、ａ−Ｓｉ膜を同材料で挟む構造で溶
融、再結晶化を行うので、多結晶Ｓｉ内の応力が緩和さ
れ、非常に結晶性の良い多結晶Ｓｉが形成することがで
きる。
【図１】この発明による多結晶半導体膜の製造方法を工
程別に示す断面図である。
程別に示す断面図である。
【図２】この発明による多結晶半導体膜を用いる薄膜ト
ランジスタの製造方法を工程別に示す断面図である。
ランジスタの製造方法を工程別に示す断面図である。
【図３】この発明による多結晶半導体膜を用いる薄膜ト
ランジスタの製造方法を工程別に示す断面図である。
ランジスタの製造方法を工程別に示す断面図である。
【図４】本発明により製造した薄膜トランジスタと従来
の薄膜トランジスタの特性を示す図である。
の薄膜トランジスタの特性を示す図である。
【図５】従来の薄膜トランジスタの製造方法を工程別に
示す断面図である。
示す断面図である。
１ ガラス基板 ２ ＳｉＯ2 膜 ３ ＳｉＯＮx 層 ４ ａ−Ｓｉ膜 ５ 多結晶Ｓｉ膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｅ 29/786 21/336
Claims (4)
- 【請求項１】 絶縁基板上にＳｉＯＮx 層を形成し、こ
のＳｉＯＮx 層上に非晶質半導体層を形成した後、高エ
ネルギービームを照射し、上記非晶質半導体層を再結晶
化して多結晶半導体膜を形成することを特徴とする多結
晶半導体膜の製造方法。 - 【請求項２】 絶縁性基板上にＳｉＯ2 膜を堆積し、そ
の表面にＳｉＯＮx層を形成した後、非晶質半導体層を
形成し、この非晶質半導体層にＳｉＯＮx 層、ＳｉＯ2
層を順次形成した後、高エネルギービームを照射し、上
記非晶質半導体層を再結晶化して多結晶半導体膜を形成
することを特徴とする多結晶半導体膜の製造方法。 - 【請求項３】 上記ＳｉＯＮx 層は、ＳｉＯ2 層にＮイ
オンを注入することにより形成されることを特徴とする
請求項１または２に記載の多結晶半導体膜の製造方法。 - 【請求項４】 絶縁性基板上にＳｉＯ2 膜とＳｉＯＮx
膜を順次堆積し、上記ＳｉＯＮx 膜上に非晶質半導体層
を形成した後、この非晶質半導体層上にＳｉＯＮx 膜と
ＳｉＯ2 膜を順次堆積した後、高エネルギービームを照
射し、上記非晶質半導体層を再結晶化して多結晶半導体
膜を形成することを特徴とする多結晶半導体膜の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18137894A JPH0845837A (ja) | 1994-08-02 | 1994-08-02 | 多結晶半導体膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18137894A JPH0845837A (ja) | 1994-08-02 | 1994-08-02 | 多結晶半導体膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845837A true JPH0845837A (ja) | 1996-02-16 |
Family
ID=16099688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18137894A Pending JPH0845837A (ja) | 1994-08-02 | 1994-08-02 | 多結晶半導体膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845837A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998024129A1 (en) * | 1996-11-27 | 1998-06-04 | The Furukawa Electric Co., Ltd. | Iii-v nitride semiconductor devices and process for the production thereof |
| US7476577B2 (en) | 1998-12-29 | 2009-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1994
- 1994-08-02 JP JP18137894A patent/JPH0845837A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998024129A1 (en) * | 1996-11-27 | 1998-06-04 | The Furukawa Electric Co., Ltd. | Iii-v nitride semiconductor devices and process for the production thereof |
| US6255004B1 (en) | 1996-11-27 | 2001-07-03 | The Furukawa Electric Co., Ltd. | III-V nitride semiconductor devices and process for the production thereof |
| DE19781541B4 (de) * | 1996-11-27 | 2006-10-05 | The Furukawa Electric Co., Ltd. | Vorrichtung aus einem III-V-Verbindungshalbleiter und Verfahren zur Herstellung der Vorrichtung |
| US7476577B2 (en) | 1998-12-29 | 2009-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| KR100271493B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0992839A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3428143B2 (ja) | 不純物の活性化方法ならびに薄膜トランジスタの製造方法 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
| JP3031398B2 (ja) | Ｍｉｓトランジスタの作製方法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100271492B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JP3493160B2 (ja) | 半導体装置の作製方法 | |
| JP3370029B2 (ja) | 半導体装置の作製方法 | |
| KR0140665B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 |