JP3211340B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3211340B2 JP3211340B2 JP06987092A JP6987092A JP3211340B2 JP 3211340 B2 JP3211340 B2 JP 3211340B2 JP 06987092 A JP06987092 A JP 06987092A JP 6987092 A JP6987092 A JP 6987092A JP 3211340 B2 JP3211340 B2 JP 3211340B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- region
- film transistor
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタの製造方法には、ガラ
ス基板等からなる絶縁基板の上面にアモルファスシリコ
ン薄膜を堆積し、このアモルファスシリコン薄膜にＣＷ
レーザを照射することにより該アモルファスシリコン薄
膜を多結晶化してポリシリコン薄膜とし、このポリシリ
コン薄膜のソース・ドレイン形成領域にリンイオンやボ
ロンイオン等の不純物を注入して不純物注入領域を形成
し、この不純物注入領域を活性化するために再度ＣＷレ
ーザを照射し、以下所定の工程を経て薄膜トランジスタ
を製造する方法がある。
ス基板等からなる絶縁基板の上面にアモルファスシリコ
ン薄膜を堆積し、このアモルファスシリコン薄膜にＣＷ
レーザを照射することにより該アモルファスシリコン薄
膜を多結晶化してポリシリコン薄膜とし、このポリシリ
コン薄膜のソース・ドレイン形成領域にリンイオンやボ
ロンイオン等の不純物を注入して不純物注入領域を形成
し、この不純物注入領域を活性化するために再度ＣＷレ
ーザを照射し、以下所定の工程を経て薄膜トランジスタ
を製造する方法がある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタの製造方法では、アモルフ
ァスシリコン薄膜を多結晶化するためのＣＷレーザ照射
と不純物注入領域を活性化するためのＣＷレーザ照射の
２回のＣＷレーザ照射を行っているので、製造工程数が
多くなるという問題があった。また、ＣＷレーザ照射に
よる多結晶化は固相成長であるので、ポリシリコン薄膜
の結晶構造が悪く、このため移動度が１０ｃｍ2／Ｖ・
ｓｅｃ程度と比較的小さいという問題があった。この発
明の目的は、製造工程数を少なくすることができ、また
ポリシリコン薄膜の結晶構造を良くすることのできる薄
膜トランジスタの製造方法を提供することにある。
このような薄膜トランジスタの製造方法では、アモルフ
ァスシリコン薄膜を多結晶化するためのＣＷレーザ照射
と不純物注入領域を活性化するためのＣＷレーザ照射の
２回のＣＷレーザ照射を行っているので、製造工程数が
多くなるという問題があった。また、ＣＷレーザ照射に
よる多結晶化は固相成長であるので、ポリシリコン薄膜
の結晶構造が悪く、このため移動度が１０ｃｍ2／Ｖ・
ｓｅｃ程度と比較的小さいという問題があった。この発
明の目的は、製造工程数を少なくすることができ、また
ポリシリコン薄膜の結晶構造を良くすることのできる薄
膜トランジスタの製造方法を提供することにある。
【０００４】
【課題を解決するための手段】この発明は、絶縁基板上
にアモルファスシリコン薄膜を堆積し、このアモルファ
スシリコン薄膜のソース・ドレイン形成領域に不純物を
注入して不純物注入領域を形成した後、前記アモルファ
スシリコン薄膜のチャネル形成領域及び前記不純物注入
領域に直接的にエキシマレーザを照射することにより、
前記アモルファスシリコン薄膜を多結晶化すると同時に
前記不純物注入領域を活性化するようにしたものであ
る。
にアモルファスシリコン薄膜を堆積し、このアモルファ
スシリコン薄膜のソース・ドレイン形成領域に不純物を
注入して不純物注入領域を形成した後、前記アモルファ
スシリコン薄膜のチャネル形成領域及び前記不純物注入
領域に直接的にエキシマレーザを照射することにより、
前記アモルファスシリコン薄膜を多結晶化すると同時に
前記不純物注入領域を活性化するようにしたものであ
る。
【０００５】
【作用】この発明によれば、アモルファスシリコン薄膜
のソース・ドレイン形成領域に不純物を注入して不純物
注入領域を形成した後、エキシマレーザを照射して、ア
モルファスシリコン薄膜を多結晶化すると同時に不純物
注入領域を活性化しているので、多結晶化と活性化を一
度のエキシマレーザ照射で同時に行うことができ、した
がって製造工程数を少なくすることができる。また、エ
キシマレーザ照射による多結晶化は液相成長であるの
で、ポリシリコン薄膜の結晶構造を良くすることができ
る。
のソース・ドレイン形成領域に不純物を注入して不純物
注入領域を形成した後、エキシマレーザを照射して、ア
モルファスシリコン薄膜を多結晶化すると同時に不純物
注入領域を活性化しているので、多結晶化と活性化を一
度のエキシマレーザ照射で同時に行うことができ、した
がって製造工程数を少なくすることができる。また、エ
キシマレーザ照射による多結晶化は液相成長であるの
で、ポリシリコン薄膜の結晶構造を良くすることができ
る。
【０００６】
【実施例】図１〜図７はそれぞれこの発明の一実施例に
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
【０００７】まず、図１に示すように、ガラス基板等か
らなる絶縁基板１の上面にＳｉＨ4とＨ2との混合ガスを
用いたプラズマＣＶＤにより水素化アモルファスシリコ
ン薄膜２を堆積する。この場合、絶縁基板１の温度を２
００〜３５０℃程度望ましくは２５０℃程度とし、１０
〜２０ＳＣＣＭ程度のＳｉＨ4とその１０倍程度のＨ2と
の混合ガスを用いて、水素化アモルファスシリコン薄膜
２の膜厚が４００〜１０００Å程度望ましくは５００Å
程度となるようにする。すると、水素化アモルファスシ
リコン薄膜２の水素含有量が１０〜２０ａｔｏｍｉｃ％
程度となる。次に、後の工程でエキシマレーザ照射によ
り高エネルギを与えたとき水素が突沸して欠陥が生じる
のを回避するために、脱水素処理を行う。この場合、Ｎ
2雰囲気中において４５０℃程度の温度で１時間程度の
熱処理を行い、水素含有量が３ａｔｏｍｉｃ％以下望ま
しくは１ａｔｏｍｉｃ％以下となるようにする。この脱
水素処理は、数十枚〜数百枚の絶縁基板１に対して一度
に行うことができる。
らなる絶縁基板１の上面にＳｉＨ4とＨ2との混合ガスを
用いたプラズマＣＶＤにより水素化アモルファスシリコ
ン薄膜２を堆積する。この場合、絶縁基板１の温度を２
００〜３５０℃程度望ましくは２５０℃程度とし、１０
〜２０ＳＣＣＭ程度のＳｉＨ4とその１０倍程度のＨ2と
の混合ガスを用いて、水素化アモルファスシリコン薄膜
２の膜厚が４００〜１０００Å程度望ましくは５００Å
程度となるようにする。すると、水素化アモルファスシ
リコン薄膜２の水素含有量が１０〜２０ａｔｏｍｉｃ％
程度となる。次に、後の工程でエキシマレーザ照射によ
り高エネルギを与えたとき水素が突沸して欠陥が生じる
のを回避するために、脱水素処理を行う。この場合、Ｎ
2雰囲気中において４５０℃程度の温度で１時間程度の
熱処理を行い、水素含有量が３ａｔｏｍｉｃ％以下望ま
しくは１ａｔｏｍｉｃ％以下となるようにする。この脱
水素処理は、数十枚〜数百枚の絶縁基板１に対して一度
に行うことができる。
【０００８】次に、図２に示すように、脱水素処理後の
アモルファスシリコン薄膜３のソース・ドレイン形成領
域３ａ以外の領域に対応する部分の上面にフォトレジス
ト膜４をパターン形成する。次に、このフォトレジスト
膜４をマスクとしてアモルファスシリコン薄膜３のソー
ス・ドレイン形成領域３ａにリンイオンやボロンイオン
等の不純物を注入して不純物注入領域５を形成する。こ
の後、フォトレジスト膜４を除去する。
アモルファスシリコン薄膜３のソース・ドレイン形成領
域３ａ以外の領域に対応する部分の上面にフォトレジス
ト膜４をパターン形成する。次に、このフォトレジスト
膜４をマスクとしてアモルファスシリコン薄膜３のソー
ス・ドレイン形成領域３ａにリンイオンやボロンイオン
等の不純物を注入して不純物注入領域５を形成する。こ
の後、フォトレジスト膜４を除去する。
【０００９】次に、図３に示すように、波長３０８ｎｍ
のＸｅＣｌエキシマレーザをエネルギ密度２５０〜３５
０ｍＪ／ｃｍ2程度、パルス幅５０ｎｓｅｃ程度で照射
すると、アモルファスシリコン薄膜３が多結晶化してポ
リシリコン薄膜６になると同時に不純物注入領域５が活
性化される。このように、アモルファスシリコン薄膜３
を多結晶化すると同時に不純物注入領域５を活性化して
いるので、多結晶化と活性化を一度のエキシマレーザ照
射で同時に行うことができ、したがって製造工程数を少
なくすることができる。また、エキシマレーザ照射によ
る多結晶化は液相成長であるので、ポリシリコン薄膜６
の結晶構造を良くすることができ、ひいては移動度を大
きくすることができる。なお、波長３０８ｎｍのＸｅＣ
ｌエキシマレーザのほかに、波長２４８ｎｍのＫｒＦ、
波長１９３ｎｍのＡｒＦ、波長１７５ｎｍのＡｒＣｌ、
波長３５３ｎｍのＸｅＦ等のエキシマレーザを用いても
よいことはもちろんである。
のＸｅＣｌエキシマレーザをエネルギ密度２５０〜３５
０ｍＪ／ｃｍ2程度、パルス幅５０ｎｓｅｃ程度で照射
すると、アモルファスシリコン薄膜３が多結晶化してポ
リシリコン薄膜６になると同時に不純物注入領域５が活
性化される。このように、アモルファスシリコン薄膜３
を多結晶化すると同時に不純物注入領域５を活性化して
いるので、多結晶化と活性化を一度のエキシマレーザ照
射で同時に行うことができ、したがって製造工程数を少
なくすることができる。また、エキシマレーザ照射によ
る多結晶化は液相成長であるので、ポリシリコン薄膜６
の結晶構造を良くすることができ、ひいては移動度を大
きくすることができる。なお、波長３０８ｎｍのＸｅＣ
ｌエキシマレーザのほかに、波長２４８ｎｍのＫｒＦ、
波長１９３ｎｍのＡｒＦ、波長１７５ｎｍのＡｒＣｌ、
波長３５３ｎｍのＸｅＦ等のエキシマレーザを用いても
よいことはもちろんである。
【００１０】次に、図４に示すように、素子分離によ
り、不要な部分のポリシリコン薄膜６を除去する。この
状態では、ポリシリコン薄膜６の中央部はチャネル領域
６ａとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域６ｂとされている。次に、図５に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜７を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にＳｉＨ4とＮＨ3とＮ2とから
なる混合ガスを用いたプラズマＣＶＤにより窒化シリコ
ン膜を堆積する。プラズマＣＶＤにより窒化シリコン膜
を堆積する場合、絶縁基板１の温度を２５０℃程度と
し、ＳｉＨ4を３０ＳＣＣＭ程度とし、ＮＨ3を６０ＳＣ
ＣＭ程度とし、Ｎ2を３９０ＳＣＣＭ程度とし、出力６
００Ｗ程度、圧力０．５Ｔｏｒｒ程度で行うと、同時に
ポリシリコン薄膜６が水素化されてそのダングリングボ
ンドが減少する。次に、チャネル領域６ａに対応する部
分のゲート絶縁膜７の上面にＣｒからなるゲート電極８
をパターン形成する。
り、不要な部分のポリシリコン薄膜６を除去する。この
状態では、ポリシリコン薄膜６の中央部はチャネル領域
６ａとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域６ｂとされている。次に、図５に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜７を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にＳｉＨ4とＮＨ3とＮ2とから
なる混合ガスを用いたプラズマＣＶＤにより窒化シリコ
ン膜を堆積する。プラズマＣＶＤにより窒化シリコン膜
を堆積する場合、絶縁基板１の温度を２５０℃程度と
し、ＳｉＨ4を３０ＳＣＣＭ程度とし、ＮＨ3を６０ＳＣ
ＣＭ程度とし、Ｎ2を３９０ＳＣＣＭ程度とし、出力６
００Ｗ程度、圧力０．５Ｔｏｒｒ程度で行うと、同時に
ポリシリコン薄膜６が水素化されてそのダングリングボ
ンドが減少する。次に、チャネル領域６ａに対応する部
分のゲート絶縁膜７の上面にＣｒからなるゲート電極８
をパターン形成する。
【００１１】次に、図６に示すように、全表面に窒化シ
リコン等からなる層間絶縁膜９を形成する。次に、ソー
ス・ドレイン領域６ｂに対応する部分の層間絶縁膜９お
よびゲート絶縁膜７にコンタクトホール１０を形成す
る。次に、図７に示すように、コンタクトホール１０を
介してソース・ドレイン領域６ｂと接続されるＡｌから
なるソース・ドレイン電極１１を層間絶縁膜９の上面に
パターン形成する。かくして得られた電界効果型の薄膜
トランジスタはその移動度が８０ｃｍ2／Ｖ・ｓｅｃ以
上であり、ポリシリコン薄膜６の結晶構造が極めて良好
であることが確認された。
リコン等からなる層間絶縁膜９を形成する。次に、ソー
ス・ドレイン領域６ｂに対応する部分の層間絶縁膜９お
よびゲート絶縁膜７にコンタクトホール１０を形成す
る。次に、図７に示すように、コンタクトホール１０を
介してソース・ドレイン領域６ｂと接続されるＡｌから
なるソース・ドレイン電極１１を層間絶縁膜９の上面に
パターン形成する。かくして得られた電界効果型の薄膜
トランジスタはその移動度が８０ｃｍ2／Ｖ・ｓｅｃ以
上であり、ポリシリコン薄膜６の結晶構造が極めて良好
であることが確認された。
【００１２】なお、上記実施例では、プラズマＣＶＤに
より水素化アモルファスシリコン薄膜２を堆積した後脱
水素処理を行っているが、これに限定されるものではな
く、例えばＬＰＣＶＤにより水素を含有しないアモルフ
ァスシリコン薄膜を堆積するようにしてもよい。この場
合、ＬＰＣＶＤにより水素を含有しないアモルファスシ
リコン薄膜を堆積する際の絶縁基板１の温度を５００〜
６００℃程度とし、多結晶化および活性化するためのエ
キシマレーザのエネルギ密度を４００ｍＪ／ｃｍ2程度
とする。したがって、この場合には脱水素処理を行う必
要はないが、絶縁基板１の温度を５００〜６００℃程度
と比較的高温とすることになるので、基板温度の昇温に
時間が余計にかかることになる。
より水素化アモルファスシリコン薄膜２を堆積した後脱
水素処理を行っているが、これに限定されるものではな
く、例えばＬＰＣＶＤにより水素を含有しないアモルフ
ァスシリコン薄膜を堆積するようにしてもよい。この場
合、ＬＰＣＶＤにより水素を含有しないアモルファスシ
リコン薄膜を堆積する際の絶縁基板１の温度を５００〜
６００℃程度とし、多結晶化および活性化するためのエ
キシマレーザのエネルギ密度を４００ｍＪ／ｃｍ2程度
とする。したがって、この場合には脱水素処理を行う必
要はないが、絶縁基板１の温度を５００〜６００℃程度
と比較的高温とすることになるので、基板温度の昇温に
時間が余計にかかることになる。
【００１３】また、上記実施例では、この発明を通常の
ＭＯＳ構造の薄膜トランジスタに適用した場合について
説明したが、通常のＭＯＳ構造の薄膜トランジスタと比
較して、耐圧の向上等を図って高信頼化したＬＤＤ構造
の薄膜トランジスタにも適用することができる。例え
ば、図７と同一名称部分には同一の符号を付した図８に
示すＬＤＤ構造の薄膜トランジスタでは、ポリシリコン
薄膜６の中央部をチャネル領域６ａとされ、その両側を
不純物濃度の低いソース・ドレイン領域６ｂとされ、さ
らにその両側を不純物濃度の高いソース・ドレイン領域
６ｃとされた構造となっている。このＬＤＤ構造の薄膜
トランジスタを製造する場合には、例えば図２に示すよ
うな状態において、不純物濃度の低いソース・ドレイン
領域６ｂおよび不純物濃度の高いソース・ドレイン領域
５ｃを形成すべき部分に低濃度の不純物を注入し、次い
でフォトレジスト膜４を除去し、次いで不純物濃度の高
いソース・ドレイン領域６ｃを形成すべき部分以外の部
分の上面に別のフォトレジスト膜を形成し、この別のフ
ォトレジスト膜をマスクとして不純物濃度の高いソース
・ドレイン領域６ｃを形成すべき部分に高濃度の不純物
を注入するようにすればよい。
ＭＯＳ構造の薄膜トランジスタに適用した場合について
説明したが、通常のＭＯＳ構造の薄膜トランジスタと比
較して、耐圧の向上等を図って高信頼化したＬＤＤ構造
の薄膜トランジスタにも適用することができる。例え
ば、図７と同一名称部分には同一の符号を付した図８に
示すＬＤＤ構造の薄膜トランジスタでは、ポリシリコン
薄膜６の中央部をチャネル領域６ａとされ、その両側を
不純物濃度の低いソース・ドレイン領域６ｂとされ、さ
らにその両側を不純物濃度の高いソース・ドレイン領域
６ｃとされた構造となっている。このＬＤＤ構造の薄膜
トランジスタを製造する場合には、例えば図２に示すよ
うな状態において、不純物濃度の低いソース・ドレイン
領域６ｂおよび不純物濃度の高いソース・ドレイン領域
５ｃを形成すべき部分に低濃度の不純物を注入し、次い
でフォトレジスト膜４を除去し、次いで不純物濃度の高
いソース・ドレイン領域６ｃを形成すべき部分以外の部
分の上面に別のフォトレジスト膜を形成し、この別のフ
ォトレジスト膜をマスクとして不純物濃度の高いソース
・ドレイン領域６ｃを形成すべき部分に高濃度の不純物
を注入するようにすればよい。
【００１４】さらに、上記実施例では、この発明をトッ
プゲート型のコプラナ構造の薄膜トランジスタに適用し
た場合について説明したが、スタガ構造やバックゲート
型のコプラナまたはスタガ構造の薄膜トランジスタにも
適用し得ることはもちろんである。バックゲート型の場
合、絶縁基板の上面にゲート電極およびゲート絶縁膜を
形成し、その上にアモルファスシリコン薄膜を堆積し、
このアモルファスシリコン薄膜を多結晶化してポリシリ
コン薄膜とする。また、ポリシリコン薄膜を水素化する
場合には、パッシベーション膜をプラズマＣＶＤにより
堆積する際に同時に行うことができる。
プゲート型のコプラナ構造の薄膜トランジスタに適用し
た場合について説明したが、スタガ構造やバックゲート
型のコプラナまたはスタガ構造の薄膜トランジスタにも
適用し得ることはもちろんである。バックゲート型の場
合、絶縁基板の上面にゲート電極およびゲート絶縁膜を
形成し、その上にアモルファスシリコン薄膜を堆積し、
このアモルファスシリコン薄膜を多結晶化してポリシリ
コン薄膜とする。また、ポリシリコン薄膜を水素化する
場合には、パッシベーション膜をプラズマＣＶＤにより
堆積する際に同時に行うことができる。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、アモルファスシリコン薄膜のソース・ドレイン形成
領域に不純物を注入して不純物注入領域を形成した後、
エキシマレーザを照射して、アモルファスシリコン薄膜
を多結晶化すると同時に不純物注入領域を活性化してい
るので、多結晶化と活性化を一度のエキシマレーザ照射
で同時に行うことができ、したがって製造工程数を少な
くすることができる。また、エキシマレーザ照射による
多結晶化は液相成長であるので、ポリシリコン薄膜の結
晶構造を良くすることができ、ひいては移動度を大きく
することができる。
ば、アモルファスシリコン薄膜のソース・ドレイン形成
領域に不純物を注入して不純物注入領域を形成した後、
エキシマレーザを照射して、アモルファスシリコン薄膜
を多結晶化すると同時に不純物注入領域を活性化してい
るので、多結晶化と活性化を一度のエキシマレーザ照射
で同時に行うことができ、したがって製造工程数を少な
くすることができる。また、エキシマレーザ照射による
多結晶化は液相成長であるので、ポリシリコン薄膜の結
晶構造を良くすることができ、ひいては移動度を大きく
することができる。
【図１】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板の上面に水素化アモルファスシ
リコン薄膜を堆積した状態の断面図。
の製造に際し、絶縁基板の上面に水素化アモルファスシ
リコン薄膜を堆積した状態の断面図。
【図２】同薄膜トランジスタの製造に際し、脱水素処理
後のアモルファスシリコン薄膜のソース・ドレイン形成
領域に不純物を注入した状態の断面図。
後のアモルファスシリコン薄膜のソース・ドレイン形成
領域に不純物を注入した状態の断面図。
【図３】同薄膜トランジスタの製造に際し、エキシマレ
ーザを照射することにより、アモルファスシリコン薄膜
を多結晶化すると同時に不純物注入領域を活性化した状
態の断面図。
ーザを照射することにより、アモルファスシリコン薄膜
を多結晶化すると同時に不純物注入領域を活性化した状
態の断面図。
【図４】同薄膜トランジスタの製造に際し、素子分離に
より、不要な部分のポリシリコン薄膜を除去した状態の
断面図。
より、不要な部分のポリシリコン薄膜を除去した状態の
断面図。
【図５】同薄膜トランジスタの製造に際し、ゲート絶縁
膜およびゲート電極を形成した状態の断面図。
膜およびゲート電極を形成した状態の断面図。
【図６】同薄膜トランジスタの製造に際し、層間絶縁膜
をおよびコンタクトホールを形成した状態の断面図。
をおよびコンタクトホールを形成した状態の断面図。
【図７】同薄膜トランジスタの製造に際し、ソース・ド
レイン電極を形成した状態の断面図。
レイン電極を形成した状態の断面図。
【図８】この発明をＬＤＤ構造の薄膜トランジスタに適
用した場合の図７同様の断面図。
用した場合の図７同様の断面図。
１ 絶縁基板 ３ アモルファスシリコン薄膜 ３ａ ソース・ドレイン形成領域 ４ フォトレジスト膜 ５ 不純物注入領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/265 602 H01L 21/336
Claims (3)
- 【請求項１】 絶縁基板上にアモルファスシリコン薄膜
を堆積し、このアモルファスシリコン薄膜のソース・ド
レイン形成領域に不純物を注入して不純物注入領域を形
成した後、前記アモルファスシリコン薄膜のチャネル形
成領域及び前記不純物注入領域に直接的にエキシマレー
ザを照射することにより、前記アモルファスシリコン薄
膜を多結晶化すると同時に前記不純物注入領域を活性化
することを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 前記アモルファスシリコン薄膜の膜厚は
４００〜１０００Å程度であることを特徴とする請求項
１記載の薄膜トランジスタの製造方法。 - 【請求項３】 前記エキシマレーザのエネルギ密度は２
５０〜３５０ｍＪ／ｃｍ2程度であることを特徴とする
請求項２記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06987092A JP3211340B2 (ja) | 1992-02-19 | 1992-02-19 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06987092A JP3211340B2 (ja) | 1992-02-19 | 1992-02-19 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235031A JPH05235031A (ja) | 1993-09-10 |
| JP3211340B2 true JP3211340B2 (ja) | 2001-09-25 |
Family
ID=13415263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06987092A Expired - Lifetime JP3211340B2 (ja) | 1992-02-19 | 1992-02-19 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211340B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019527A (ja) * | 2004-07-01 | 2006-01-19 | Dainippon Printing Co Ltd | 多結晶シリコン薄膜の製造方法、薄膜トランジスタの製造方法、及びシリコン薄膜付き基板 |
| US7714387B2 (en) | 2005-08-05 | 2010-05-11 | Nec Lcd Technologies, Ltd. | Semiconductor device with thin-film transistors and method of fabricating the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4667334B2 (ja) * | 1994-07-22 | 2011-04-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH09107102A (ja) * | 1995-10-09 | 1997-04-22 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| CN103839825A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
-
1992
- 1992-02-19 JP JP06987092A patent/JP3211340B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019527A (ja) * | 2004-07-01 | 2006-01-19 | Dainippon Printing Co Ltd | 多結晶シリコン薄膜の製造方法、薄膜トランジスタの製造方法、及びシリコン薄膜付き基板 |
| US7714387B2 (en) | 2005-08-05 | 2010-05-11 | Nec Lcd Technologies, Ltd. | Semiconductor device with thin-film transistors and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235031A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541795B2 (en) | Thin film semiconductor device and production method for the same | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| JP3282582B2 (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03194937A (ja) | 薄膜トランジスタの製造方法 | |
| JP3063018B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP3143967B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05235039A (ja) | 薄膜トランジスタの製造方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JP3557565B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP2000150907A (ja) | 半導体装置の作製方法 | |
| JP2853143B2 (ja) | 半導体装置の製造方法 | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| JP2803925B2 (ja) | 半導体装置の製造方法 | |
| JP3407842B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |