JPH05235039A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH05235039A JPH05235039A JP6986992A JP6986992A JPH05235039A JP H05235039 A JPH05235039 A JP H05235039A JP 6986992 A JP6986992 A JP 6986992A JP 6986992 A JP6986992 A JP 6986992A JP H05235039 A JPH05235039 A JP H05235039A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- silicon thin
- deposited
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 製造時間を短くし、またポリシリコン薄膜の
結晶構造を良くする。 【構成】 プラズマＣＶＤにより堆積された水素化アモ
ルファスシリコン薄膜２を有する絶縁基板１を複数枚同
時に加熱して脱水素処理を行った後、各絶縁基板１上の
アモルファスシリコン薄膜にエキシマレーザを照射して
アモルファスシリコン薄膜を結晶化してポリシリコン薄
膜とする。この場合、プラズマＣＶＤにより水素化アモ
ルファスシリコン薄膜２を堆積する際の絶縁基板１の温
度を３５０℃以下と比較的低温とすることができ、した
がって基板温度の昇温にかかる時間を短くすることがで
き、しかも絶縁基板１を複数枚同時に加熱して脱水素処
理を行っているので、脱水素処理工程が増えても、全体
的に見て製造時間を短くすることができる。また、エキ
シマレーザ照射による結晶化は液相成長であるので、ポ
リシリコン薄膜の結晶構造を良くすることができる。
結晶構造を良くする。 【構成】 プラズマＣＶＤにより堆積された水素化アモ
ルファスシリコン薄膜２を有する絶縁基板１を複数枚同
時に加熱して脱水素処理を行った後、各絶縁基板１上の
アモルファスシリコン薄膜にエキシマレーザを照射して
アモルファスシリコン薄膜を結晶化してポリシリコン薄
膜とする。この場合、プラズマＣＶＤにより水素化アモ
ルファスシリコン薄膜２を堆積する際の絶縁基板１の温
度を３５０℃以下と比較的低温とすることができ、した
がって基板温度の昇温にかかる時間を短くすることがで
き、しかも絶縁基板１を複数枚同時に加熱して脱水素処
理を行っているので、脱水素処理工程が増えても、全体
的に見て製造時間を短くすることができる。また、エキ
シマレーザ照射による結晶化は液相成長であるので、ポ
リシリコン薄膜の結晶構造を良くすることができる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタの製造方法には、ガラ
ス基板等からなる絶縁基板の上面にＬＰＣＶＤにより水
素を含有しないアモルファスシリコン薄膜を堆積し、こ
のアモルファスシリコン薄膜にＣＷレーザを照射するこ
とによりアモルファスシリコン薄膜を多結晶化してポリ
シリコン薄膜とし、以下所定の工程を経て薄膜トランジ
スタを製造する方法がある。この場合、水素を含有しな
いアモルファスシリコン薄膜を堆積するのは、ＣＷレー
ザ照射時に水素が突沸して欠陥が生じるのを回避するた
めである。
ス基板等からなる絶縁基板の上面にＬＰＣＶＤにより水
素を含有しないアモルファスシリコン薄膜を堆積し、こ
のアモルファスシリコン薄膜にＣＷレーザを照射するこ
とによりアモルファスシリコン薄膜を多結晶化してポリ
シリコン薄膜とし、以下所定の工程を経て薄膜トランジ
スタを製造する方法がある。この場合、水素を含有しな
いアモルファスシリコン薄膜を堆積するのは、ＣＷレー
ザ照射時に水素が突沸して欠陥が生じるのを回避するた
めである。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタの製造方法では、ＬＰＣＶ
Ｄにより水素を含有しないアモルファスシリコン薄膜を
堆積する際の絶縁基板の温度を５００〜６００℃程度と
比較的高温としなければならず、このため基板温度の昇
温に時間がかかり、製造時間が長くなるという問題があ
った。また、ＣＷレーザ照射による多結晶化は固相成長
であるので、ポリシリコン薄膜の結晶構造が悪く、この
ため移動度が１０ｃｍ2／Ｖ・ｓｅｃ程度と比較的小さ
いという問題があった。この発明の目的は、製造時間を
短くすることができ、またポリシリコン薄膜の結晶構造
を良くすることのできる薄膜トランジスタの製造方法を
提供することにある。
このような薄膜トランジスタの製造方法では、ＬＰＣＶ
Ｄにより水素を含有しないアモルファスシリコン薄膜を
堆積する際の絶縁基板の温度を５００〜６００℃程度と
比較的高温としなければならず、このため基板温度の昇
温に時間がかかり、製造時間が長くなるという問題があ
った。また、ＣＷレーザ照射による多結晶化は固相成長
であるので、ポリシリコン薄膜の結晶構造が悪く、この
ため移動度が１０ｃｍ2／Ｖ・ｓｅｃ程度と比較的小さ
いという問題があった。この発明の目的は、製造時間を
短くすることができ、またポリシリコン薄膜の結晶構造
を良くすることのできる薄膜トランジスタの製造方法を
提供することにある。
【０００４】
【課題を解決するための手段】この発明は、絶縁基板上
にプラズマＣＶＤにより水素化アモルファスシリコン薄
膜を堆積し、この水素化アモルファスシリコン薄膜を有
する絶縁基板を複数枚同時に加熱して脱水素処理を行っ
た後、各絶縁基板上のアモルファスシリコン薄膜にエキ
シマレーザを照射してアモルファスシリコン薄膜を多結
晶化するようにしたものである。
にプラズマＣＶＤにより水素化アモルファスシリコン薄
膜を堆積し、この水素化アモルファスシリコン薄膜を有
する絶縁基板を複数枚同時に加熱して脱水素処理を行っ
た後、各絶縁基板上のアモルファスシリコン薄膜にエキ
シマレーザを照射してアモルファスシリコン薄膜を多結
晶化するようにしたものである。
【０００５】
【作用】この発明によれば、プラズマＣＶＤにより絶縁
基板上に水素化アモルファスシリコン薄膜を堆積してい
るので、その際の絶縁基板の温度を３５０℃以下と比較
的低温とすることができ、したがって基板温度の昇温に
かかる時間を短くすることができ、しかも水素化アモル
ファスシリコン薄膜を有する絶縁基板を複数枚同時に加
熱して脱水素処理を行っているので、脱水素処理工程が
増えても、全体的に見て製造時間を短くすることができ
る。また、エキシマレーザ照射による多結晶化は液相成
長であるので、ポリシリコン薄膜の結晶構造を良くする
ことができる。
基板上に水素化アモルファスシリコン薄膜を堆積してい
るので、その際の絶縁基板の温度を３５０℃以下と比較
的低温とすることができ、したがって基板温度の昇温に
かかる時間を短くすることができ、しかも水素化アモル
ファスシリコン薄膜を有する絶縁基板を複数枚同時に加
熱して脱水素処理を行っているので、脱水素処理工程が
増えても、全体的に見て製造時間を短くすることができ
る。また、エキシマレーザ照射による多結晶化は液相成
長であるので、ポリシリコン薄膜の結晶構造を良くする
ことができる。
【０００６】
【実施例】図１〜図７はそれぞれこの発明の一実施例に
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
【０００７】まず、図１に示すように、ガラス基板等か
らなる絶縁基板１の上面にＳｉＨ4とＨ2との混合ガスを
用いたプラズマＣＶＤにより水素化アモルファスシリコ
ン薄膜２を堆積する。この場合、絶縁基板１の温度を２
００〜３５０℃程度望ましくは２５０℃程度とし、１０
〜２０ＳＣＣＭ程度のＳｉＨ4とその１０倍程度のＨ2と
の混合ガスを用いて、アモルファスシリコン薄膜２の膜
厚が４００〜１０００Å程度望ましくは５００Å程度と
なるようにする。すると、水素化アモルファスシリコン
薄膜２の水素含有量が１０〜２０ａｔｏｍｉｃ％程度と
なる。次に、後の工程でエキシマレーザ照射により高エ
ネルギを与えたとき水素が突沸して欠陥が生じるのを回
避するために、脱水素処理を行う。この場合、Ｎ2雰囲
気中において４５０℃程度の温度で１時間程度の熱処理
を行い、水素含有量が３ａｔｏｍｉｃ％以下望ましくは
１ａｔｏｍｉｃ％以下となるようにする。このように、
プラズマＣＶＤにより絶縁基板１の上面に水素化アモル
ファスシリコン薄膜２を堆積しているので、その際の絶
縁基板１の温度を３５０℃以下と比較的低温とすること
ができ、したがって基板温度の昇温にかかる時間を短く
することができる。しかも、この場合の脱水素処理は数
十枚〜数百枚の絶縁基板１に対して一度に行うことがで
きるので、脱水素処理工程が増えても、全体的に見て製
造時間を短くすることができる。
らなる絶縁基板１の上面にＳｉＨ4とＨ2との混合ガスを
用いたプラズマＣＶＤにより水素化アモルファスシリコ
ン薄膜２を堆積する。この場合、絶縁基板１の温度を２
００〜３５０℃程度望ましくは２５０℃程度とし、１０
〜２０ＳＣＣＭ程度のＳｉＨ4とその１０倍程度のＨ2と
の混合ガスを用いて、アモルファスシリコン薄膜２の膜
厚が４００〜１０００Å程度望ましくは５００Å程度と
なるようにする。すると、水素化アモルファスシリコン
薄膜２の水素含有量が１０〜２０ａｔｏｍｉｃ％程度と
なる。次に、後の工程でエキシマレーザ照射により高エ
ネルギを与えたとき水素が突沸して欠陥が生じるのを回
避するために、脱水素処理を行う。この場合、Ｎ2雰囲
気中において４５０℃程度の温度で１時間程度の熱処理
を行い、水素含有量が３ａｔｏｍｉｃ％以下望ましくは
１ａｔｏｍｉｃ％以下となるようにする。このように、
プラズマＣＶＤにより絶縁基板１の上面に水素化アモル
ファスシリコン薄膜２を堆積しているので、その際の絶
縁基板１の温度を３５０℃以下と比較的低温とすること
ができ、したがって基板温度の昇温にかかる時間を短く
することができる。しかも、この場合の脱水素処理は数
十枚〜数百枚の絶縁基板１に対して一度に行うことがで
きるので、脱水素処理工程が増えても、全体的に見て製
造時間を短くすることができる。
【０００８】次に、図２に示すように、脱水素処理後の
アモルファスシリコン薄膜３のソース・ドレイン形成領
域３ａ以外の領域に対応する部分の上面にフォトレジス
ト膜４をパターン形成する。次に、このフォトレジスト
膜４をマスクとしてアモルファスシリコン薄膜３のソー
ス・ドレイン形成領域３ａにボロンイオン等の不純物を
注入して不純物注入領域５を形成する。この後、フォト
レジスト膜４を除去する。
アモルファスシリコン薄膜３のソース・ドレイン形成領
域３ａ以外の領域に対応する部分の上面にフォトレジス
ト膜４をパターン形成する。次に、このフォトレジスト
膜４をマスクとしてアモルファスシリコン薄膜３のソー
ス・ドレイン形成領域３ａにボロンイオン等の不純物を
注入して不純物注入領域５を形成する。この後、フォト
レジスト膜４を除去する。
【０００９】次に、図３に示すように、波長３０８ｎｍ
のＸｅＣｌエキシマレーザをエネルギ密度２５０〜３５
０ｍＪ／ｃｍ2程度、パルス幅５０ｎｓｅｃ程度で照射
すると、アモルファスシリコン薄膜３が多結晶化してポ
リシリコン薄膜６になると同時に不純物注入領域５が活
性化される。この場合、アモルファスシリコン薄膜３を
多結晶化すると同時に不純物注入領域５を活性化してい
るので、多結晶化と活性化を一度のエキシマレーザ照射
で同時に行うことができ、したがって多結晶化と活性化
を別々の工程で行う場合と比較して製造工程数を少なく
することができる。また、エキシマレーザ照射による多
結晶化は液相成長であるので、ポリシリコン薄膜６の結
晶構造を良くすることができ、ひいては移動度を大きく
することができる。なお、波長３０８ｎｍのＸｅＣｌエ
キシマレーザのほかに、波長２４８ｎｍのＫｒＦ、波長
１９３ｎｍのＡｒＦ、波長１７５ｎｍのＡｒＣｌ、波長
３５３ｎｍのＸｅＦ等のエキシマレーザを用いてもよい
ことはもちろんである。
のＸｅＣｌエキシマレーザをエネルギ密度２５０〜３５
０ｍＪ／ｃｍ2程度、パルス幅５０ｎｓｅｃ程度で照射
すると、アモルファスシリコン薄膜３が多結晶化してポ
リシリコン薄膜６になると同時に不純物注入領域５が活
性化される。この場合、アモルファスシリコン薄膜３を
多結晶化すると同時に不純物注入領域５を活性化してい
るので、多結晶化と活性化を一度のエキシマレーザ照射
で同時に行うことができ、したがって多結晶化と活性化
を別々の工程で行う場合と比較して製造工程数を少なく
することができる。また、エキシマレーザ照射による多
結晶化は液相成長であるので、ポリシリコン薄膜６の結
晶構造を良くすることができ、ひいては移動度を大きく
することができる。なお、波長３０８ｎｍのＸｅＣｌエ
キシマレーザのほかに、波長２４８ｎｍのＫｒＦ、波長
１９３ｎｍのＡｒＦ、波長１７５ｎｍのＡｒＣｌ、波長
３５３ｎｍのＸｅＦ等のエキシマレーザを用いてもよい
ことはもちろんである。
【００１０】次に、図４に示すように、素子分離によ
り、不要な部分のポリシリコン薄膜６を除去する。この
状態では、ポリシリコン薄膜６の中央部はチャネル領域
５ａとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域６ｂとされている。次に、図５に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜６を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にＳｉＨ4とＮＨ3とＮ2とから
なる混合ガスを用いたプラズマＣＶＤにより窒化シリコ
ン膜を堆積する。プラズマＣＶＤにより窒化シリコン膜
を堆積する場合、絶縁基板１の温度を２５０℃程度と
し、ＳｉＨ4を３０ＳＣＣＭ程度とし、ＮＨ3を６０ＳＣ
ＣＭ程度とし、Ｎ2を３９０ＳＣＣＭ程度とし、出力６
００Ｗ程度、圧力０．５Ｔｏｒｒ程度で行うと、同時に
ポリシリコン薄膜６が水素化されてそのダンリングボン
ドが減少する。次に、チャネル領域６ａに対応する部分
のゲート絶縁膜６の上面にＣｒからなるゲート電極８を
パターン形成する。
り、不要な部分のポリシリコン薄膜６を除去する。この
状態では、ポリシリコン薄膜６の中央部はチャネル領域
５ａとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域６ｂとされている。次に、図５に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜６を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にＳｉＨ4とＮＨ3とＮ2とから
なる混合ガスを用いたプラズマＣＶＤにより窒化シリコ
ン膜を堆積する。プラズマＣＶＤにより窒化シリコン膜
を堆積する場合、絶縁基板１の温度を２５０℃程度と
し、ＳｉＨ4を３０ＳＣＣＭ程度とし、ＮＨ3を６０ＳＣ
ＣＭ程度とし、Ｎ2を３９０ＳＣＣＭ程度とし、出力６
００Ｗ程度、圧力０．５Ｔｏｒｒ程度で行うと、同時に
ポリシリコン薄膜６が水素化されてそのダンリングボン
ドが減少する。次に、チャネル領域６ａに対応する部分
のゲート絶縁膜６の上面にＣｒからなるゲート電極８を
パターン形成する。
【００１１】次に、図６に示すように、全表面に窒化シ
リコン等からなる層間絶縁膜９を形成する。次に、ソー
ス・ドレイン領域６ｂに対応する部分の層間絶縁膜９お
よびゲート絶縁膜７にコンタクトホール１０を形成す
る。次に、図７に示すように、コンタクトホール１０を
介してソース・ドレイン領域６ｂと接続されるＡｌから
なるソース・ドレイン電極１１を層間絶縁膜９の上面に
パターン形成する。かくして得られた電界効果型の薄膜
トランジスタはその移動度が８０ｃｍ2／Ｖ・ｓｅｃ以
上であり、ポリシリコン薄膜６の結晶構造が極めて良好
であることが確認された。
リコン等からなる層間絶縁膜９を形成する。次に、ソー
ス・ドレイン領域６ｂに対応する部分の層間絶縁膜９お
よびゲート絶縁膜７にコンタクトホール１０を形成す
る。次に、図７に示すように、コンタクトホール１０を
介してソース・ドレイン領域６ｂと接続されるＡｌから
なるソース・ドレイン電極１１を層間絶縁膜９の上面に
パターン形成する。かくして得られた電界効果型の薄膜
トランジスタはその移動度が８０ｃｍ2／Ｖ・ｓｅｃ以
上であり、ポリシリコン薄膜６の結晶構造が極めて良好
であることが確認された。
【００１２】なお、上記実施例では、この発明を通常の
ＭＯＳ構造の薄膜トランジスタに適用した場合について
説明したが、通常のＭＯＳ構造の薄膜トランジスタと比
較して、耐圧の向上等を図って高信頼化したＬＤＤ構造
の薄膜トランジスタにも適用することができる。例え
ば、図７と同一名称部分には同一の符号を付した図８に
示すＬＤＤ構造の薄膜トランジスタでは、ポリシリコン
薄膜６の中央部をチャネル領域６ａとされ、その両側を
不純物濃度の低いソース・ドレイン領域６ｂとされ、さ
らにその両側を不純物濃度の高いソース・ドレイン領域
６ｃとされた構造となっている。このＬＤＤ構造の薄膜
トランジスタを製造する場合には、例えば図２に示すよ
うな状態において、不純物濃度の低いソース・ドレイン
領域６ｂおよび不純物濃度の高いソース・ドレイン領域
６ｃを形成すべき部分に低濃度の不純物を注入し、次い
でフォトレジスト膜４を除去し、次いで不純物濃度の高
いソース・ドレイン領域６ｃを形成すべき部分以外の部
分の上面に別のフォトレジスト膜を形成し、この別のフ
ォトレジスト膜をマスクとして不純物濃度の高いソース
・ドレイン領域６ｃを形成すべき部分に高濃度の不純物
を注入するようにすればよい。
ＭＯＳ構造の薄膜トランジスタに適用した場合について
説明したが、通常のＭＯＳ構造の薄膜トランジスタと比
較して、耐圧の向上等を図って高信頼化したＬＤＤ構造
の薄膜トランジスタにも適用することができる。例え
ば、図７と同一名称部分には同一の符号を付した図８に
示すＬＤＤ構造の薄膜トランジスタでは、ポリシリコン
薄膜６の中央部をチャネル領域６ａとされ、その両側を
不純物濃度の低いソース・ドレイン領域６ｂとされ、さ
らにその両側を不純物濃度の高いソース・ドレイン領域
６ｃとされた構造となっている。このＬＤＤ構造の薄膜
トランジスタを製造する場合には、例えば図２に示すよ
うな状態において、不純物濃度の低いソース・ドレイン
領域６ｂおよび不純物濃度の高いソース・ドレイン領域
６ｃを形成すべき部分に低濃度の不純物を注入し、次い
でフォトレジスト膜４を除去し、次いで不純物濃度の高
いソース・ドレイン領域６ｃを形成すべき部分以外の部
分の上面に別のフォトレジスト膜を形成し、この別のフ
ォトレジスト膜をマスクとして不純物濃度の高いソース
・ドレイン領域６ｃを形成すべき部分に高濃度の不純物
を注入するようにすればよい。
【００１３】また、上記実施例では、この発明をトップ
ゲート型のコプラナ構造の薄膜トランジスタに適用した
場合について説明したが、スタガ構造やバックゲート型
のコプラナまたはスタガ構造の薄膜トランジスタにも適
用し得ることはもちろんである。バックゲート型の場
合、絶縁基板の上面にゲート電極およびゲート絶縁膜を
形成し、その上にアモルファスシリコン薄膜を堆積し、
このアモルファスシリコン薄膜を多結晶化してポリシリ
コン薄膜とする。また、ポリシリコン薄膜の水素化処理
は、パッシベーション膜をプラズマＣＶＤにより堆積す
る際に同時に行うようにすればよい。
ゲート型のコプラナ構造の薄膜トランジスタに適用した
場合について説明したが、スタガ構造やバックゲート型
のコプラナまたはスタガ構造の薄膜トランジスタにも適
用し得ることはもちろんである。バックゲート型の場
合、絶縁基板の上面にゲート電極およびゲート絶縁膜を
形成し、その上にアモルファスシリコン薄膜を堆積し、
このアモルファスシリコン薄膜を多結晶化してポリシリ
コン薄膜とする。また、ポリシリコン薄膜の水素化処理
は、パッシベーション膜をプラズマＣＶＤにより堆積す
る際に同時に行うようにすればよい。
【００１４】
【発明の効果】以上説明したように、この発明によれ
ば、絶縁基板上にプラズマＣＶＤにより水素化アモルフ
ァスシリコン薄膜を堆積しているので、その際の絶縁基
板の温度を３５０℃以下と比較的低温とすることがで
き、したがって基板温度の昇温にかかる時間を短くする
ことができ、しかも水素化アモルファスシリコン薄膜を
有する絶縁基板を複数枚同時に加熱して脱水素処理を行
っているので、脱水素処理工程が増えても、全体的に見
て製造時間を短くすることができる。また、エキシマレ
ーザ照射による多結晶化は液相成長であるので、ポリシ
リコン薄膜の結晶構造を良くすることができ、ひいては
移動度を大きくすることができる。
ば、絶縁基板上にプラズマＣＶＤにより水素化アモルフ
ァスシリコン薄膜を堆積しているので、その際の絶縁基
板の温度を３５０℃以下と比較的低温とすることがで
き、したがって基板温度の昇温にかかる時間を短くする
ことができ、しかも水素化アモルファスシリコン薄膜を
有する絶縁基板を複数枚同時に加熱して脱水素処理を行
っているので、脱水素処理工程が増えても、全体的に見
て製造時間を短くすることができる。また、エキシマレ
ーザ照射による多結晶化は液相成長であるので、ポリシ
リコン薄膜の結晶構造を良くすることができ、ひいては
移動度を大きくすることができる。
【図１】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板の上面に水素化アモルファスシ
リコン薄膜を堆積した状態の断面図。
の製造に際し、絶縁基板の上面に水素化アモルファスシ
リコン薄膜を堆積した状態の断面図。
【図２】同薄膜トランジスタの製造に際し、脱水素処理
後のアモルファスシリコン薄膜のソース・ドレイン形成
領域に不純物を注入した状態の断面図。
後のアモルファスシリコン薄膜のソース・ドレイン形成
領域に不純物を注入した状態の断面図。
【図３】同薄膜トランジスタの製造に際し、エキシマレ
ーザを照射することにより、アモルファスシリコン薄膜
を多結晶化すると同時に不純物注入領域を活性化した状
態の断面図。
ーザを照射することにより、アモルファスシリコン薄膜
を多結晶化すると同時に不純物注入領域を活性化した状
態の断面図。
【図４】同薄膜トランジスタの製造に際し、素子分離に
より、不要な部分のポリシリコン薄膜を除去した状態の
断面図。
より、不要な部分のポリシリコン薄膜を除去した状態の
断面図。
【図５】同薄膜トランジスタの製造に際し、ゲート絶縁
膜およびゲート電極を形成した状態の断面図。
膜およびゲート電極を形成した状態の断面図。
【図６】同薄膜トランジスタの製造に際し、層間絶縁膜
をおよびコンタクトホールを形成した状態の断面図。
をおよびコンタクトホールを形成した状態の断面図。
【図７】同薄膜トランジスタの製造に際し、ソース・ド
レイン電極を形成した状態の断面図。
レイン電極を形成した状態の断面図。
【図８】この発明をＬＤＤ構造の薄膜トランジスタに適
用した場合の図７同様の断面図。
用した場合の図７同様の断面図。
１ 絶縁基板 ２ 水素化アモルファスシリコン薄膜 ３ アモルファスシリコン薄膜 ４ フォトレジスト膜 ５ 不純物注入領域
【手続補正書】
【提出日】平成４年１２月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】次に、図２に示すように、脱水素処理後の
アモルファスシリコン薄膜３のソース・ドレイン形成領
域３ａ以外の領域に対応する部分の上面にフォトレジス
ト膜４をパターン形成する。次に、このフォトレジスト
膜４をマスクとしてアモルファスシリコン薄膜３のソー
ス・ドレイン形成領域３ａにリンイオンやボロンイオン
等の不純物を注入して不純物注入領域５を形成する。こ
の後、フォトレジスト膜４を除去する。
アモルファスシリコン薄膜３のソース・ドレイン形成領
域３ａ以外の領域に対応する部分の上面にフォトレジス
ト膜４をパターン形成する。次に、このフォトレジスト
膜４をマスクとしてアモルファスシリコン薄膜３のソー
ス・ドレイン形成領域３ａにリンイオンやボロンイオン
等の不純物を注入して不純物注入領域５を形成する。こ
の後、フォトレジスト膜４を除去する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】次に、図４に示すように、素子分離によ
り、不要な部分のポリシリコン薄膜６を除去する。この
状態では、ポリシリコン薄膜６の中央部はチャネル領域
６ａとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域６ｂとされている。次に、図５に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜７を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にＳｉＨ４とＮＨ３とＮ２とか
らなる混合ガスを用いたプラズマＣＶＤにより窒化シリ
コン膜を堆積する。プラズマＣＶＤにより窒化シリコン
膜を堆積する場合、絶縁基板１の温度を２５０℃程度と
し、ＳｉＨ４を３０ＳＣＣＭ程度とし、ＮＨ３を６０Ｓ
ＣＣＭ程度とし、Ｎ２を３９０ＳＣＣＭ程度とし、出力
６００Ｗ程度、圧力０．５Ｔｏｒｒ程度で行うと、同時
にポリシリコン薄膜６が水素化されてそのダンリングボ
ンドが減少する。次に、チャネル領域６ａに対応する部
分のゲート絶縁膜７の上面にＣｒからなるゲート電極８
をパターン形成する。
り、不要な部分のポリシリコン薄膜６を除去する。この
状態では、ポリシリコン薄膜６の中央部はチャネル領域
６ａとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域６ｂとされている。次に、図５に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜７を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にＳｉＨ４とＮＨ３とＮ２とか
らなる混合ガスを用いたプラズマＣＶＤにより窒化シリ
コン膜を堆積する。プラズマＣＶＤにより窒化シリコン
膜を堆積する場合、絶縁基板１の温度を２５０℃程度と
し、ＳｉＨ４を３０ＳＣＣＭ程度とし、ＮＨ３を６０Ｓ
ＣＣＭ程度とし、Ｎ２を３９０ＳＣＣＭ程度とし、出力
６００Ｗ程度、圧力０．５Ｔｏｒｒ程度で行うと、同時
にポリシリコン薄膜６が水素化されてそのダンリングボ
ンドが減少する。次に、チャネル領域６ａに対応する部
分のゲート絶縁膜７の上面にＣｒからなるゲート電極８
をパターン形成する。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/268 Ｚ 8617−4Ｍ 21/84 9171−4Ｍ
Claims (3)
- 【請求項１】 絶縁基板上にプラズマＣＶＤにより水素
化アモルファスシリコン薄膜を堆積し、この水素化アモ
ルファスシリコン薄膜を有する絶縁基板を複数枚同時に
加熱して脱水素処理を行った後、各絶縁基板上のアモル
ファスシリコン薄膜にエキシマレーザを照射してアモル
ファスシリコン薄膜を多結晶化することを特徴とする薄
膜トランジスタの製造方法。 - 【請求項２】 前記水素化アモルファスシリコン薄膜を
堆積する際の前記絶縁基板の温度は３５０℃以下である
ことを特徴とする請求項１記載の薄膜トランジスタの製
造方法。 - 【請求項３】 脱水素処理後で多結晶化前の前記アモル
ファスシリコン薄膜の水素含有量は３ａｔｏｍｉｃ％以
下であることを特徴とする請求項１記載の薄膜トランジ
スタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6986992A JPH05235039A (ja) | 1992-02-19 | 1992-02-19 | 薄膜トランジスタの製造方法 |
| US08/283,250 US5424230A (en) | 1992-02-19 | 1994-07-29 | Method of manufacturing a polysilicon thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6986992A JPH05235039A (ja) | 1992-02-19 | 1992-02-19 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235039A true JPH05235039A (ja) | 1993-09-10 |
Family
ID=13415235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6986992A Pending JPH05235039A (ja) | 1992-02-19 | 1992-02-19 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235039A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0810640A1 (en) * | 1995-12-14 | 1997-12-03 | Seiko Epson Corporation | Thin film semiconductor device, method for manufacturing thin film semiconductor device, liquid crystal display, method for manufacturing liquid crystal display, electronic apparatus, method for manufacturing electronic apparatus, and method for depositing thin film |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| DE102014013883A1 (de) | 2013-09-24 | 2015-03-26 | Mitutoyo Corporation | Bewegungsmechanismus und Formmeßgerät |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180116A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
-
1992
- 1992-02-19 JP JP6986992A patent/JPH05235039A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180116A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0810640A1 (en) * | 1995-12-14 | 1997-12-03 | Seiko Epson Corporation | Thin film semiconductor device, method for manufacturing thin film semiconductor device, liquid crystal display, method for manufacturing liquid crystal display, electronic apparatus, method for manufacturing electronic apparatus, and method for depositing thin film |
| EP0810640A4 (en) * | 1995-12-14 | 1999-06-16 | Seiko Epson Corp | SEMICONDUCTOR THIN FILM DEVICE, METHOD FOR MANUFACTURING THE SEMICONDUCTOR THIN FILM DEVICE, LIQUID CRYSTAL DISPLAY, METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY, ELECTRONIC APPARATUS, MANUFACTURING APPARATUS FOR ELECTRONIC DEVICE |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US6660572B2 (en) | 1995-12-14 | 2003-12-09 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| DE102014013883A1 (de) | 2013-09-24 | 2015-03-26 | Mitutoyo Corporation | Bewegungsmechanismus und Formmeßgerät |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| US5569936A (en) | Semiconductor device employing crystallization catalyst | |
| US5940690A (en) | Production method for a thin film semiconductor device with an alignment marker made out of the same layer as the active region | |
| US6337232B1 (en) | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region | |
| US6465284B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6455875B2 (en) | Thin film transistor having enhanced field mobility | |
| US7183614B2 (en) | Semiconductor device and method of manufacture thereof | |
| US6541313B2 (en) | Transistor and process for fabricating the same | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPH07169974A (ja) | 半導体装置およびその作製方法 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| JP3359689B2 (ja) | 半導体回路およびその作製方法 | |
| JPH11307777A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07169975A (ja) | 半導体装置およびその作製方法 | |
| JPH05235039A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0738115A (ja) | 半導体装置およびその作製方法 | |
| JP3063018B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07218932A (ja) | 半導体装置およびその作製方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP3316201B2 (ja) | 半導体回路 |