JP2001028448A - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法Info
- Publication number
- JP2001028448A JP2001028448A JP2000196048A JP2000196048A JP2001028448A JP 2001028448 A JP2001028448 A JP 2001028448A JP 2000196048 A JP2000196048 A JP 2000196048A JP 2000196048 A JP2000196048 A JP 2000196048A JP 2001028448 A JP2001028448 A JP 2001028448A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- source
- silicon
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010408 film Substances 0.000 claims abstract description 111
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 34
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 32
- 229910052710 silicon Inorganic materials 0.000 abstract description 32
- 239000010703 silicon Substances 0.000 abstract description 32
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 4
- 239000001257 hydrogen Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 28
- 238000000137 annealing Methods 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 230000003197 catalytic effect Effects 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 239000010407 anodic oxide Substances 0.000 description 24
- 239000000758 substrate Substances 0.000 description 22
- 239000003054 catalyst Substances 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 13
- 229910052759 nickel Inorganic materials 0.000 description 13
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 9
- 230000008025 crystallization Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 229940078494 nickel acetate Drugs 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000008151 electrolyte solution Substances 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 235000006408 oxalic acid Nutrition 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- XRURWBKRKZLENR-UHFFFAOYSA-N azane;ethane-1,2-diol Chemical compound N.OCCO XRURWBKRKZLENR-UHFFFAOYSA-N 0.000 description 2
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 2
- 239000004327 boric acid Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229960001730 nitrous oxide Drugs 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000011975 tartaric acid Substances 0.000 description 2
- 235000002906 tartaric acid Nutrition 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 229910001453 nickel ion Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
Abstract
(57)【要約】
【課題】 結晶性シリコンでなるチャネル形成領域を有
する薄膜トランジの作製方法を提供する。 【解決手段】 絶縁表面の上方に、ＣＶＤ法でアモルフ
ァスシリコン膜を形成し、加熱してアモルファスシリコ
ン膜内の水素を離脱させた後、Ｎｄ：ＹＡＧレーザーを
照射して結晶化する。結晶化されたシリコン膜をパター
ニングし、不純物をドープして、低濃度領域、ソース領
域およびドレイン領域を形成する。
する薄膜トランジの作製方法を提供する。 【解決手段】 絶縁表面の上方に、ＣＶＤ法でアモルフ
ァスシリコン膜を形成し、加熱してアモルファスシリコ
ン膜内の水素を離脱させた後、Ｎｄ：ＹＡＧレーザーを
照射して結晶化する。結晶化されたシリコン膜をパター
ニングし、不純物をドープして、低濃度領域、ソース領
域およびドレイン領域を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置等に
使用される薄膜トランジスタ（ＴＦＴ）およびその作製
方法に関するものである。また、本発明は、熱アニール
によってソース／ドレイン領域を活性化せしめる工程を
有する薄膜トランジスタの作製方法に関するものであ
る。本発明に係る薄膜トランジスタは絶縁表面上に形成
されることを特徴とする。本発明において、絶縁表面上
とは、ガラス等の絶縁基板上のみならず、単結晶シリコ
ン等の半導体基板に設けられた絶縁被膜上をも含むもの
である。
使用される薄膜トランジスタ（ＴＦＴ）およびその作製
方法に関するものである。また、本発明は、熱アニール
によってソース／ドレイン領域を活性化せしめる工程を
有する薄膜トランジスタの作製方法に関するものであ
る。本発明に係る薄膜トランジスタは絶縁表面上に形成
されることを特徴とする。本発明において、絶縁表面上
とは、ガラス等の絶縁基板上のみならず、単結晶シリコ
ン等の半導体基板に設けられた絶縁被膜上をも含むもの
である。
【０００２】
【従来の技術】最近、絶縁表面上に設けられた薄膜状の
半導体層（活性層、活性領域ともいう）を有する絶縁ゲ
イト型の半導体装置の研究がなされている。特に、薄膜
状の絶縁ゲイトトランジスタ、いわゆる薄膜トランジス
タ（ＴＦＴ）が熱心に研究されている。ＴＦＴは絶縁基
板上に形成されるマトリクス構造を有する液晶等の表示
装置の画素の制御や、マトリクス回路の駆動回路に利用
されたり、あるいは、半導体集積回路を多層に形成した
３次元構造の集積回路に利用されている。ＴＦＴは利用
する半導体の材料・結晶状態によって、アモルファスシ
リコンＴＦＴや結晶性シリコンＴＦＴのように区別され
ている。
半導体層（活性層、活性領域ともいう）を有する絶縁ゲ
イト型の半導体装置の研究がなされている。特に、薄膜
状の絶縁ゲイトトランジスタ、いわゆる薄膜トランジス
タ（ＴＦＴ）が熱心に研究されている。ＴＦＴは絶縁基
板上に形成されるマトリクス構造を有する液晶等の表示
装置の画素の制御や、マトリクス回路の駆動回路に利用
されたり、あるいは、半導体集積回路を多層に形成した
３次元構造の集積回路に利用されている。ＴＦＴは利用
する半導体の材料・結晶状態によって、アモルファスシ
リコンＴＦＴや結晶性シリコンＴＦＴのように区別され
ている。
【０００３】一般に、アモルファス状態の半導体の電界
移動度は小さく、従って、高速動作が要求されるＴＦＴ
には利用できない。また、アモルファスシリコンでは、
Ｐ型の電界移動度は著しく小さいので、Ｐチャネル型の
ＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができず、
したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦＴ）
と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ回路）
を形成することができない。
移動度は小さく、従って、高速動作が要求されるＴＦＴ
には利用できない。また、アモルファスシリコンでは、
Ｐ型の電界移動度は著しく小さいので、Ｐチャネル型の
ＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができず、
したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦＴ）
と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ回路）
を形成することができない。
【０００４】他方、結晶性半導体はアモルファス半導体
よりも電界移動度が大きく、高速動作が可能である。さ
らに、結晶性シリコンはＮＭＯＳのＴＦＴのみでなく、
ＰＭＯＳのＴＦＴも作製することができるので、ＣＭＯ
Ｓ回路を作製することが可能である。例えば、アクティ
ブマトリクス方式の液晶表示装置において、アクティブ
マトリクス回路のみでなく、それを駆動する周辺回路
（ドライバ等）とを結晶性ＴＦＴのＣＭＯＳ回路で同一
基板上に構成することでき、いわゆるモノリシック構造
を得ることができる。
よりも電界移動度が大きく、高速動作が可能である。さ
らに、結晶性シリコンはＮＭＯＳのＴＦＴのみでなく、
ＰＭＯＳのＴＦＴも作製することができるので、ＣＭＯ
Ｓ回路を作製することが可能である。例えば、アクティ
ブマトリクス方式の液晶表示装置において、アクティブ
マトリクス回路のみでなく、それを駆動する周辺回路
（ドライバ等）とを結晶性ＴＦＴのＣＭＯＳ回路で同一
基板上に構成することでき、いわゆるモノリシック構造
を得ることができる。
【０００５】最近では、ホットキャリヤによる劣化を低
減する目的から、ソース／ドレイン領域に隣接してソー
ス／ドレイン領域よりもＮ型又はＰ型の不純物濃度の低
い低濃度不純物領域を設けることも要求されている。ソ
ース／ドレイン領域、低濃度不純物領域を形成するに
は、イオン注入法、イオンドーピング法が採用されてお
り、通常、Ｎ型もしくはＰ型の導伝性を付与する不純物
イオンを加速してシリコン膜に注入している。
減する目的から、ソース／ドレイン領域に隣接してソー
ス／ドレイン領域よりもＮ型又はＰ型の不純物濃度の低
い低濃度不純物領域を設けることも要求されている。ソ
ース／ドレイン領域、低濃度不純物領域を形成するに
は、イオン注入法、イオンドーピング法が採用されてお
り、通常、Ｎ型もしくはＰ型の導伝性を付与する不純物
イオンを加速してシリコン膜に注入している。
【０００６】
【発明が解決しようとする課題】しかしながら、シリコ
ン膜に不純物イオンを加速して注入するために、その際
のイオン衝撃によってシリコン膜はアモルファス化して
しまう。このようなアモルファス状態ではソース／ドレ
イン領域のシート抵抗は非常に大きくなってしまう。
ン膜に不純物イオンを加速して注入するために、その際
のイオン衝撃によってシリコン膜はアモルファス化して
しまう。このようなアモルファス状態ではソース／ドレ
イン領域のシート抵抗は非常に大きくなってしまう。
【０００７】半導体活性層がアモルファス状態のＴＦＴ
では、そもそも電界効果移動度が小さいため、ソース／
ドレイン領域のシート抵抗が１０ｋΩ／□〜１ＭΩ／□
程度であれば実用に供することができる。しかし、結晶
性ＴＦＴでは電界効果移動度が高いため、シート抵抗が
１０ｋΩ／□以下でないと、結晶性ＴＦＴとして十分な
特性が活かせない。そのため、アモルファス状態のソー
ス／ドレイン領域の結晶性を高めること（活性化するこ
と）が必要とされている。また、活性化の工程では、ゲ
イト電極を始めとして、ＴＦＴの素子の多くの部分が形
成されているので、それらにダメージを与えないことが
要求される。
では、そもそも電界効果移動度が小さいため、ソース／
ドレイン領域のシート抵抗が１０ｋΩ／□〜１ＭΩ／□
程度であれば実用に供することができる。しかし、結晶
性ＴＦＴでは電界効果移動度が高いため、シート抵抗が
１０ｋΩ／□以下でないと、結晶性ＴＦＴとして十分な
特性が活かせない。そのため、アモルファス状態のソー
ス／ドレイン領域の結晶性を高めること（活性化するこ
と）が必要とされている。また、活性化の工程では、ゲ
イト電極を始めとして、ＴＦＴの素子の多くの部分が形
成されているので、それらにダメージを与えないことが
要求される。
【０００８】活性化には熱アニールによる方法を用いる
ことができる。熱アニール法はバッチ間のばらつきが少
ないという長所がある。活性化に必要な温度、時間は注
入された不純物の濃度に依存する。従って、低濃度不純
物領域では比較的低温で、短時間の熱アニールによって
活性化できるのに対して、ソース／ドレイン領域のよう
に不純物の濃度が高濃度な領域を活性化するには、高温
で、長時間の熱アニールが必要である。
ことができる。熱アニール法はバッチ間のばらつきが少
ないという長所がある。活性化に必要な温度、時間は注
入された不純物の濃度に依存する。従って、低濃度不純
物領域では比較的低温で、短時間の熱アニールによって
活性化できるのに対して、ソース／ドレイン領域のよう
に不純物の濃度が高濃度な領域を活性化するには、高温
で、長時間の熱アニールが必要である。
【０００９】通常、１×１０20原子／ｃｍ3 以上の濃度
（ドーズ量に換算して１×１０14原子／ｃｍ3 以上）の
不純物が注入された領域を活性化するには、６００℃程
度の温度での長時間の熱アニールか、もしくは１０００
℃以上の高温で、短時間の熱アニールが必要である。１
０００℃以上での熱アニール法を採用すると、使用でき
る基板が石英に限られ、基板コストが非常に高くなって
しまう。他方、６００℃程度の温度での熱アニール法で
は、使用できる基板の選択の余地は拡がるが、長時間を
要するため、生産性の低下を招く。また、高温や、長時
間の熱アニールはゲイト電極、基板等に大きな影響を与
えかねない。従って、素子の他の部分への熱的な影響
（例えば、基板の収縮、変形によるパターンのずれ等）
を最小限にするために、より低温で、かつ短時間の熱ア
ニールによる活性化が要求されている。
（ドーズ量に換算して１×１０14原子／ｃｍ3 以上）の
不純物が注入された領域を活性化するには、６００℃程
度の温度での長時間の熱アニールか、もしくは１０００
℃以上の高温で、短時間の熱アニールが必要である。１
０００℃以上での熱アニール法を採用すると、使用でき
る基板が石英に限られ、基板コストが非常に高くなって
しまう。他方、６００℃程度の温度での熱アニール法で
は、使用できる基板の選択の余地は拡がるが、長時間を
要するため、生産性の低下を招く。また、高温や、長時
間の熱アニールはゲイト電極、基板等に大きな影響を与
えかねない。従って、素子の他の部分への熱的な影響
（例えば、基板の収縮、変形によるパターンのずれ等）
を最小限にするために、より低温で、かつ短時間の熱ア
ニールによる活性化が要求されている。
【００１０】本発明の目的は、上述の問題点を解消し
て、特性の優れた結晶性の薄膜トランジスタを提供する
ことにある。また、本発明の他の目的は、上述の問題点
を解消して、低温で、かつ短時間の熱アニールにより、
ソース／ドレイン領域を活性化することを可能にする薄
膜トランジスタの作製方法を提供することにある。
て、特性の優れた結晶性の薄膜トランジスタを提供する
ことにある。また、本発明の他の目的は、上述の問題点
を解消して、低温で、かつ短時間の熱アニールにより、
ソース／ドレイン領域を活性化することを可能にする薄
膜トランジスタの作製方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。
【００１２】本発明人は、この触媒元素の効果に着目
し、これを利用することによって、アモルファス化した
ソース／ドレイン領域の結晶性を改善できることを見出
した。本発明は、上記の触媒元素をソース／ドレイン領
域にイオン注入法等の手段によって注入した後に、熱ア
ニールする。もしくは、触媒元素単体やその化合物の被
膜をソース／ドレイン領域に堆積し、熱アニールするこ
とにより、触媒元素をソース／ドレイン領域に拡散せし
めつつ、結晶性を改善せしめるのである。
し、これを利用することによって、アモルファス化した
ソース／ドレイン領域の結晶性を改善できることを見出
した。本発明は、上記の触媒元素をソース／ドレイン領
域にイオン注入法等の手段によって注入した後に、熱ア
ニールする。もしくは、触媒元素単体やその化合物の被
膜をソース／ドレイン領域に堆積し、熱アニールするこ
とにより、触媒元素をソース／ドレイン領域に拡散せし
めつつ、結晶性を改善せしめるのである。
【００１３】触媒元素をアモルファスシリコン膜に添加
する方法として、具体的には、触媒元素を有する膜、粒
子、クラスター等をアモルファスシリコン膜の下、もし
くは上に実質的に密着して形成する方法を採用すること
ができる。あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中に、これらの触媒元素を導入する
方法を採用することができる。触媒元素としては、ニッ
ケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、白金
（Ｐｔ）、パラジウム（Ｐｄ）の単体、もしくはそれら
の化合物が適している。
する方法として、具体的には、触媒元素を有する膜、粒
子、クラスター等をアモルファスシリコン膜の下、もし
くは上に実質的に密着して形成する方法を採用すること
ができる。あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中に、これらの触媒元素を導入する
方法を採用することができる。触媒元素としては、ニッ
ケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、白金
（Ｐｔ）、パラジウム（Ｐｄ）の単体、もしくはそれら
の化合物が適している。
【００１４】その後、アモルファスシリコン膜を適当な
温度（典型的には５８０℃以下の温度）で熱アニールす
ることにより、触媒元素の作用によりアモルファスシリ
コン膜を結晶化させることができる。当然のことである
が、アニール温度が高いほど結晶化に要する時間は短く
なるという関係がある。また、ニッケル、鉄、コバル
ト、白金等の触媒元素の濃度が大きいほど、結晶化に要
する温度が低く、かつ結晶化に要する時間が短いという
関係がある。本発明人の研究では、アモルファスシリコ
ンの結晶化を進行させるには、上記の触媒元素のうちの
少なくとも１つの元素の濃度が、アモルファスシリコン
膜において１×１０17原子／ｃｍ3 を越えることが必要
であることが明らかになった。しかし、上記の触媒元素
は何れもシリコンには好ましくない材料であるので、で
きるだけその濃度が低いことが望まれる。本発明人の研
究では、これらの触媒材料の濃度は合計して１０20原子
／ｃｍ3 を越えないことが望まれる。
温度（典型的には５８０℃以下の温度）で熱アニールす
ることにより、触媒元素の作用によりアモルファスシリ
コン膜を結晶化させることができる。当然のことである
が、アニール温度が高いほど結晶化に要する時間は短く
なるという関係がある。また、ニッケル、鉄、コバル
ト、白金等の触媒元素の濃度が大きいほど、結晶化に要
する温度が低く、かつ結晶化に要する時間が短いという
関係がある。本発明人の研究では、アモルファスシリコ
ンの結晶化を進行させるには、上記の触媒元素のうちの
少なくとも１つの元素の濃度が、アモルファスシリコン
膜において１×１０17原子／ｃｍ3 を越えることが必要
であることが明らかになった。しかし、上記の触媒元素
は何れもシリコンには好ましくない材料であるので、で
きるだけその濃度が低いことが望まれる。本発明人の研
究では、これらの触媒材料の濃度は合計して１０20原子
／ｃｍ3 を越えないことが望まれる。
【００１５】本発明にしたがって結晶性薄膜トランジス
タを作製するには以下の工程を設ければよい。 （触媒元素の濃度が１×１０17原子／ｃｍ3 未満の
結晶性シリコン膜への）低濃度不純物領域を形成する工
程。 ソース／ドレイン領域を形成する工程（イオン注入
もしくはイオンドーピング法による）。 触媒元素を有する物質をソース／ドレイン領域と実
質的に同じ領域上に成膜する工程。 熱アニールによるソース／ドレイン領域を活性化す
る工程（４００〜５８０℃）。
タを作製するには以下の工程を設ければよい。 （触媒元素の濃度が１×１０17原子／ｃｍ3 未満の
結晶性シリコン膜への）低濃度不純物領域を形成する工
程。 ソース／ドレイン領域を形成する工程（イオン注入
もしくはイオンドーピング法による）。 触媒元素を有する物質をソース／ドレイン領域と実
質的に同じ領域上に成膜する工程。 熱アニールによるソース／ドレイン領域を活性化す
る工程（４００〜５８０℃）。
【００１６】あるいは、 （触媒元素の濃度が１×１０17原子／ｃｍ3 未満の
結晶性シリコン膜への）低濃度不純物領域を形成する工
程。 ソース／ドレイン領域を形成する工程（イオン注入
もしくはイオンドーピング法による）。 触媒元素をソース／ドレイン領域と実質的に同じ領
域に導入する工程（イオン注入もしくはイオンドーピン
グ法による）。 熱アニールによるソース／ドレイン領域を活性化す
る工程（４００〜５８０℃）。
結晶性シリコン膜への）低濃度不純物領域を形成する工
程。 ソース／ドレイン領域を形成する工程（イオン注入
もしくはイオンドーピング法による）。 触媒元素をソース／ドレイン領域と実質的に同じ領
域に導入する工程（イオン注入もしくはイオンドーピン
グ法による）。 熱アニールによるソース／ドレイン領域を活性化す
る工程（４００〜５８０℃）。
【００１７】これらの工程において、工程、、は
その順序を入れ換えることも可能である。例えば、最初
にソース／ドレイン領域を形成してから、低濃度不純物
領域を形成してもよいし、最初に触媒元素を導入してか
ら、ソース／ドレイン領域を形成してもよい。本発明で
は、上記の工程において、触媒元素や触媒元素を有す
る物質は、実質的にソース／ドレイン領域以外の活性層
の部分、例えば、チャネル形成領域や低濃度不純物領域
には、意図的に導入されたり、成膜されたりしないこと
を特徴とする。
その順序を入れ換えることも可能である。例えば、最初
にソース／ドレイン領域を形成してから、低濃度不純物
領域を形成してもよいし、最初に触媒元素を導入してか
ら、ソース／ドレイン領域を形成してもよい。本発明で
は、上記の工程において、触媒元素や触媒元素を有す
る物質は、実質的にソース／ドレイン領域以外の活性層
の部分、例えば、チャネル形成領域や低濃度不純物領域
には、意図的に導入されたり、成膜されたりしないこと
を特徴とする。
【００１８】上記の工程を経て、得られるＴＦＴの構造
は図１に示すようなものとなる。図１（Ａ）はコプレナ
ー型を、図１（Ｂ）は逆スタガー型の例を示す。図１
（Ａ）について説明する。絶縁表面１０１上には結晶性
のシリコン活性層が設けられ、シリコン活性層はチャネ
ル形成領域１０４、ソース領域１０５、ドレイン領域１
０８、ソース／ドレイン領域１０５、１０８とチャネル
形成領域１０４の間の低濃度不純物領域１０６、１０７
とによって構成されている。活性層上には、ゲイト絶縁
膜１０２、ゲイト電極１０３が形成される。ゲイト電極
１０３を覆って、層間絶縁物１０９が設けられている。
層間絶縁物１０９のコンタクトホールには、ソース／ド
レイン領域１０５、１０８の電極１１０、１１１が形成
されている。
は図１に示すようなものとなる。図１（Ａ）はコプレナ
ー型を、図１（Ｂ）は逆スタガー型の例を示す。図１
（Ａ）について説明する。絶縁表面１０１上には結晶性
のシリコン活性層が設けられ、シリコン活性層はチャネ
ル形成領域１０４、ソース領域１０５、ドレイン領域１
０８、ソース／ドレイン領域１０５、１０８とチャネル
形成領域１０４の間の低濃度不純物領域１０６、１０７
とによって構成されている。活性層上には、ゲイト絶縁
膜１０２、ゲイト電極１０３が形成される。ゲイト電極
１０３を覆って、層間絶縁物１０９が設けられている。
層間絶縁物１０９のコンタクトホールには、ソース／ド
レイン領域１０５、１０８の電極１１０、１１１が形成
されている。
【００１９】本発明においては、触媒元素は主としてソ
ース／ドレイン領域１０５、１０８に導入されて、その
部分の結晶性を改善させる。ソース／ドレイン領域１０
５、１０８における触媒元素の濃度は１×１０17原子／
ｃｍ3 を越えることを特徴とする。触媒元素の一部は低
濃度不純物領域１０６、１０７にも熱的に拡散するが、
その濃度は十分に低く、特に、チャネル形成領域１０４
との境界１１２、１１３では、１×１０17原子／ｃｍ3
未満の濃度であることを特徴とする。当然、チャネル形
成領域１０４における触媒元素の濃度は１×１０17原子
／ｃｍ3 未満の濃度である。ここで、ソース／ドレイン
領域１０５、１０８における触媒元素の濃度は、シリコ
ン膜を２次イオン質量分析法（ＳＩＭＳ）によって測定
した際の値であり、触媒元素が膜厚方向に分布している
場合には、その最小値である。また、チャネル形成領域
１０４、境界１１２、１１３における触媒元素の濃度
は、シリコン膜における厚さ方向の平均値である。
ース／ドレイン領域１０５、１０８に導入されて、その
部分の結晶性を改善させる。ソース／ドレイン領域１０
５、１０８における触媒元素の濃度は１×１０17原子／
ｃｍ3 を越えることを特徴とする。触媒元素の一部は低
濃度不純物領域１０６、１０７にも熱的に拡散するが、
その濃度は十分に低く、特に、チャネル形成領域１０４
との境界１１２、１１３では、１×１０17原子／ｃｍ3
未満の濃度であることを特徴とする。当然、チャネル形
成領域１０４における触媒元素の濃度は１×１０17原子
／ｃｍ3 未満の濃度である。ここで、ソース／ドレイン
領域１０５、１０８における触媒元素の濃度は、シリコ
ン膜を２次イオン質量分析法（ＳＩＭＳ）によって測定
した際の値であり、触媒元素が膜厚方向に分布している
場合には、その最小値である。また、チャネル形成領域
１０４、境界１１２、１１３における触媒元素の濃度
は、シリコン膜における厚さ方向の平均値である。
【００２０】図１（Ｂ）について説明する。絶縁表面１
２１上にはゲイト電極１２２と、その上にゲイト絶縁膜
１２３が設けられ、その上には結晶性のシリコン活性層
が設けられている。シリコン活性層には、チャネル形成
領域１２４、ソース領域１２５、ドレイン領域１２８、
そして、ソース／ドレイン領域１２５、１２８とチャネ
ル形成領域１２４の間の低濃度不純物領域１２６、１２
７が形成されている。そして、ソース／ドレイン領域１
２５、１２８には電極１２９、１３０が形成されてい
る。活性層上には層間絶縁物を設けてもよい。
２１上にはゲイト電極１２２と、その上にゲイト絶縁膜
１２３が設けられ、その上には結晶性のシリコン活性層
が設けられている。シリコン活性層には、チャネル形成
領域１２４、ソース領域１２５、ドレイン領域１２８、
そして、ソース／ドレイン領域１２５、１２８とチャネ
ル形成領域１２４の間の低濃度不純物領域１２６、１２
７が形成されている。そして、ソース／ドレイン領域１
２５、１２８には電極１２９、１３０が形成されてい
る。活性層上には層間絶縁物を設けてもよい。
【００２１】この場合も、触媒元素は主としてソース／
ドレイン領域１２５、１２８に導入され、その部分の結
晶性を改善する。ソース／ドレイン領域１２５、１２８
における触媒元素の濃度は１×１０17原子／ｃｍ3 を越
えることを特徴とする。触媒元素の一部は低濃度不純物
領域１２６、１２７にも熱的に拡散するが、その濃度は
十分に低く、特に、チャネル形成領域との境界１３１、
１３２では、１×１０17原子／ｃｍ3 未満の濃度である
ことを特徴とする。
ドレイン領域１２５、１２８に導入され、その部分の結
晶性を改善する。ソース／ドレイン領域１２５、１２８
における触媒元素の濃度は１×１０17原子／ｃｍ3 を越
えることを特徴とする。触媒元素の一部は低濃度不純物
領域１２６、１２７にも熱的に拡散するが、その濃度は
十分に低く、特に、チャネル形成領域との境界１３１、
１３２では、１×１０17原子／ｃｍ3 未満の濃度である
ことを特徴とする。
【００２２】
【作用】本発明において、上記工程によって主として
ソース、ドレイン領域に導入された触媒元素は、その領
域に拡散しつつ、結晶化を著しく促進する。そのため、
活性化の際には、４００〜５８０℃、典型的には４５０
〜５５０℃の温度で加熱することで十分な効果を得るこ
とができる。また、アニール時間も８時間以内、典型的
には４時間以内で十分である。特に、後の工程のよう
に、イオン注入法やイオンドーピング法によって触媒元
素が導入された場合には、最初から均等に触媒元素が分
布しているため、結晶化が極めて容易に進行する。
ソース、ドレイン領域に導入された触媒元素は、その領
域に拡散しつつ、結晶化を著しく促進する。そのため、
活性化の際には、４００〜５８０℃、典型的には４５０
〜５５０℃の温度で加熱することで十分な効果を得るこ
とができる。また、アニール時間も８時間以内、典型的
には４時間以内で十分である。特に、後の工程のよう
に、イオン注入法やイオンドーピング法によって触媒元
素が導入された場合には、最初から均等に触媒元素が分
布しているため、結晶化が極めて容易に進行する。
【００２３】また、低濃度不純物領域においては触媒元
素の濃度は著しく低く、そのための触媒元素による結晶
性改善はソース／ドレイン領域に隣接する部分を除き、
ほとんど期待されないのであるが、導入された不純物の
濃度が十分に小さいので、上記のような低温であっても
活性化される。本発明の優れた点は、シリコンに有害な
触媒元素をＴＦＴに添加するものの、その濃度は上記の
ようにチャネル形成領域やチャネル形成領域と低濃度不
純物領域の境界部では著しく低い（１×１０17原子／ｃ
ｍ3 未満）ことである。特にチャネル形成領域と低濃度
不純物領域の境界における触媒元素の濃度が十分に低い
ことはＴＦＴ特性にとって好ましいことである。
素の濃度は著しく低く、そのための触媒元素による結晶
性改善はソース／ドレイン領域に隣接する部分を除き、
ほとんど期待されないのであるが、導入された不純物の
濃度が十分に小さいので、上記のような低温であっても
活性化される。本発明の優れた点は、シリコンに有害な
触媒元素をＴＦＴに添加するものの、その濃度は上記の
ようにチャネル形成領域やチャネル形成領域と低濃度不
純物領域の境界部では著しく低い（１×１０17原子／ｃ
ｍ3 未満）ことである。特にチャネル形成領域と低濃度
不純物領域の境界における触媒元素の濃度が十分に低い
ことはＴＦＴ特性にとって好ましいことである。
【００２４】該境界では、Ｎチャネル型の場合にはＮ-
Ｉ接合、Ｐチャネル型の場合にはＰ- Ｉ接合が形成され
ており、本来電流はＮ- からＩもしくはＩからＰ- の方
向にのみ流れ、その逆に流れる電流は十分に小さい。し
かし、このような接合付近に触媒元素等が多く存在して
いると、該元素によって発生するエネルギー準位によっ
て、逆方向のリーク電流が生じる。このことは、ＴＦＴ
が非選択状態（すなわち、Ｎチャネル型の場合にはゲイ
ト電極に負の電圧がかかっている状態、Ｐチャネル型の
場合にはその逆）にある際のリーク電流（オフ電流）が
大きいことを意味する。
Ｉ接合、Ｐチャネル型の場合にはＰ- Ｉ接合が形成され
ており、本来電流はＮ- からＩもしくはＩからＰ- の方
向にのみ流れ、その逆に流れる電流は十分に小さい。し
かし、このような接合付近に触媒元素等が多く存在して
いると、該元素によって発生するエネルギー準位によっ
て、逆方向のリーク電流が生じる。このことは、ＴＦＴ
が非選択状態（すなわち、Ｎチャネル型の場合にはゲイ
ト電極に負の電圧がかかっている状態、Ｐチャネル型の
場合にはその逆）にある際のリーク電流（オフ電流）が
大きいことを意味する。
【００２５】本発明のように、Ｎ- Ｉ接合、もしくは、
Ｐ- Ｉ接合付近における触媒元素の濃度が十分に低い場
合には、逆方向のリーク電流（すなわち、オフ電流）は
十分に低減できる。このことは本発明のＴＦＴをアクテ
ィブマトリクス回路のスイッチングトランジスタ等に用
いる場合には極めて効果的である。
Ｐ- Ｉ接合付近における触媒元素の濃度が十分に低い場
合には、逆方向のリーク電流（すなわち、オフ電流）は
十分に低減できる。このことは本発明のＴＦＴをアクテ
ィブマトリクス回路のスイッチングトランジスタ等に用
いる場合には極めて効果的である。
【００２６】
【実施例】以下に、本発明を図２〜４に図示の実施例に
基づいて詳細に説明する。 〔実施例１〕本実施例は液晶表示装置のアクティブマト
リクス回路のスイッチングトランジスタに用いられるコ
プラナー型のＮチャネル型ＴＦＴの作製に関する。アク
ティブマトリクス回路のスイッチングトランジスタにお
いては、ソース／ドレイン領域は使用環境によって随時
に、反転するものであるが、便宜的に、以下の記述で
は、ソース／ドレイン領域のうちマトリクスのデータ線
に接続される方をソース、画素電極に接続される方をド
レインと呼ぶこととする。
基づいて詳細に説明する。 〔実施例１〕本実施例は液晶表示装置のアクティブマト
リクス回路のスイッチングトランジスタに用いられるコ
プラナー型のＮチャネル型ＴＦＴの作製に関する。アク
ティブマトリクス回路のスイッチングトランジスタにお
いては、ソース／ドレイン領域は使用環境によって随時
に、反転するものであるが、便宜的に、以下の記述で
は、ソース／ドレイン領域のうちマトリクスのデータ線
に接続される方をソース、画素電極に接続される方をド
レインと呼ぶこととする。
【００２７】図２に本実施例の作製工程の断面図を示
す。基板（石英）２０１上にプラズマＣＶＤ法によっ
て、厚さ３００〜２０００Å、例えば１０００Åの真性
（Ｉ型）のアモルファスシリコン膜を堆積する。このア
モルファスシリコン膜におけるニッケル、白金、コバル
ト、鉄、パラジウムの濃度は１×１０17原子／ｃｍ3 と
なるようにする。次に、アモルファスシリコン膜を窒素
雰囲気中、６００℃、４８時間熱アニールして結晶化さ
せた。熱アニール後、結晶化されたシリコン膜をエッチ
ングして、島状シリコン領域を形成する。
す。基板（石英）２０１上にプラズマＣＶＤ法によっ
て、厚さ３００〜２０００Å、例えば１０００Åの真性
（Ｉ型）のアモルファスシリコン膜を堆積する。このア
モルファスシリコン膜におけるニッケル、白金、コバル
ト、鉄、パラジウムの濃度は１×１０17原子／ｃｍ3 と
なるようにする。次に、アモルファスシリコン膜を窒素
雰囲気中、６００℃、４８時間熱アニールして結晶化さ
せた。熱アニール後、結晶化されたシリコン膜をエッチ
ングして、島状シリコン領域を形成する。
【００２８】そして、スパッタリング法によって厚さ１
０００Åの酸化珪素膜２０５をゲイト絶縁膜として堆積
する。スパッタリングには、ターゲットとして酸化珪素
を用い、スパッタリング時の基板温度は２００〜４００
℃、例えば３５０℃、スパッタリング雰囲気は酸素とア
ルゴンの混合雰囲気で、アルゴン／酸素比を０〜０．
５、例えば０．１以下とした。引き続いて、減圧ＣＶＤ
法によって、厚さ３０００〜８０００Å、例えば６００
０Åのシリコン膜（０．１〜２％の燐を含む）を堆積し
た。そして、シリコン膜をエッチングして、ゲイト電極
２０６を形成する。なお、酸化珪素膜２０５とシリコン
膜の成膜工程は連続的におこなうことが望ましい。
０００Åの酸化珪素膜２０５をゲイト絶縁膜として堆積
する。スパッタリングには、ターゲットとして酸化珪素
を用い、スパッタリング時の基板温度は２００〜４００
℃、例えば３５０℃、スパッタリング雰囲気は酸素とア
ルゴンの混合雰囲気で、アルゴン／酸素比を０〜０．
５、例えば０．１以下とした。引き続いて、減圧ＣＶＤ
法によって、厚さ３０００〜８０００Å、例えば６００
０Åのシリコン膜（０．１〜２％の燐を含む）を堆積し
た。そして、シリコン膜をエッチングして、ゲイト電極
２０６を形成する。なお、酸化珪素膜２０５とシリコン
膜の成膜工程は連続的におこなうことが望ましい。
【００２９】次に、イオンドーピング法によって、ゲイ
ト電極２０６をマスクにして、島状シリコン領域に低濃
度のＮ型不純物（燐）を注入する。イオンドーピング法
とは、不純物元素を含む減圧雰囲気においてプラズマを
発生させて、イオンを生じせしめ、これを高い電圧で加
速し、被照射物に照射する不純物のドーピング法であ
る。
ト電極２０６をマスクにして、島状シリコン領域に低濃
度のＮ型不純物（燐）を注入する。イオンドーピング法
とは、不純物元素を含む減圧雰囲気においてプラズマを
発生させて、イオンを生じせしめ、これを高い電圧で加
速し、被照射物に照射する不純物のドーピング法であ
る。
【００３０】本実施例では、ドーピングガスにはフォス
フィン（ＰＨ3 ）を水素によって希釈したもの（例え
ば、１％ＰＨ3 −９９％Ｈ2 ）を用いる。加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとし、ドーズ量は１×１
０12〜８×１０13原子／ｃｍ2、例えば、５×１０12原
子／ｃｍ2 とする。この結果、Ｎ型の低濃度不純物領域
２０３、２０４が形成された。また、ゲイト電極２０６
の直下の部分には不純物は導入されず、チャネル形成領
域２０２が残った。その後、厚さ４０００〜１２０００
Åの酸化珪素膜２０７をプラズマＣＶＤ法で形成する。
本実施例では酸化珪素膜２０７の厚さはゲイト電極と同
じ６０００Åとした。（図２（Ａ））
フィン（ＰＨ3 ）を水素によって希釈したもの（例え
ば、１％ＰＨ3 −９９％Ｈ2 ）を用いる。加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとし、ドーズ量は１×１
０12〜８×１０13原子／ｃｍ2、例えば、５×１０12原
子／ｃｍ2 とする。この結果、Ｎ型の低濃度不純物領域
２０３、２０４が形成された。また、ゲイト電極２０６
の直下の部分には不純物は導入されず、チャネル形成領
域２０２が残った。その後、厚さ４０００〜１２０００
Åの酸化珪素膜２０７をプラズマＣＶＤ法で形成する。
本実施例では酸化珪素膜２０７の厚さはゲイト電極と同
じ６０００Åとした。（図２（Ａ））
【００３１】次に、異方性ドライエッチング法によっ
て、酸化珪素膜２０７および２０５をエッチングして、
ゲイト電極２０６の側面に側壁（サイドウォール）２０
８を形成する。側壁２０８の幅はゲイト電極２０６の高
さと酸化珪素膜２０７の厚さによって決定される。本実
施例では、ほぼ６０００Åであった。そして、イオン注
入法によってニッケルイオンを１×１０12〜１×１０14
原子／ｃｍ2 のドーズ量で導入した。加速電圧は１０〜
２０ｋＶが適当であった。この際には、同じ低濃度不純
物領域２０３、２０４でも、側壁２０８の下の領域２１
１、２１２にはニッケルが注入されず、露出された部分
２０９、２１０（これらは、後にソース／ドレイン領域
が形成される部分である）に主として注入される。（図
２（Ｂ））
て、酸化珪素膜２０７および２０５をエッチングして、
ゲイト電極２０６の側面に側壁（サイドウォール）２０
８を形成する。側壁２０８の幅はゲイト電極２０６の高
さと酸化珪素膜２０７の厚さによって決定される。本実
施例では、ほぼ６０００Åであった。そして、イオン注
入法によってニッケルイオンを１×１０12〜１×１０14
原子／ｃｍ2 のドーズ量で導入した。加速電圧は１０〜
２０ｋＶが適当であった。この際には、同じ低濃度不純
物領域２０３、２０４でも、側壁２０８の下の領域２１
１、２１２にはニッケルが注入されず、露出された部分
２０９、２１０（これらは、後にソース／ドレイン領域
が形成される部分である）に主として注入される。（図
２（Ｂ））
【００３２】その後、イオンドーピング法によって、ゲ
イト電極２０６と側壁２０８をマスクにして、高濃度の
Ｎ型不純物（燐）を注入する。本実施例ではドーピング
ガスに水素希釈フォスフィン（例えば、５％ＰＨ3 −９
５％Ｈ2 ）を用いて、加速電圧を１０〜３０ｋＶ、例え
ば２０ｋＶとし、ドーズ量を１×１０14〜８×１０15原
子／ｃｍ2 、例えば、２×１０14原子／ｃｍ2 とする。
この結果、ゲイト電極２０６と側壁２０８に覆われてい
ない領域には、Ｎ型の不純物が高濃度に注入されて、ソ
ース領域２１３、ドレイン領域２１４がそれぞれ形成さ
れる。また、ゲイト電極２０６、側壁２０８の直下の領
域には、不純物イオンが注入されないため、チャネル形
成領域２０２、低濃度不純物領域２１５、２１６として
残る。なお、ソース／ドレイン領域２１３、２１４の形
成された領域は、その前の工程でニッケルが注入された
領域２０９、２１０とほぼ同じであった。また、低濃度
不純物領域２１５、２１６が形成された領域は、その前
の工程でニッケルが注入されなかった領域２１１、２１
２とほぼ同じである。そして、４００〜５８０℃で熱ア
ニールすることにより、ソース／ドレイン領域２１３、
２１４、低濃度不純物領域２１５、２１６中の不純物を
活性化する。本実施例では、熱アニール条件は５５０
℃、２時間とした。（図２（Ｃ））
イト電極２０６と側壁２０８をマスクにして、高濃度の
Ｎ型不純物（燐）を注入する。本実施例ではドーピング
ガスに水素希釈フォスフィン（例えば、５％ＰＨ3 −９
５％Ｈ2 ）を用いて、加速電圧を１０〜３０ｋＶ、例え
ば２０ｋＶとし、ドーズ量を１×１０14〜８×１０15原
子／ｃｍ2 、例えば、２×１０14原子／ｃｍ2 とする。
この結果、ゲイト電極２０６と側壁２０８に覆われてい
ない領域には、Ｎ型の不純物が高濃度に注入されて、ソ
ース領域２１３、ドレイン領域２１４がそれぞれ形成さ
れる。また、ゲイト電極２０６、側壁２０８の直下の領
域には、不純物イオンが注入されないため、チャネル形
成領域２０２、低濃度不純物領域２１５、２１６として
残る。なお、ソース／ドレイン領域２１３、２１４の形
成された領域は、その前の工程でニッケルが注入された
領域２０９、２１０とほぼ同じであった。また、低濃度
不純物領域２１５、２１６が形成された領域は、その前
の工程でニッケルが注入されなかった領域２１１、２１
２とほぼ同じである。そして、４００〜５８０℃で熱ア
ニールすることにより、ソース／ドレイン領域２１３、
２１４、低濃度不純物領域２１５、２１６中の不純物を
活性化する。本実施例では、熱アニール条件は５５０
℃、２時間とした。（図２（Ｃ））
【００３３】その後、厚さ４０００〜８０００Åの窒化
珪素膜２１７をプラズマＣＶＤ法で堆積する。窒化珪素
膜２１７にソース領域２１３とのコンタクトホールを形
成する。そして、厚さ６０００Åのアルミニウム膜をス
パッタリング法によってコンタクトホールに堆積して、
これをエッチングして、ソース電極２１８を形成する。
（図２（Ｄ））
珪素膜２１７をプラズマＣＶＤ法で堆積する。窒化珪素
膜２１７にソース領域２１３とのコンタクトホールを形
成する。そして、厚さ６０００Åのアルミニウム膜をス
パッタリング法によってコンタクトホールに堆積して、
これをエッチングして、ソース電極２１８を形成する。
（図２（Ｄ））
【００３４】さらに、プラズマＣＶＤ法によって、厚さ
２０００〜４０００Åの酸化珪素膜２１９を堆積する。
酸化珪素膜２１９、窒化珪素膜２１７をそれぞれエッチ
ングして、ドレイン領域２１４とのコンタクトホールを
形成する。そして、スパッタリング法によって、厚さ５
００〜１０００Åの透明導電膜（例えば、インディウム
錫酸化物被膜）をコンタクトホールに堆積して、エッチ
ングして、画素電極２２０を形成する。以上の工程を経
て、アクティブマトリクス回路の薄膜トランジスタが作
製される。（図２（Ｅ））
２０００〜４０００Åの酸化珪素膜２１９を堆積する。
酸化珪素膜２１９、窒化珪素膜２１７をそれぞれエッチ
ングして、ドレイン領域２１４とのコンタクトホールを
形成する。そして、スパッタリング法によって、厚さ５
００〜１０００Åの透明導電膜（例えば、インディウム
錫酸化物被膜）をコンタクトホールに堆積して、エッチ
ングして、画素電極２２０を形成する。以上の工程を経
て、アクティブマトリクス回路の薄膜トランジスタが作
製される。（図２（Ｅ））
【００３５】得られた薄膜トランジスタのソース／ドレ
イン領域２１３、２１４およびチャネル形成領域２０２
のニッケルの濃度を２次イオン質量分析（ＳＩＭＳ）法
によって測定した。ソース／ドレイン領域２１３、２１
４では１×１０18〜５×１０18原子／ｃｍ3 程度、チャ
ネル形成領域２０２では測定限界（１×１０16原子／ｃ
ｍ3 ）以下であった。特に、ソース／ドレイン領域２１
３、２１４においては、膜の中央部で、ニッケルは濃度
が低い状態が観察され、その最低値が１×１０18原子／
ｃｍ3 であった。
イン領域２１３、２１４およびチャネル形成領域２０２
のニッケルの濃度を２次イオン質量分析（ＳＩＭＳ）法
によって測定した。ソース／ドレイン領域２１３、２１
４では１×１０18〜５×１０18原子／ｃｍ3 程度、チャ
ネル形成領域２０２では測定限界（１×１０16原子／ｃ
ｍ3 ）以下であった。特に、ソース／ドレイン領域２１
３、２１４においては、膜の中央部で、ニッケルは濃度
が低い状態が観察され、その最低値が１×１０18原子／
ｃｍ3 であった。
【００３６】〔実施例２〕本実施例も液晶表示装置のア
クティブマトリクス回路のスイッチングトランジスタに
用いられるコプラナー型のＮチャネル型ＴＦＴの作製に
関するもので、ソース／ドレイン領域の呼びかたについ
ても実施例１と同じである。図３に本実施例の作製工程
の断面図を示す。
クティブマトリクス回路のスイッチングトランジスタに
用いられるコプラナー型のＮチャネル型ＴＦＴの作製に
関するもので、ソース／ドレイン領域の呼びかたについ
ても実施例１と同じである。図３に本実施例の作製工程
の断面図を示す。
【００３７】まず、基板（コーニング７０５９）３０１
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜３０２を形成する。さらに、プラズマＣＶＤ
法によって、厚さ３００〜１０００Å、例えば５００Å
の真性（Ｉ型）のアモルファスシリコン膜を堆積する。
そして、このアモルファスシリコン膜を窒素雰囲気中、
４００℃、１時間熱アニールして、膜に含有されている
水素を離脱させる。
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜３０２を形成する。さらに、プラズマＣＶＤ
法によって、厚さ３００〜１０００Å、例えば５００Å
の真性（Ｉ型）のアモルファスシリコン膜を堆積する。
そして、このアモルファスシリコン膜を窒素雰囲気中、
４００℃、１時間熱アニールして、膜に含有されている
水素を離脱させる。
【００３８】そして、レーザー光を照射して結晶化させ
た。レーザーとしては、ＫｒＦエキシマレーザー（波長
２４８ｎｍ）、ＡｒＦエキシマレーザー（波長１９３ｎ
ｍ）、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）、
ＸｅＦエキシマレーザー（波長３５３ｎｍ）のようなエ
キシマレーザー、あるいは、Ｎｄ：ＹＡＧレーザー（波
長１０６４ｎｍ）やその第２高調波（波長５３２ｎｍ）
もしくは第３高調波（波長３５５ｎｍ）のようなパルス
発振レーザーや、Ａｒイオンレーザーのような連続発振
レーザーが好ましい。本実施例では、ＫｒＦエキシマレ
ーザーを用いる。エネルギー密度は３２０〜４５０ｍＪ
／ｃｍ2 が適当であるが、最適なエネルギー密度は形成
されたシリコン膜によって変化するので、事前に条件を
だしをおこなって、最適なエネルギー密度を決定してお
く。
た。レーザーとしては、ＫｒＦエキシマレーザー（波長
２４８ｎｍ）、ＡｒＦエキシマレーザー（波長１９３ｎ
ｍ）、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）、
ＸｅＦエキシマレーザー（波長３５３ｎｍ）のようなエ
キシマレーザー、あるいは、Ｎｄ：ＹＡＧレーザー（波
長１０６４ｎｍ）やその第２高調波（波長５３２ｎｍ）
もしくは第３高調波（波長３５５ｎｍ）のようなパルス
発振レーザーや、Ａｒイオンレーザーのような連続発振
レーザーが好ましい。本実施例では、ＫｒＦエキシマレ
ーザーを用いる。エネルギー密度は３２０〜４５０ｍＪ
／ｃｍ2 が適当であるが、最適なエネルギー密度は形成
されたシリコン膜によって変化するので、事前に条件を
だしをおこなって、最適なエネルギー密度を決定してお
く。
【００３９】その後、結晶化させたシリコン膜をエッチ
ングして、島状シリコン領域３０３を形成する。さら
に、モノシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2 Ｏ）
を原料にして、ｒｆプラズマＣＶＤ法により、厚さ１０
００Åの酸化珪素膜３０４をゲイト絶縁膜として堆積す
る。本実施例では、モノシランを１０ＳＣＣＭで、一酸
化二窒素を１００ＳＣＣＭで反応室に導入し、基板温度
４３０℃、反応圧力０．３Ｔｏｒｒ、投入電力（１３．
５６ＭＨｚ）２５０Ｗとした。これらの条件は使用する
反応装置によって変動する。上記の条件で作製した酸化
珪素膜３０４の成膜速度は約１０００Å／分であり、フ
ッ酸１、酢酸５０、フッ化アンモニウム５０の混合溶液
（２０℃）におけるエッチング速度は約１０００Å／分
であった。
ングして、島状シリコン領域３０３を形成する。さら
に、モノシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2 Ｏ）
を原料にして、ｒｆプラズマＣＶＤ法により、厚さ１０
００Åの酸化珪素膜３０４をゲイト絶縁膜として堆積す
る。本実施例では、モノシランを１０ＳＣＣＭで、一酸
化二窒素を１００ＳＣＣＭで反応室に導入し、基板温度
４３０℃、反応圧力０．３Ｔｏｒｒ、投入電力（１３．
５６ＭＨｚ）２５０Ｗとした。これらの条件は使用する
反応装置によって変動する。上記の条件で作製した酸化
珪素膜３０４の成膜速度は約１０００Å／分であり、フ
ッ酸１、酢酸５０、フッ化アンモニウム５０の混合溶液
（２０℃）におけるエッチング速度は約１０００Å／分
であった。
【００４０】引き続いて、スパッタリング法によって、
厚さ２０００〜８０００Å、例えば４０００Åのアルミ
ニウム膜を堆積する。そして、フォトレジストを塗布
し、公知のフォトリソグラフィー法によって、フォトレ
ジストのマスク３０６を形成する。なお、フォトレジス
トの密着性を良くするために、予めアルミニウム膜の表
面に極めて薄い（５０〜２００Å）陽極酸化膜（図示せ
ず）を形成しておく。フォトレジストのマスク３０６を
使用して、アルミニウム膜をエッチングして、ゲイト電
極３０５を形成する。なお、加熱や後の陽極酸化工程に
おける結晶の異常成長（ヒロック）の発生を抑制するた
めに、アルミニウムには０．１〜０．５重量％のスカン
ジウム（Ｓｃ）あるいはイットリウム（Ｙ）を混入して
いる。（図３（Ａ））
厚さ２０００〜８０００Å、例えば４０００Åのアルミ
ニウム膜を堆積する。そして、フォトレジストを塗布
し、公知のフォトリソグラフィー法によって、フォトレ
ジストのマスク３０６を形成する。なお、フォトレジス
トの密着性を良くするために、予めアルミニウム膜の表
面に極めて薄い（５０〜２００Å）陽極酸化膜（図示せ
ず）を形成しておく。フォトレジストのマスク３０６を
使用して、アルミニウム膜をエッチングして、ゲイト電
極３０５を形成する。なお、加熱や後の陽極酸化工程に
おける結晶の異常成長（ヒロック）の発生を抑制するた
めに、アルミニウムには０．１〜０．５重量％のスカン
ジウム（Ｓｃ）あるいはイットリウム（Ｙ）を混入して
いる。（図３（Ａ））
【００４１】次に、上にエッチングのマスクに用いたフ
ォトレジストのマスク３０６を残したまま、ゲイト電極
３０５に電解液中で電流を通じて陽極酸化して、厚さ１
〜５μｍ、例えば、厚さ２μｍの陽極酸化物３０７を形
成する。電解液には、３〜２０％のクエン酸もしくはシ
ョウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用い
て、１０〜３０Ｖの定電流を印加する。本実施例ではｐ
Ｈ＝０．９〜１．０のシュウ酸溶液（３０℃）中で１０
Ｖの電流をゲイト電極３０５に印加して、陽極酸化し
た。陽極酸化物３０７の厚さは陽極酸化時間により制御
する。このようにして得られた陽極酸化物３０７は多孔
質のものであった。この陽極酸化工程においては、ゲイ
ト電極３０５とフォトレジストのマスク３０６の間に存
在する薄い陽極酸化膜によって、フォトレジストのマス
ク３０６から電流がリークすることを抑制することがで
き、ゲイト電極３０７の側面のみに陽極酸化物３０７を
形成させることができる。（図３（Ｂ））
ォトレジストのマスク３０６を残したまま、ゲイト電極
３０５に電解液中で電流を通じて陽極酸化して、厚さ１
〜５μｍ、例えば、厚さ２μｍの陽極酸化物３０７を形
成する。電解液には、３〜２０％のクエン酸もしくはシ
ョウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用い
て、１０〜３０Ｖの定電流を印加する。本実施例ではｐ
Ｈ＝０．９〜１．０のシュウ酸溶液（３０℃）中で１０
Ｖの電流をゲイト電極３０５に印加して、陽極酸化し
た。陽極酸化物３０７の厚さは陽極酸化時間により制御
する。このようにして得られた陽極酸化物３０７は多孔
質のものであった。この陽極酸化工程においては、ゲイ
ト電極３０５とフォトレジストのマスク３０６の間に存
在する薄い陽極酸化膜によって、フォトレジストのマス
ク３０６から電流がリークすることを抑制することがで
き、ゲイト電極３０７の側面のみに陽極酸化物３０７を
形成させることができる。（図３（Ｂ））
【００４２】次に、フォトレジストのマスク３０６を剥
離して、再び電解溶液中において、ゲイト電極３０５に
電流を印加する。これにより、ゲイト電極３０５の上面
および側面に陽極酸化物３０８が形成される。陽極酸化
物３０８は緻密で硬く、その後の加熱工程においてゲイ
ト電極３０５を保護する上で効果的である。電解液に
は、３〜１０％の酒石液、硼酸、硝酸の少なくとも１つ
が含まれたｐＨ＝６．９〜７．１のエチレングルコール
アンモニア溶液を用いる。溶液の温度は１０℃前後の室
温より低い方が良好な酸化膜が得られる。陽極酸化物３
０８の厚さは印加電圧にほぼ比例し、印加電圧が１５０
Ｖで２０００Åの陽極酸化物３０８が形成される。
離して、再び電解溶液中において、ゲイト電極３０５に
電流を印加する。これにより、ゲイト電極３０５の上面
および側面に陽極酸化物３０８が形成される。陽極酸化
物３０８は緻密で硬く、その後の加熱工程においてゲイ
ト電極３０５を保護する上で効果的である。電解液に
は、３〜１０％の酒石液、硼酸、硝酸の少なくとも１つ
が含まれたｐＨ＝６．９〜７．１のエチレングルコール
アンモニア溶液を用いる。溶液の温度は１０℃前後の室
温より低い方が良好な酸化膜が得られる。陽極酸化物３
０８の厚さは印加電圧にほぼ比例し、印加電圧が１５０
Ｖで２０００Åの陽極酸化物３０８が形成される。
【００４３】その後、ドライエッチング法によって酸化
珪素膜３０４をエッチングする。多孔質の陽極酸化物３
０７はエッチングされないので、その下の酸化珪素膜３
０４はエッチングされずに、ゲイト絶縁膜３０９として
残る。（図３（Ｃ））
珪素膜３０４をエッチングする。多孔質の陽極酸化物３
０７はエッチングされないので、その下の酸化珪素膜３
０４はエッチングされずに、ゲイト絶縁膜３０９として
残る。（図３（Ｃ））
【００４４】その後、燐酸、酢酸、硝酸の混酸を用い
て、陽極酸化物３０７をエッチングする。このエッチン
グでは陽極酸化物３０７のみがエッチングされ、エッチ
ングレートは約６００Å／分であった。酸化珪素のゲイ
ト絶縁膜３０９はそのまま残存する。
て、陽極酸化物３０７をエッチングする。このエッチン
グでは陽極酸化物３０７のみがエッチングされ、エッチ
ングレートは約６００Å／分であった。酸化珪素のゲイ
ト絶縁膜３０９はそのまま残存する。
【００４５】次に、プラズマドーピング法によって、島
状シリコン領域３０３にゲイト電極３０５やゲイト絶縁
膜３０９をマスクにして、不純物（燐）を注入する。ド
ーピングガスにフォスフィン（ＰＨ3 ）を用いて、２段
階のドーピングをおこなう。第１回目のドーピングは、
加速電圧を８０ｋＶとし、ドーズ量を５×１０12原子／
ｃｍ2 とする。このドーピングでは加速度が大きいた
め、燐イオンはゲイト絶縁膜３０９を透過して、その下
の島状シリコン領域３０３にも注入されるが、この際の
ドーズ量は小さいので、低濃度不純物領域３１１、３１
２が形成される。
状シリコン領域３０３にゲイト電極３０５やゲイト絶縁
膜３０９をマスクにして、不純物（燐）を注入する。ド
ーピングガスにフォスフィン（ＰＨ3 ）を用いて、２段
階のドーピングをおこなう。第１回目のドーピングは、
加速電圧を８０ｋＶとし、ドーズ量を５×１０12原子／
ｃｍ2 とする。このドーピングでは加速度が大きいた
め、燐イオンはゲイト絶縁膜３０９を透過して、その下
の島状シリコン領域３０３にも注入されるが、この際の
ドーズ量は小さいので、低濃度不純物領域３１１、３１
２が形成される。
【００４６】第２回目のドーピングは、第１回目よりも
加速度電圧を小さくして、ドーズ量を大きくする。ここ
では、加速電圧を３０ｋＶとし、ドーズ量を５×１０14
原子／ｃｍ2 とする。このドーピングでは、加速度が小
さいために、燐イオンはゲイト絶縁膜３０９を透過でき
ず、主として島状シリコン領域３０３の露出した部分に
注入されて、ソース領域３１０、ドレイン領域３１３が
形成される。ソース／ドレイン領域３１０、３１３に
は、２回のドーピングとも不純物が注入され、２回目の
ドーズ量は１回目のドーピングよりも大きいので、高濃
度不純物領域となる。他方、ゲイト絶縁膜３０９の直下
には、２回目のドーピングでは不純物が注入されないの
で、低濃度不純物領域３１１、３１２として残り、特
に、ゲイト電極３０５の直下は２回のドーピングとも不
純物が注入されず、チャネル形成領域となる。
加速度電圧を小さくして、ドーズ量を大きくする。ここ
では、加速電圧を３０ｋＶとし、ドーズ量を５×１０14
原子／ｃｍ2 とする。このドーピングでは、加速度が小
さいために、燐イオンはゲイト絶縁膜３０９を透過でき
ず、主として島状シリコン領域３０３の露出した部分に
注入されて、ソース領域３１０、ドレイン領域３１３が
形成される。ソース／ドレイン領域３１０、３１３に
は、２回のドーピングとも不純物が注入され、２回目の
ドーズ量は１回目のドーピングよりも大きいので、高濃
度不純物領域となる。他方、ゲイト絶縁膜３０９の直下
には、２回目のドーピングでは不純物が注入されないの
で、低濃度不純物領域３１１、３１２として残り、特
に、ゲイト電極３０５の直下は２回のドーピングとも不
純物が注入されず、チャネル形成領域となる。
【００４７】その後、スピンコーティング法によって、
酢酸ニッケルの極めて薄い被膜３１４を形成する。ここ
では、酢酸ニッケルの１０ｐｐｍ水溶液を用い、これを
スピンコーティングし、スピン乾燥することにより、極
めて薄い酢酸ニッケルの被膜３１４を基板全面に形成す
る。なお、スピンコーティングに先立って、過酸化水素
水（もしくはそれとアンモニアの混合液）等で処理する
ことにより、ソース／ドレイン領域３１０、３１３の表
面に薄い酸化珪素膜を形成して、酢酸ニッケル溶液が弾
かれるのを防止しておく。（図３（Ｄ））
酢酸ニッケルの極めて薄い被膜３１４を形成する。ここ
では、酢酸ニッケルの１０ｐｐｍ水溶液を用い、これを
スピンコーティングし、スピン乾燥することにより、極
めて薄い酢酸ニッケルの被膜３１４を基板全面に形成す
る。なお、スピンコーティングに先立って、過酸化水素
水（もしくはそれとアンモニアの混合液）等で処理する
ことにより、ソース／ドレイン領域３１０、３１３の表
面に薄い酸化珪素膜を形成して、酢酸ニッケル溶液が弾
かれるのを防止しておく。（図３（Ｄ））
【００４８】その後、窒素雰囲気中、４５０℃で４時間
熱アニールして、ソース／ドレイン領域３１０、３１
３、および低濃度不純物領域３１１、３１２の不純物を
活性化させる。このとき、ソース／ドレイン領域３１
０、３１３には酢酸ニッケルの被膜３１４が実質的に密
着している（厳密には、間に薄い酸化珪素膜が存在する
が、熱アニールの際にニッケルが拡散する上では何ら障
害とならない）が、酢酸ニッケルは４００℃以上の温度
で容易に分解して、金属ニッケルとなり、ソース領域３
１０、ドレイン領域３１３に拡散する。このニッケルの
触媒作用のため、ソース／ドレイン領域３１０、３１３
は再結晶化が容易に進行する。また、この熱アニールに
よって、低濃度不純物領域３１１、３１２も同時に活性
化される。
熱アニールして、ソース／ドレイン領域３１０、３１
３、および低濃度不純物領域３１１、３１２の不純物を
活性化させる。このとき、ソース／ドレイン領域３１
０、３１３には酢酸ニッケルの被膜３１４が実質的に密
着している（厳密には、間に薄い酸化珪素膜が存在する
が、熱アニールの際にニッケルが拡散する上では何ら障
害とならない）が、酢酸ニッケルは４００℃以上の温度
で容易に分解して、金属ニッケルとなり、ソース領域３
１０、ドレイン領域３１３に拡散する。このニッケルの
触媒作用のため、ソース／ドレイン領域３１０、３１３
は再結晶化が容易に進行する。また、この熱アニールに
よって、低濃度不純物領域３１１、３１２も同時に活性
化される。
【００４９】続いて、層間絶縁物として厚さ４０００Å
の酸化珪素膜３１５をＴＥＯＳを原料にしてプラズマＣ
ＶＤ法によって堆積する。酸化珪素膜３１５にソース／
ドレイン領域３１０、３１３とのコンタクトホールをそ
れぞれ形成して、チタンとアルミニウムの多層膜によっ
てソース電極・配線３１６を形成する。ドレイン領域３
１３のコンタクトホールにはこの段階では電極は形成し
ないでおく。続いて、プラズマＣＶＤ法により、厚さ２
０００Åの窒化珪素膜３１５を堆積し、先に形成したド
レイン領域３１３とのコンタクトホールの内側に再び、
コンタクトホールを形成し、透明導電膜の画素電極３１
８を形成して、ドレイン領域３１３と接続する。以上の
工程を経て、アクティブマトリクス回路の薄膜トランジ
スタが作製される。（図３（Ｅ））
の酸化珪素膜３１５をＴＥＯＳを原料にしてプラズマＣ
ＶＤ法によって堆積する。酸化珪素膜３１５にソース／
ドレイン領域３１０、３１３とのコンタクトホールをそ
れぞれ形成して、チタンとアルミニウムの多層膜によっ
てソース電極・配線３１６を形成する。ドレイン領域３
１３のコンタクトホールにはこの段階では電極は形成し
ないでおく。続いて、プラズマＣＶＤ法により、厚さ２
０００Åの窒化珪素膜３１５を堆積し、先に形成したド
レイン領域３１３とのコンタクトホールの内側に再び、
コンタクトホールを形成し、透明導電膜の画素電極３１
８を形成して、ドレイン領域３１３と接続する。以上の
工程を経て、アクティブマトリクス回路の薄膜トランジ
スタが作製される。（図３（Ｅ））
【００５０】〔実施例３〕図４に本実施例で示すＮチャ
ネル型ＴＦＴの作製工程を示す。まず、基板（コーニン
グ７０５９）４０１上にスパッタリング法によって厚さ
２０００Åの酸化珪素の下地膜４０２を形成する。次に
プラズマＣＶＤ法によって、５００Å厚の真性（Ｉ型）
のアモルファスシリコン膜を堆積する。このアモルファ
スシリコン膜を窒素雰囲気中、４００℃、１時間熱アニ
ールして、膜に含有されている水素を離脱させる。次
に、アモルファスシリコン膜にレーザー光を照射して結
晶化させた。レーザーとしては、ＫｒＦエキシマレーザ
ー（波長２４８ｎｍ）を用いる。照射エネルギー密度
は、３５０ｍＪ／ｃｍ2 とする。その後、結晶化させた
シリコン膜をエッチングして、島状シリコン領域４０３
を形成する。
ネル型ＴＦＴの作製工程を示す。まず、基板（コーニン
グ７０５９）４０１上にスパッタリング法によって厚さ
２０００Åの酸化珪素の下地膜４０２を形成する。次に
プラズマＣＶＤ法によって、５００Å厚の真性（Ｉ型）
のアモルファスシリコン膜を堆積する。このアモルファ
スシリコン膜を窒素雰囲気中、４００℃、１時間熱アニ
ールして、膜に含有されている水素を離脱させる。次
に、アモルファスシリコン膜にレーザー光を照射して結
晶化させた。レーザーとしては、ＫｒＦエキシマレーザ
ー（波長２４８ｎｍ）を用いる。照射エネルギー密度
は、３５０ｍＪ／ｃｍ2 とする。その後、結晶化させた
シリコン膜をエッチングして、島状シリコン領域４０３
を形成する。
【００５１】さらにプラズマＣＶＤ法によって、ゲイト
絶縁膜となる厚さ１０００Åの酸化珪素膜４０４を堆積
する。引き続いて、スパッタリング法によって、４００
０Å厚のアルミニウム膜を堆積する。アルミニウム膜の
表面に、フォトレジストの密着性を良くするために、図
示しない陽極酸化膜を極めて薄く、５０〜２００Åの厚
さに形成する。そして、フォトレジストのマスク４０６
を形成し、アルミニウム膜をエッチングしてゲイト電極
４０５を形成する。なお、加熱や後の陽極酸化工程にお
ける結晶の異常成長（ヒロック）の発生を抑制するため
に、アルミニウムには．１〜０．５重量％のスカンジウ
ム（Ｓｃ）、あるいはイットリウム（Ｙ）が混入されて
いる。（図４（Ａ））
絶縁膜となる厚さ１０００Åの酸化珪素膜４０４を堆積
する。引き続いて、スパッタリング法によって、４００
０Å厚のアルミニウム膜を堆積する。アルミニウム膜の
表面に、フォトレジストの密着性を良くするために、図
示しない陽極酸化膜を極めて薄く、５０〜２００Åの厚
さに形成する。そして、フォトレジストのマスク４０６
を形成し、アルミニウム膜をエッチングしてゲイト電極
４０５を形成する。なお、加熱や後の陽極酸化工程にお
ける結晶の異常成長（ヒロック）の発生を抑制するため
に、アルミニウムには．１〜０．５重量％のスカンジウ
ム（Ｓｃ）、あるいはイットリウム（Ｙ）が混入されて
いる。（図４（Ａ））
【００５２】ゲイト電極４０５上にはエッチングのマス
クに用いたフォトレジストのマスク４０６を残した状態
で、ゲイト電極４０５に電解液中で電流を流し、陽極酸
化して、厚さ１〜５μｍ、例えば、厚さ２μｍの陽極酸
化物４０７を形成する。電解液には、３〜２０％のクエ
ン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性
水溶液を用いて、１０〜３０Ｖの定電流を印加する。本
実施例ではｐＨ＝０．９〜１．０のシュウ酸溶液（３０
℃）中で電圧を１０Ｖとする。また、陽極酸化物４０７
の厚さは陽極酸化時間によって制御する。このようにし
て得られた陽極酸化物４０７は多孔質のものであった。
この陽極酸化工程においては、ゲイト電極４０５とフォ
トレジストのマスク４０６の間に存在する薄い陽極酸化
膜によって、フォトレジストのマスク４０６からの電流
のリークを抑制することができ、ゲイト電極４０５の側
面で選択的に陽極酸化を進行させることができる。（図
４（Ｂ））
クに用いたフォトレジストのマスク４０６を残した状態
で、ゲイト電極４０５に電解液中で電流を流し、陽極酸
化して、厚さ１〜５μｍ、例えば、厚さ２μｍの陽極酸
化物４０７を形成する。電解液には、３〜２０％のクエ
ン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性
水溶液を用いて、１０〜３０Ｖの定電流を印加する。本
実施例ではｐＨ＝０．９〜１．０のシュウ酸溶液（３０
℃）中で電圧を１０Ｖとする。また、陽極酸化物４０７
の厚さは陽極酸化時間によって制御する。このようにし
て得られた陽極酸化物４０７は多孔質のものであった。
この陽極酸化工程においては、ゲイト電極４０５とフォ
トレジストのマスク４０６の間に存在する薄い陽極酸化
膜によって、フォトレジストのマスク４０６からの電流
のリークを抑制することができ、ゲイト電極４０５の側
面で選択的に陽極酸化を進行させることができる。（図
４（Ｂ））
【００５３】次に、フォトレジストのマスク４０６を剥
離して、再び電解溶液中において、ゲイト電極４０５に
電流を印加した。このため、ゲイト電極の上面および側
面に陽極酸化物４０８が形成された。電解液には、３〜
１０％の酒石液、硼酸、硝酸の少なくとも１つが含まれ
たｐＨ＝６．９〜７．１のエチレングルコールアンモニ
ア溶液を用いる。溶液の温度は１０℃前後の室温より低
い方が良好な酸化膜が得られた。陽極酸化物４０８の厚
さは印加電圧にほぼ比例し、印加電圧が１５０Ｖで２０
００Åの陽極酸化物４０８が形成される。この陽極酸化
物４０８は緻密で硬く、その後の加熱工程においてゲイ
ト電極４０５を保護する上で効果的である。
離して、再び電解溶液中において、ゲイト電極４０５に
電流を印加した。このため、ゲイト電極の上面および側
面に陽極酸化物４０８が形成された。電解液には、３〜
１０％の酒石液、硼酸、硝酸の少なくとも１つが含まれ
たｐＨ＝６．９〜７．１のエチレングルコールアンモニ
ア溶液を用いる。溶液の温度は１０℃前後の室温より低
い方が良好な酸化膜が得られた。陽極酸化物４０８の厚
さは印加電圧にほぼ比例し、印加電圧が１５０Ｖで２０
００Åの陽極酸化物４０８が形成される。この陽極酸化
物４０８は緻密で硬く、その後の加熱工程においてゲイ
ト電極４０５を保護する上で効果的である。
【００５４】そしてドライエッチング法によって酸化珪
素膜４０４をエッチングする。この結果、島状シリコン
領域４０３の一部が露呈した。またこのエッチングにお
いては多孔質陽極酸化物４０７はエッチングされないの
で、その下の酸化珪素膜４０９はエッチングされずに、
ゲイト絶縁膜４０９として残る。その後、図示しない極
薄い酸化膜の形成後、スピンコーティング法によって、
酢酸ニッケルの極めて薄い被膜４１０を形成する。この
際、ニッケルは露呈した島状シリコン領域４０３の表面
に接した状態となり、ゲイト絶縁膜４０９の下側の島状
シリコン領域４０３はニッケルに触れない状態となる。
（図４（Ｃ））
素膜４０４をエッチングする。この結果、島状シリコン
領域４０３の一部が露呈した。またこのエッチングにお
いては多孔質陽極酸化物４０７はエッチングされないの
で、その下の酸化珪素膜４０９はエッチングされずに、
ゲイト絶縁膜４０９として残る。その後、図示しない極
薄い酸化膜の形成後、スピンコーティング法によって、
酢酸ニッケルの極めて薄い被膜４１０を形成する。この
際、ニッケルは露呈した島状シリコン領域４０３の表面
に接した状態となり、ゲイト絶縁膜４０９の下側の島状
シリコン領域４０３はニッケルに触れない状態となる。
（図４（Ｃ））
【００５５】この状態で３５０℃の加熱処理を加えて、
露呈された島状シリコン領域４０３の表面にニッケルシ
リサイド層を形成する。次に多孔質陽極酸化物４０７を
エッチングによって除去する。こうして、図４（Ｄ）に
示す状態を得る。
露呈された島状シリコン領域４０３の表面にニッケルシ
リサイド層を形成する。次に多孔質陽極酸化物４０７を
エッチングによって除去する。こうして、図４（Ｄ）に
示す状態を得る。
【００５６】次に、プラズマドーピング法によって、島
状シリコン領域４０３にゲイト電極４０５、ゲイト絶縁
膜４０９をマスクにして不純物（燐）を注入する。ドー
ピングガスにはフォスフィン（ＰＨ3 ）を用いて、２段
階のドーピングを行う。第１回目のドーピングは、加速
電圧を８０ｋＶとし、ドーズ量を５×１０12原子／ｃｍ
2 とする。このドーピングでは加速度が大きいため、燐
イオンはゲイト絶縁膜４０９を透過して、その下の島状
シリコン領域４０３にも注入されるが、この際のドーズ
量は小さいので、低濃度不純物領域４１２、４１３がそ
れぞれ形成される。
状シリコン領域４０３にゲイト電極４０５、ゲイト絶縁
膜４０９をマスクにして不純物（燐）を注入する。ドー
ピングガスにはフォスフィン（ＰＨ3 ）を用いて、２段
階のドーピングを行う。第１回目のドーピングは、加速
電圧を８０ｋＶとし、ドーズ量を５×１０12原子／ｃｍ
2 とする。このドーピングでは加速度が大きいため、燐
イオンはゲイト絶縁膜４０９を透過して、その下の島状
シリコン領域４０３にも注入されるが、この際のドーズ
量は小さいので、低濃度不純物領域４１２、４１３がそ
れぞれ形成される。
【００５７】引き続いて、第２回目のドーピングを行
う。第２回目のドーピングでは、第１回目よりも加速度
電圧を小さくして、ドーズ量を大きくする。ここでは、
加速電圧を３０ｋＶとし、ドーズ量を５×１０14原子／
ｃｍ2 とする。このドーピングでは、加速度が小さいた
め、燐イオンはゲイト絶縁膜４０９を透過できず、主と
して島状シリコン領域４０３の露出された部分に注入さ
れ、ソース領域４１１、ドレイン領域４１４が形成され
る。ソース／ドレイン領域４１１、４１４には、２回の
ドーピングとも不純物が注入され、２回目のドーズ量は
第１段階のドーピングよりも大きいので、高濃度不純物
領域となる。他方、ゲイト絶縁膜４０９の直下には、２
回目のドーピングでは不純物が注入されないので、低濃
度不純物領域４１２、４１３として残り、特に、ゲイト
電極４０５の直下は２回のドーピングとも不純物が注入
されないので、チャネル形成領域となる。
う。第２回目のドーピングでは、第１回目よりも加速度
電圧を小さくして、ドーズ量を大きくする。ここでは、
加速電圧を３０ｋＶとし、ドーズ量を５×１０14原子／
ｃｍ2 とする。このドーピングでは、加速度が小さいた
め、燐イオンはゲイト絶縁膜４０９を透過できず、主と
して島状シリコン領域４０３の露出された部分に注入さ
れ、ソース領域４１１、ドレイン領域４１４が形成され
る。ソース／ドレイン領域４１１、４１４には、２回の
ドーピングとも不純物が注入され、２回目のドーズ量は
第１段階のドーピングよりも大きいので、高濃度不純物
領域となる。他方、ゲイト絶縁膜４０９の直下には、２
回目のドーピングでは不純物が注入されないので、低濃
度不純物領域４１２、４１３として残り、特に、ゲイト
電極４０５の直下は２回のドーピングとも不純物が注入
されないので、チャネル形成領域となる。
【００５８】その後、窒素雰囲気中、４５０℃で４時間
熱アニールすることによって、ソース／ドレイン領域４
１１、４１４、低濃度不純物領域４１２、４１３中の不
純物を活性化させる。ソース／ドレイン領域４１１、４
１４には酢酸ニッケル膜の被膜４１５が実質的に密着し
ている（厳密には、間に薄い酸化珪素膜が存在するが、
熱アニールの際にニッケルが拡散する上では何ら障害と
ならない）が、酢酸ニッケルは４００℃以上の温度で容
易に分解して金属ニッケルとなり、ソース領域４１１、
ドレイン領域４１４に拡散する。このニッケルの触媒作
用により、ソース／ドレイン領域４１１、４１４が容易
に再結晶化される。また熱アニールによって、低濃度不
純物領域４１２、４１３も同時に活性化される。
熱アニールすることによって、ソース／ドレイン領域４
１１、４１４、低濃度不純物領域４１２、４１３中の不
純物を活性化させる。ソース／ドレイン領域４１１、４
１４には酢酸ニッケル膜の被膜４１５が実質的に密着し
ている（厳密には、間に薄い酸化珪素膜が存在するが、
熱アニールの際にニッケルが拡散する上では何ら障害と
ならない）が、酢酸ニッケルは４００℃以上の温度で容
易に分解して金属ニッケルとなり、ソース領域４１１、
ドレイン領域４１４に拡散する。このニッケルの触媒作
用により、ソース／ドレイン領域４１１、４１４が容易
に再結晶化される。また熱アニールによって、低濃度不
純物領域４１２、４１３も同時に活性化される。
【００５９】続いて、層間絶縁物として厚さ４０００Å
の酸化珪素膜４１６をＴＥＯＳを原料とするプラズマＣ
ＶＤ法によって堆積し、これにソース／ドレイン領域４
１１、４１４とのコンタクトホールそれぞれを形成す
る。そして、チタンとアルミニウムの多層膜によってソ
ース電極・配線４１７を形成する。この段階では、ドレ
イン領域４１４のコンタクトホールには電極は形成しな
いでおく。
の酸化珪素膜４１６をＴＥＯＳを原料とするプラズマＣ
ＶＤ法によって堆積し、これにソース／ドレイン領域４
１１、４１４とのコンタクトホールそれぞれを形成す
る。そして、チタンとアルミニウムの多層膜によってソ
ース電極・配線４１７を形成する。この段階では、ドレ
イン領域４１４のコンタクトホールには電極は形成しな
いでおく。
【００６０】続いて、プラズマＣＶＤ法によって厚さ２
０００Åの窒化珪素膜４１８を堆積し、先に形成された
ドレイン領域４１４のコンタクトホールの内側に更にコ
ンタクトホールを形成し、透明導電膜の画素電極４１９
を形成して、ドレイン領域４１４と接続する。以上の工
程によって薄膜トランジスタが作製される。（図４
（Ｅ））
０００Åの窒化珪素膜４１８を堆積し、先に形成された
ドレイン領域４１４のコンタクトホールの内側に更にコ
ンタクトホールを形成し、透明導電膜の画素電極４１９
を形成して、ドレイン領域４１４と接続する。以上の工
程によって薄膜トランジスタが作製される。（図４
（Ｅ））
【００６１】
【効果】本発明は、触媒元素により、ソース／ドレイン
領域を良好に活性化することができるため、特性の優れ
た結晶性の薄膜トランジスタを得ることができる。
領域を良好に活性化することができるため、特性の優れ
た結晶性の薄膜トランジスタを得ることができる。
【００６２】また、本発明は、ソース／ドレイン領域に
触媒元素を所定の濃度で添加するようにしたため、例え
ば４５０℃、４時間のような低温、かつ短時間で、ソー
ス／ドレイン領域にドーピングされた導伝型を付与する
不純物を活性化することが可能になる。このため、スル
ープットを向上させることができる。加えて、従来、６
００℃以上のプロセスを採用した場合にはガラス基板の
縮みが歩留り低下の原因として問題となっていたが、本
発明を利用することによってそのような問題点が一気に
解消できる。液晶表示装置の薄膜トランジスタの作製工
程に応用した場合には、量産性の向上と、特性の改善と
が図られる。
触媒元素を所定の濃度で添加するようにしたため、例え
ば４５０℃、４時間のような低温、かつ短時間で、ソー
ス／ドレイン領域にドーピングされた導伝型を付与する
不純物を活性化することが可能になる。このため、スル
ープットを向上させることができる。加えて、従来、６
００℃以上のプロセスを採用した場合にはガラス基板の
縮みが歩留り低下の原因として問題となっていたが、本
発明を利用することによってそのような問題点が一気に
解消できる。液晶表示装置の薄膜トランジスタの作製工
程に応用した場合には、量産性の向上と、特性の改善と
が図られる。
【００６３】また、低温、短時間で処理できることは、
大面積な基板を一度に処理できることを意味するもので
ある。従って、大面積な基板上に多数の薄膜トランジス
タを形成することで、１枚の基板から多くの半導体回路
（マトリクス回路等）を切りだすことができるので、回
路や装置の単価を大幅に低下させることができる。以上
のように本発明は工業上有益な発明である。
大面積な基板を一度に処理できることを意味するもので
ある。従って、大面積な基板上に多数の薄膜トランジス
タを形成することで、１枚の基板から多くの半導体回路
（マトリクス回路等）を切りだすことができるので、回
路や装置の単価を大幅に低下させることができる。以上
のように本発明は工業上有益な発明である。
【図１】本発明のＴＦＴの概念図を示す。
【図２】実施例１の作製工程断面図を示す。
【図３】実施例２の作製工程断面図を示す。
【図４】実施例３の作製工程断面図を示す。
１０１・・・基板 １０２・・・ゲイト絶縁膜 １０３・・・ゲイト電極 １０４・・・チャネル形成領域 １０５・・・ソース １０６、１０７・・・低濃度不純物領域 １０８・・・ドレイン １０９・・・層間絶縁物 １１０・・・ソース電極 １１１・・・ドレイン電極 １１２、１１３・・・低濃度不純物領域とチャネル形成
領域の境界 １２１・・・基板 １２２・・・ゲイト電極 １２３・・・ゲイト絶縁膜 １２４・・・チャネル形成領域 １２５・・・ソース １２６、１２７・・・低濃度不純物領域 １２８・・・ドレイン １２９・・・ソース電極 １３０・・・ドレイン電極 １３１、１３２・・・低濃度不純物領域とチャネル形成
領域の境界
領域の境界 １２１・・・基板 １２２・・・ゲイト電極 １２３・・・ゲイト絶縁膜 １２４・・・チャネル形成領域 １２５・・・ソース １２６、１２７・・・低濃度不純物領域 １２８・・・ドレイン １２９・・・ソース電極 １３０・・・ドレイン電極 １３１、１３２・・・低濃度不純物領域とチャネル形成
領域の境界
Claims (1)
- 【請求項１】絶縁表面の上方にアモルファスシリコン膜
を形成し、 前記アモルファスシリコン膜にＮｄ：ＹＡＧレーザーを
照射して結晶化することを含む薄膜トランジスタの作製
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-261170 | 1994-09-30 | ||
| JP26117094 | 1994-09-30 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27474795A Division JP3181817B2 (ja) | 1994-09-30 | 1995-09-28 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001028448A true JP2001028448A (ja) | 2001-01-30 |
| JP3869189B2 JP3869189B2 (ja) | 2007-01-17 |
Family
ID=17358102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000196048A Expired - Fee Related JP3869189B2 (ja) | 1994-09-30 | 2000-06-29 | 薄膜トランジスタの作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6300659B1 (ja) |
| JP (1) | JP3869189B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003303901A (ja) * | 2002-04-08 | 2003-10-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US7397063B2 (en) | 2003-08-27 | 2008-07-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JPWO2017110291A1 (ja) * | 2015-12-22 | 2018-08-16 | 京セラ株式会社 | 計測センサ用パッケージおよび計測センサ |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4056571B2 (ja) | 1995-08-02 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6501094B1 (en) | 1997-06-11 | 2002-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a bottom gate type thin film transistor |
| JP2000039628A (ja) | 1998-05-16 | 2000-02-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| TW544727B (en) * | 1999-08-13 | 2003-08-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| TW456048B (en) * | 2000-06-30 | 2001-09-21 | Hannstar Display Corp | Manufacturing method for polysilicon thin film transistor liquid crystal display panel |
| JP2002057339A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | 薄膜半導体装置 |
| KR100390522B1 (ko) * | 2000-12-01 | 2003-07-07 | 피티플러스(주) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법 |
| US7045444B2 (en) | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| JP2002231627A (ja) | 2001-01-30 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
| JP5088993B2 (ja) | 2001-02-16 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2002299587A (ja) * | 2001-03-30 | 2002-10-11 | Mitsubishi Electric Corp | 半導体集積回路デバイスおよびその製造方法 |
| US6902966B2 (en) * | 2001-10-25 | 2005-06-07 | Advanced Micro Devices, Inc. | Low-temperature post-dopant activation process |
| US6861338B2 (en) | 2002-08-22 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US7291522B2 (en) * | 2004-10-28 | 2007-11-06 | Hewlett-Packard Development Company, L.P. | Semiconductor devices and methods of making |
| WO2012091777A2 (en) * | 2010-10-04 | 2012-07-05 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Complementary biasing circuits and related methods |
| WO2017130520A1 (ja) * | 2016-01-25 | 2017-08-03 | 京セラ株式会社 | 計測センサ用パッケージおよび計測センサ |
Family Cites Families (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4231809A (en) | 1979-05-25 | 1980-11-04 | Bell Telephone Laboratories, Incorporated | Method of removing impurity metals from semiconductor devices |
| JPH0693509B2 (ja) | 1983-08-26 | 1994-11-16 | シャープ株式会社 | 薄膜トランジスタ |
| JPH02140915A (ja) | 1988-11-22 | 1990-05-30 | Seiko Epson Corp | 半導体装置の製造方法 |
| EP0390608B1 (en) | 1989-03-31 | 1999-06-09 | Canon Kabushiki Kaisha | Method for forming semiconductor thin-film and resulting semiconductor thin-film |
| EP0456199B1 (en) | 1990-05-11 | 1997-08-27 | Asahi Glass Company Ltd. | Process for preparing a polycrystalline semiconductor thin film transistor |
| US5147826A (en) | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| US5112764A (en) | 1990-09-04 | 1992-05-12 | North American Philips Corporation | Method for the fabrication of low leakage polysilicon thin film transistors |
| JP2838318B2 (ja) | 1990-11-30 | 1998-12-16 | 株式会社半導体エネルギー研究所 | 感光装置及びその作製方法 |
| JPH04254335A (ja) | 1991-02-06 | 1992-09-09 | Nec Corp | 半導体装置及びその製造方法 |
| JP2553778B2 (ja) | 1991-02-28 | 1996-11-13 | 株式会社ジーティシー | 薄膜半導体装置の製造方法 |
| JP2794678B2 (ja) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| US5254480A (en) | 1992-02-20 | 1993-10-19 | Minnesota Mining And Manufacturing Company | Process for producing a large area solid state radiation detector |
| JPH0626779A (ja) | 1992-07-07 | 1994-02-04 | Fujitsu General Ltd | 熱交換器 |
| US5576556A (en) | 1993-08-20 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device with gate metal oxide and sidewall spacer |
| TW226478B (en) | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US5604360A (en) | 1992-12-04 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor |
| US5843225A (en) | 1993-02-03 | 1998-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| JPH06296023A (ja) | 1993-02-10 | 1994-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| JP3662263B2 (ja) | 1993-02-15 | 2005-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN1052110C (zh) | 1993-02-15 | 2000-05-03 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| US5275851A (en) | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| JP3107941B2 (ja) | 1993-03-05 | 2000-11-13 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよびその作製方法 |
| US5569936A (en) | 1993-03-12 | 1996-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing crystallization catalyst |
| JP3193803B2 (ja) | 1993-03-12 | 2001-07-30 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| CN1542929B (zh) | 1993-03-12 | 2012-05-30 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| US5624851A (en) | 1993-03-12 | 1997-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized |
| TW241377B (ja) | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| JP3637069B2 (ja) | 1993-03-12 | 2005-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3369244B2 (ja) | 1993-03-12 | 2003-01-20 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| JP3137797B2 (ja) | 1993-03-12 | 2001-02-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよびその作製方法 |
| JP3359689B2 (ja) | 1993-03-12 | 2002-12-24 | 株式会社半導体エネルギー研究所 | 半導体回路およびその作製方法 |
| JP3535205B2 (ja) | 1993-03-22 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US5501989A (en) | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| US5481121A (en) | 1993-05-26 | 1996-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US5488000A (en) | 1993-06-22 | 1996-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer |
| TW357415B (en) | 1993-07-27 | 1999-05-01 | Semiconductor Engrgy Lab | Semiconductor device and process for fabricating the same |
| US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| US5492843A (en) | 1993-07-31 | 1996-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device and method of processing substrate |
| JP2975973B2 (ja) | 1993-08-10 | 1999-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2762215B2 (ja) | 1993-08-12 | 1998-06-04 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよび半導体装置の作製方法 |
| JP2814049B2 (ja) | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP3562590B2 (ja) | 1993-12-01 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| US5612250A (en) | 1993-12-01 | 1997-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device using a catalyst |
| US5654203A (en) | 1993-12-02 | 1997-08-05 | Semiconductor Energy Laboratory, Co., Ltd. | Method for manufacturing a thin film transistor using catalyst elements to promote crystallization |
| JP2860869B2 (ja) | 1993-12-02 | 1999-02-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW272319B (ja) | 1993-12-20 | 1996-03-11 | Sharp Kk | |
| KR100319332B1 (ko) | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| JP3378078B2 (ja) | 1994-02-23 | 2003-02-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3192546B2 (ja) | 1994-04-15 | 2001-07-30 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JPH07335906A (ja) | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| JP3072000B2 (ja) | 1994-06-23 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5789762A (en) | 1994-09-14 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor active matrix circuit |
| US5712191A (en) | 1994-09-16 | 1998-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5915174A (en) | 1994-09-30 | 1999-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| JP3942651B2 (ja) | 1994-10-07 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3486240B2 (ja) | 1994-10-20 | 2004-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US5756364A (en) | 1994-11-29 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device using a catalyst |
| US5929464A (en) | 1995-01-20 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-optical device |
| TW448584B (en) | 1995-03-27 | 2001-08-01 | Semiconductor Energy Lab | Semiconductor device and a method of manufacturing the same |
| US5977559A (en) | 1995-09-29 | 1999-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor having a catalyst element in its active regions |
| TW319912B (ja) | 1995-12-15 | 1997-11-11 | Handotai Energy Kenkyusho Kk | |
| US5985740A (en) | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| KR100440083B1 (ko) | 1996-01-23 | 2004-10-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체박막제작방법 |
| US6287900B1 (en) | 1996-08-13 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device with catalyst addition and removal |
| JPH10135137A (ja) | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 結晶性半導体作製方法 |
| JP3376247B2 (ja) | 1997-05-30 | 2003-02-10 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置 |
| JP3939399B2 (ja) | 1997-07-22 | 2007-07-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1999
- 1999-12-13 US US09/459,339 patent/US6300659B1/en not_active Expired - Lifetime
-
2000
- 2000-06-29 JP JP2000196048A patent/JP3869189B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003303901A (ja) * | 2002-04-08 | 2003-10-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US7397063B2 (en) | 2003-08-27 | 2008-07-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JPWO2017110291A1 (ja) * | 2015-12-22 | 2018-08-16 | 京セラ株式会社 | 計測センサ用パッケージおよび計測センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6300659B1 (en) | 2001-10-09 |
| JP3869189B2 (ja) | 2007-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| KR100197780B1 (ko) | 트랜지스터 및 반도체 회로 제조 방법 | |
| US5646424A (en) | Transistor device employing crystallization catalyst | |
| US6627487B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3539821B2 (ja) | 半導体装置の作製方法 | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| US20120268681A1 (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
| US20010000154A1 (en) | Thin film type monolithic semiconductor device | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JP3369244B2 (ja) | 薄膜トランジスタ | |
| JP3514891B2 (ja) | 半導体装置およびその作製方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP2004055838A (ja) | 薄膜トランジスタの製造方法 | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3316203B2 (ja) | 半導体素子の作製方法 | |
| JPH11330488A (ja) | 半導体装置およびその作製方法 | |
| JP2001244475A (ja) | 半導体回路 | |
| JP2000269502A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |