JP3137797B2

JP3137797B2 - 薄膜トランジスタおよびその作製方法

Info

Publication number: JP3137797B2
Application number: JP05078997A
Authority: JP
Inventors: 宏勇張; 徹高山; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-03-12
Filing date: 1993-03-12
Publication date: 2001-02-26
Anticipated expiration: 2016-02-26
Also published as: JPH06267978A; CN1893000B; CN1893001A; CN1893000A; CN1893118B; CN1893001B; CN1893118A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）およびその作製方法に関するものである。本発明
によって作製される薄膜トランジスタは、ガラス等の絶
縁基板上、単結晶シリコン等の半導体基板上、いずれに
も形成される。特に本発明は、熱アニールによる結晶
化、活性化を経て作製される薄膜トランジスタに関す
る。

【０００２】

【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。

【０００３】中でも、アモルファスシリコンＴＦＴの作
製には高温を必要としないので、大面積基板に作製した
場合の歩留りが高く、既に実用化されている。一般的に
実用化されているアモルファスシリコンＴＦＴの構造は
逆スタガー型（もしくはボトムゲイト型）と呼ばれるも
ので、ゲイト電極が活性領域の下に位置する。

【０００４】その作製方法は以下のようなものである。
まず、基板上にゲイト電極を形成した後に、ゲイト絶縁
膜、活性層としてのアモルファスシリコン膜を形成す
る。そして、ソース、ドレイン領域としてＮ型の微結晶
シリコン膜をアモルファスシリコン上に形成する。しか
しながら、この際、Ｎ型のシリコン膜と下地のアモルフ
ァスシリコン膜とのエッチングレートの差がほとんどな
いため、エッチングストッパーを設ける等の工夫が必要
であった。

【０００５】この問題を解決するためには、イオンドー
ピング法のような高速イオンを注入することによって、
アモルファスシリコン膜に直接、ドーピング不純物を導
入して、これをソース、ドレインにする方法が提案され
ている。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな高速イオンが注入された領域は結晶性が著しく悪い
ので、導電率が低く、そのままでは使用できないという
問題を抱えていた。結晶性を高めるにはレーザー等の光
エネルギーによってアニールをおこなう方法が提案され
ていたが量産実用化の目処がついていない。

【０００７】現在、実用的に採用できる考えられる方法
は、熱によってアモルファスシリコンを結晶化させる方
法である。しかし、最低でも６００℃の温度でのアニー
ルが要求され、基板の問題から実用的でない。すなわ
ち、アモルファスシリコンＴＦＴに使用される無アルカ
リガラス基板は、その歪み温度が６００℃以下（コーニ
ング７０５９の場合は５９３℃）であるので、６００℃
でのアニールでは、基板の収縮やソリが問題となる。

【０００８】また、６００℃のアニールが要求されるの
では、低温で作製できるアモルファスシリコンＴＦＴの
特徴を生かすことができず、活性領域も結晶化してしま
うので、アモルファスシリコンＴＦＴの低リーク電流と
いう特徴が失われてしまう。そこで、結晶化のプロセス
はより低温（好ましくはガラスの歪み温度より５０℃以
上低い温度）でおこなうことが望まれていた。本発明は
このような困難な課題に対して解答を与えんとするもの
である。本発明は、量産性を維持しつつ、上記の問題点
を解決することを課題とする。

【０００９】

【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には５５０℃以下の温
度で熱アニールすることによって結晶化させることがで
きる。

【００１０】当然のことであるが、アニール温度が高い
ほど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１０¹⁷ｃｍ^-3以上、好ま
しくは５×１０¹⁸ｃｍ^-3以上存在することが必要である
ことがわかった。

【００１１】一方、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１０²⁰ｃｍ^-3を越えない
ことが望まれる。特に活性層として利用する場合には、
十分な信頼性および特性を得るために１×１０¹⁸ｃｍ^-3
以下、好ましくは１×１０¹⁷ｃｍ^-3以下の濃度であるこ
とが必要とされる。

【００１２】本発明人は、この触媒元素の効果に着目
し、これを利用することによって上記の問題を解決でき
ることを見出した。本発明におけるＴＦＴの作製プロセ
スは、概ね以下のようなものである。ゲイト電極の形成ゲイト絶縁膜の成膜アモルファスシリコン膜の成膜ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による） ’触媒元素を有する物質のシリコン膜への成膜ドーピング不純物の活性化（５５０℃以下、８時間
以内）ソース、ドレイン電極の形成

【００１３】あるいは、ゲイト電極の形成ゲイト絶縁膜の成膜アモルファスシリコン膜の成膜ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による） ’触媒元素の導入（イオン注入もしくはイオンドーピ
ング法による）ドーピング不純物の活性化（５５０℃以下、８時間
以内）ソース、ドレイン電極の形成

【００１４】これらの工程において、および’はそ
の順序を逆転させることも可能である。本発明におい
て、上記工程’によって主としてソース、ドレイン領
域に導入された触媒元素は、その領域の結晶化を著しく
促進する。そのため、活性化のためには、５５０℃以
下、典型的には５００℃以下の温度で十分であり、ま
た、アニール時間も８時間以内、典型的には４時間以内
で十分である。特に、後者のようにイオン注入法やイオ
ンドーピング法によって最初から均等に触媒元素が分布
している場合には、極めて結晶化が進行しやすかった。
この場合、触媒元素の導入には、ドーピング不純物の導
入に使用するマスクを使用すればよい。このようなマス
クは、ゲイト電極を裏面から露光することによって自己
整合的に得ることができる。

【００１５】本発明の優れた点は、シリコンに有害な触
媒元素をＴＦＴに添加するものの、その濃度は活性領域
では著しく低い（１×１０¹⁸ｃｍ^-3以下）ことである。
すなわち、いずれのプロセスを採用しても、活性領域の
上にドーピングに使用されるマスクが存在するので、活
性領域にじかに触媒元素が密着したり、注入されたりす
ることはない。その結果、ＴＦＴの信頼性、特性は何ら
損なわれることはない。特に、不純物領域と活性領域の
ニッケルの濃度比を１０倍以上にすれば、アニール温度
と時間の最適化によって、活性領域のアモルファス性を
保ちつつ、不純物領域の活性化をおこなうことができ
た。以下に実施例を用いて、より詳細に本発明を説明す
る。

【００１６】

【実施例】

〔実施例１〕図１に本実施例の作製工程の断面図を示
す。まず、基板（コーニング７０５９）１上に厚さ３０
００〜８０００Å、例えば５０００Åのタンタル膜を形
成し、これをパターニングしてゲイト電極２を形成し
た。さらに、タンタルの表面を陽極酸化して、陽極酸化
物３を厚さ１０００〜３０００Å、例えば２０００Å形
成した。さらに、プラズマＣＶＤ法によってゲイト絶縁
膜として厚さ１０００〜５０００Å、例えば１５００Å
の窒化珪素膜４を堆積し、引き続きプラズマＣＶＤ法に
よって、厚さ２００〜１５００Å、例えば５００Åの真
性（Ｉ型）のアモルファスシリコン膜を堆積し、パター
ニングして半導体領域５とした。（図１（Ａ））

【００１７】次に、基板表面にフォトレジストを塗布
し、基板裏面からの露光によって、ゲイト電極のパター
ンに合わせてマスク６を形成した。（図１（Ｂ））そして、このマスク６を用いて、イオンドーピング法に
よって、半導体領域５に不純物（燐）を注入した。ドー
ピングガスとして、フォスフィン（ＰＨ₃）を用い、加
速電圧を６０〜９０ｋＶ、例えば８０ｋＶとした。ドー
ズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、２×１
０¹⁵ｃｍ^-2とした。この結果、Ｎ型の不純物領域７ａ、
７ｂが形成された。（図１（Ｃ））

【００１８】さらに、イオンドーピング法によって、マ
スク６を用いて、今度はニッケルイオンを注入した。ド
ーズ量は２×１０¹³〜２×１０¹⁴ｃｍ^-2、例えば５×１
０¹³ｃｍ^-2とした。この結果、Ｎ型の不純物領域２６
ａ、２６ｂのニッケルの濃度は、５×１０¹⁸ｃｍ^-3程度
になった。（図１（Ｄ））

【００１９】その後、水素雰囲気（好ましくは水素の分
圧が０．１〜１気圧）中５００℃で４時間アニールする
ことによって、不純物を活性化させた。このとき、先に
ニッケルイオンが注入された不純物領域はニッケルの結
晶化促進触媒作用によって再結晶化が容易に進行した。
こうして不純物領域７ａ、７ｂを活性化した。

【００２０】続いて、厚さ３０００Åの酸化珪素膜８を
層間絶縁物としてプラズマＣＶＤ法によって形成し、こ
れにコンタクトホールを形成して、金属材料、例えば、
窒化チタンとアルミニウムの多層膜によってＴＦＴのソ
ース領域、ドレイン領域の電極・配線９ａ、９ｂを形成
した。以上の工程によって薄膜トランジスタが完成し
た。（図１（Ｅ））得られた薄膜トランジスタの不純物領域、活性領域のニ
ッケルの濃度を２次イオン質量分析（ＳＩＭＳ）法によ
って測定したところ、前者は、１×１０¹⁸〜５×１０¹⁸
ｃｍ^-3、後者は測定限界（１×１０¹⁶ｃｍ^-3）以下であ
った。

【００２１】〔実施例２〕図２に本実施例の作製工程
の断面図を示す。まず、基板（コーニング７０５９）１
１上に厚さ３０００〜８０００Å、例えば５０００Åの
タンタル膜を形成し、これをパターニングしてゲイト電
極１２を形成した。さらに、タンタルの表面を陽極酸化
して、陽極酸化物１３を厚さ１０００〜３０００Å、例
えば２０００Å形成した。さらに、プラズマＣＶＤ法に
よってゲイト絶縁膜として厚さ１０００〜５０００Å、
例えば１５００Åの窒化珪素膜１４を堆積し、引き続き
プラズマＣＶＤ法によって、厚さ２００〜１５００Å、
例えば５００Åの真性（Ｉ型）のアモルファスシリコン
膜を堆積し、パターニングして半導体領域１５とした。
（図２（Ａ））

【００２２】次に、基板表面にフォトレジストを塗布
し、基板裏面からの露光によって、ゲイト電極のパター
ンに合わせてマスク１６を形成した。（図２（Ｂ））そして、このマスク１６を用いて、イオンドーピング法
によって、半導体領域５に不純物（燐）を注入した。ド
ーピングガスとして、フォスフィン（ＰＨ₃）を用い、
加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとした。ド
ーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、２×
１０¹⁵ｃｍ^-2とした。この結果、Ｎ型の不純物領域１７
ａ、１７ｂが形成された。（図２（Ｃ））

【００２３】次に、スパッタリング法によって、平均的
に厚さ５〜２００Å、例えば２０Åの珪化ニッケル膜
（化学式ＮｉＳｉ_x、０．４≦ｘ≦２．５、例えば、ｘ
＝２．０）１８を図に示すように全面に形成した。２０
Å程度の厚さでは膜は連続的なものではなく、どちらか
というと粒子の集合体の様相を呈していたが、本実施例
では問題はない。（図２（Ｄ））

【００２４】その後、水素雰囲気（好ましくは水素の分
圧が０．１〜１気圧）中４５０℃で４時間アニールする
ことによって、不純物を活性化させた。このとき、Ｎ型
不純物領域１７ａおよび１７ｂには、珪化ニッケル膜１
８からニッケル原子が拡散し、ニッケルの結晶化促進触
媒作用によって再結晶化が容易に進行した。こうして不
純物領域１７ａ、１７ｂを活性化した。

【００２５】続いて、厚さ３０００Åの酸化珪素膜１９
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
のソース領域、ドレイン領域の電極・配線２０ａ、２０
ｂを形成した。以上の工程によって薄膜トランジスタが
完成した。（図２（Ｅ））得られた薄膜トランジスタの不純物領域、活性領域のニ
ッケルの濃度を２次イオン質量分析（ＳＩＭＳ）法によ
って測定したところ、前者は、１×１０¹⁹〜３×１０¹⁹
ｃｍ^-3、後者は１×１０¹⁶〜５×１０¹⁶ｃｍ^-3であっ
た。

【００２６】

【発明の効果】本発明は、従来は、Ｎ型シリコン膜の成
膜によって作製されていたソース、ドレイン領域を、イ
オンドーピング法によって行ううえでは欠かすことので
来ない技術である。本発明が、他の競合する技術、例え
ばレーザーアニール技術、に比較して歩留り、信頼性の
点で優れていることは先に示したとおりである。このよ
うに本発明は工業上有益な発明である。

【図面の簡単な説明】

【図１】実施例１の作製工程断面図を示す。

【図２】実施例２の作製工程断面図を示す。

【符号の説明】

１・・・基板２・・・ゲイト電極（タンタル）３・・・陽極酸化物（酸化タンタル）４・・・ゲイト絶縁膜（窒化珪素）５・・・半導体領域（アモルファスシリコン）６・・・マスク７・・・ソース、ドレイン領域８・・・層間絶縁物（酸化珪素）９・・・金属配線・電極（窒化チタン／アルミニウム）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/265 H01L 21/336

Claims

(57)【特許請求の範囲】

【請求項１】ゲイト電極と、前記ゲイト電極上に密接して設けられたゲイト絶縁膜
と、前記ゲイト絶縁膜上に密接して設けられた半導体層と、を有する薄膜トランジスタにおいて、前記半導体層には、シリコンの結晶化を促進するための
金属元素を含み結晶性半導体でなる２つの不純物領域
と、前記２つの不純物領域の間に活性領域とが設けら
れ、前記不純物領域の前記活性領域側の端面は前記ゲイト電
極の１つの端部と整合していることを特徴とする薄膜ト
ランジスタ。
【請求項２】ゲイト電極と、前記ゲイト電極上に密接して設けられたゲイト絶縁膜
と、前記ゲイト絶縁膜上に密接して設けられた半導体層と、を有する薄膜トランジスタにおいて、前記半導体層には、シリコンの結晶化を促進するための
金属元素を含み結晶性半導体でなる２つの不純物領域
と、前記２つの不純物領域の間に活性領域とが設けら
れ、前記活性領域の端面の１つは前記ゲイト電極の１つの端
部と整合していることを特徴とする薄膜トランジスタ。
【請求項３】請求項１又は２において、前記活性領域
はアモルファスシリコンでなることを特徴とする薄膜ト
ランジスタ。
【請求項４】請求項１乃至３のいずれか一において、
前記金属元素は、ニッケル、鉄、コバルト、または白金
であることを特徴とする薄膜トランジスタ。
【請求項５】請求項１乃至４のいずれか一において、
前記活性領域の前記金属元素の濃度は、前記不純物領域
の金属元素の濃度より低いことを特徴とする薄膜トラン
ジスタ。
【請求項６】請求項１乃至５のいずれか一において、
前記不純物領域の前記金属元素の濃度は、前記活性領域
の前記金属元素の濃度の１０倍以上であることを特徴と
する薄膜トランジスタ。
【請求項７】請求項１乃至６のいずれか一において、
前記不純物領域の前記金属元素の濃度は１×１０¹⁷ｃｍ
^-3以上１×１０²⁰ｃｍ^-3以下の範囲であることを特徴と
する薄膜トランジスタ。
【請求項８】請求項１乃至７のいずれか一において、
前記活性領域に含まれている前記金属元素の濃度は１×
１０¹⁸ｃｍ^-3以下であることを特徴とする薄膜トランジ
スタ。
【請求項９】請求項７乃至８のいずれか一において、
前記金属元素の濃度は２次イオン質量分析法によって測
定された値であることを特徴とする薄膜トランジスタ。
【請求項１０】薄膜トランジスタの作製方法におい
て、基板上にゲイト電極を形成し、前記ゲイト電極を覆ってゲイト絶縁膜を形成し、前記ゲイト絶縁膜上に半導体膜を形成し、前記半導体膜に不純物及び結晶化を促進する金属元素を
選択的に添加し、前記半導体膜を加熱して、前記不純物及び金属元素が添
加された領域を結晶化することを有し、前記不純物及び金属元素が添加された領域は、その側面
の１つが前記ゲイト電極の端部の１つと整合するように
形成することを特徴とする薄膜トランジスタの作製方
法。
【請求項１１】請求項１０のいずれか一において、前
記不純物及び前記金属元素が添加された領域の前記金属
元素の濃度は１×１０ ¹⁷ ｃｍ ^-3 以上１×１０ ²⁰ ｃｍ ^-3 以
下の範囲であることを特徴とする薄膜トランジスタの作
製方法。
【請求項１２】薄膜トランジスタの作製方法におい
て、基板上にゲイト電極を形成し、前記ゲイト電極を覆ってゲイト絶縁膜を形成し、前記ゲイト絶縁膜上にアモルファスシリコン膜を形成
し、前記アモルファスシリコン膜上に前記ゲイト電極をマス
クにして自己整合的にマスクを形成し、前記マスクを介して前記半導体膜に不純物を添加し、次
に結晶化を促進する金属元素を添加し、前記アモルファスシリコン膜を加熱して、前記不純物を
活性化し、かつ前記不純物が添加された領域を結晶化す
ることを有することを特徴とする薄膜トランジスタの作
製方法。
【請求項１３】薄膜トランジスタの作製方法におい
て、基板上にゲイト電極を形成し、前記ゲイト電極を覆ってゲイト絶縁膜を形成し、前記ゲイト絶縁膜上にアモルファスシリコン膜を形成
し、前記アモルファスシリコン膜上に前記ゲイト電極をマス
クにして自己整合的にマスクを形成し、前記マスクを介して前記アモルファスシリコン膜に結晶
化を促進する金属元素を添加し、次に不純物を添加し、前記アモルファスシリコン膜を加熱して、前記不純物を
活性化し、かつ前記不純物が添加された領域を結晶化す
ることを有することを特徴とする薄膜トランジスタの作
製方法。
【請求項１４】薄膜トランジスタの作製方法におい
て、基板上にゲイト電極を形成し、前記ゲイト電極を覆ってゲイト絶縁膜を形成し、前記ゲイト絶縁膜上にアモルファスシリコン膜を形成
し、前記アモルファスシリコン膜上に前記ゲイト電極をマス
クにして自己整合的にマスクを形成し、前記マスクがある状態で前記アモルファスシリコン膜に
不純物を添加した後、前記マスクがある状態で前記アモ
ルファスシリコン膜上にシリコンの結晶化を促進する金
属元素を含有する膜を成膜し、前記アモルファスシリコン膜を加熱して、前記不純物を
活性化し、かつ前記不純物が添加された領域を結晶化す
ることを有することを特徴とする薄膜トランジスタの作
製方法。
【請求項１５】薄膜トランジスタの作製方法におい
て、基板上にゲイト電極を形成し、前記ゲイト電極を覆ってゲイト絶縁膜を形成し、前記ゲイト絶縁膜上にアモルファスシリコン膜を形成
し、前記アモルファスシリコン膜上に前記ゲイト電極をマス
クにして自己整合的にマスクを形成し、前記マスクがある状態で前記アモルファスシリコン膜上
にシリコンの結晶化を促進する金属元素を有する膜を成
膜した後、前記マスクを介して前記アモルファスシリコ
ン膜に不純物を添加し、前記アモルファスシリコン膜を加熱して、前記不純物が
添加された領域を結晶化し、かつ前記不純物を活性化す
ることを有することを特徴とする薄膜トランジスタの作
製方法。
【請求項１６】請求項１４又は１５において、前記金
属元素を有する膜は、前記金属元素の化合物でなる膜で
あることを特徴とする薄膜トランジスタの作製方法。
【請求項１７】請求項１２乃至１６のいずれか一にお
いて、前記マスクはレジストでなることを特徴とする薄
膜トランジスタの作製方法。
【請求項１８】請求項１２乃至１７のいずれか一にお
いて、前記不純物が添加された領域の前記金属元素の濃
度は１×１０ ¹⁷ ｃｍ ^-3 以上１×１０ ²⁰ ｃｍ ^-3 以下の範囲
であることを特徴とする薄膜トランジスタの作製方法。
【請求項１９】請求項１０乃至１８のいずれか一にお
いて、前記金属元素は、ニッケル、鉄、コバルト、また
は白金であることを特徴とする薄膜トランジスタの作製
方法。