JP3433966B2 - 半導体回路の作製方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）、薄膜ダイオード等の薄膜状の半導体素子を複数
個有する半導体回路およびその作製方法に関するもので
ある。特に本発明は、結晶性の半導体材料を用いる薄膜
トランジスタ素子と、アモルファス状態の半導体材料を
用いる薄膜ダイオード素子を組み合わせた半導体回路
（例えば、集積化イメージセンサー回路）およびその作
製方法に関する。本発明によって作製される半導体回路
は、ガラス等の絶縁基板上、単結晶シリコン等の半導体
基板上、いずれにも形成される。

【０００２】

【従来の技術】薄膜トランジスタ、薄膜ダイオード等の
薄膜半導体素子は、使用されるシリコンの種類によっ
て、アモルファス系素子と結晶系素子に分かれていた。
アモルファスシリコンは電界効果移動度や導電率等の物
性で結晶性シリコンに劣るので、高い動作特性を得るに
は結晶系の半導体素子が求められていた。一方、アモル
ファス半導体は、一般に光導電率の変化が大きいので光
センサー等に使用できることが知られていた。そして、
最近では、アモルファスシリコンダイオードを用いた光
センサーを、高速動作が可能な結晶系シリコンを用いた
薄膜トランジスタによって駆動する回路（例えば、集積
化イメージセンサー回路）が提唱されている。

【０００３】

【発明が解決しようする課題】従来のアモルファスシリ
コンダイオードと結晶シリコンＴＦＴを組み合わせた回
路の作製手順の例を図４に示す。ガラス基板６０上に下
地絶縁膜６１を形成し、その上にアモルファスシリコン
膜を形成して、これを６００℃以上の温度で長時間アニ
ールすることにより結晶化させ、パターニングして島状
シリコン領域６２を得る。そして、ゲイト絶縁膜６３を
形成し、さらに、ゲイト電極６４Ｎ、６４Ｐを形成す
る。（図４（Ａ））

【０００４】そして、公知のＣＭＯＳ作製技術を使用し
てＮ型不純物領域６５ＮとＰ型不純物領域６５Ｐを形成
する。この不純物導入工程においてはゲイト電極に対し
て自己整合的に不純物が導入される。不純物注入後は、
レーザーアニール、熱アニール等の手段で不純物の活性
化がおこなわれる。（図４（Ｂ））

【０００５】次に、第１の層間絶縁物６６を形成して、
これにコンタクトホールを形成し、ＴＦＴのソース、ド
レインに電極・配線６７ａ、６７ｂ、６７ｃおよびアモ
ルファスシリコンダイオードの電極６７ｄが形成され
る。（図４（Ｃ）） 次に、Ｐ型、Ｉ型（真性）、Ｎ型のアモルファスシリコ
ン膜６８Ｐ、６８Ｉ、６８Ｎを順次積層して、これをパ
ターニングし、ダイオードの接合部を形成する。（図４
（Ｄ））

【０００６】最後に、第２の層間絶縁物６９を形成し、
これにコンタクトホールを形成して、アモルファスシリ
コンダイオードの電極７０を形成して、回路が完成す
る。（図４（Ｅ））

【０００７】このような手順を要する従来の方法では、
長時間の成膜が要求される（厚い）Ｉ層シリコン膜およ
び層間絶縁物がそれぞれ２層も必要であるので、スルー
プットが低下するという問題点を抱えていた。しかも、
これらの成膜において使用されるプラズマＣＶＤ法、減
圧ＣＶＤ法では、メンテナンスのための装置のデッドタ
イムが大きく、これらの工程が余分に存在することは一
層のスループット低下をもたらす。

【０００８】また、結晶シリコンＴＦＴに用いるシリコ
ン膜の結晶化をおこなうにも６００℃以上の温度が必要
であり、かつ、その結晶化に２４時間以上の長い時間が
必要であったので、実際に量産する場合には、結晶化装
置の設備がいくつも必要とされ、巨額の設備投資がコス
トに跳ね返ってくるという問題を抱えていた。本発明
は、結晶シリコンＴＦＴに用いるシリコン膜とアモルフ
ァスシリコンダイオードに用いるシリコン膜とを同時に
形成し、かつ、層間絶縁物も１層のみとすることによっ
て、上記の問題点を克服し、また、６００℃以下の温度
で、かつ、実質的に問題にならない程度の短時間でシリ
コン膜の結晶化をおこなう技術を提供する。

【０００９】

【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの元素を有する膜、粒子、クラスター等を
アモルファスシリコン膜の下、もしくは上に密着して形
成し、あるいはイオン注入法等の方法によってアモルフ
ァスシリコン膜中にこれらの元素を導入し、その後、こ
れを適当な温度、典型的には５８０℃以下の温度で熱ア
ニールすることによって結晶化させることができる。

【００１０】さらに化学的気相成長法（ＣＶＤ法）によ
ってアモルファスシリコン膜を形成する際には原料ガス
中に、また、スパッタリング等の物理的気相法でアモル
ファスシリコン膜を形成する際には、ターゲットや蒸着
源等の成膜材料中に、これらの触媒材料を添加しておい
てもよい。当然のことであるが、アニール温度が高いほ
ど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、これらのうちの少なくとも１つの元素の濃
度が１×１０¹⁷ｃｍ^-3以上存在することが望ましいこと
がわかった。

【００１１】なお、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１×１０²⁰ｃｍ^-3を越え
ないことが望まれる。

【００１２】さらに、注目すべき事柄は、このような触
媒材料の存在しない領域では、全く結晶化を進行させる
ことなく、アモルファス状態を維持できることである。
例えば、通常、このような触媒材料を有しないアモルフ
ァスシリコンの結晶化は６００℃以上の温度で開始され
るが、５８０℃以下では全く進行しない。ただし、３０
０℃以上の雰囲気ではアモルファスシリコン中のダング
リングボンドを中和するのに必要な水素が離脱するの
で、良好な光感度を得るにはアニールは水素雰囲気でお
こなわれることが望まれる。

【００１３】本発明では、上記の触媒材料による結晶化
の特徴を生かして、１層のアモルファスシリコン膜を形
成して、一部を選択的に結晶化させて、結晶シリコンＴ
ＦＴに用い、アモルファス状態の部分をアモルファスシ
リコンダイオードとして用いることを特徴とする。この
結果、例えば、従来であればＴＦＴのソース、ドレイン
電極と同じ層内に存在していたアモルファスシリコンダ
イオードの下方電極（図４中の６７ｄに対応）を、ＴＦ
Ｔのゲイト電極よりも下層の配線で形成することが可能
となるので、層間絶縁物も１層のみでよい。以下に実施
例を用いて、より詳細に本発明を説明する。

【００１４】

【実施例】〔実施例１〕 図１に本実施例の作製工程の
断面図を示す。まず、基板（コーニング７０５９）１０
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜１１を形成した。さらに、タンタル、モリブ
テン、チタン、タングステン等の比較的耐熱性に優れた
金属によって、アモルファスシリコンダイオードの電極
１２を形成した。そして、厚さ１００〜５００Å、例え
ば２００Åの燐をドープされたＮ型のアモルファスシリ
コン膜１３ＮをプラズマＣＶＤ法によって成膜し、これ
をパターニングした。続いて、プラズマＣＶＤ法によっ
て、厚さ５００〜１５００Å、例えば１５００Åの真性
（Ｉ型）のアモルファスシリコン膜１３Ｉを堆積した。
連続して、スパッタリング法によって、厚さ５〜２００
Å、例えば２０Åの珪化ニッケル膜（化学式ＮｉＳ
ｉ_x 、０．４≦ｘ≦２．５、例えば、ｘ＝２．０）１４
を図に示すように選択的に形成した。（図１（Ａ））

【００１５】そして、これを水素還元雰囲気下（好まし
くは、水素の分圧が０．１〜１気圧）、５００℃で４時
間アニールして結晶化させた。この結果、珪化ニッケル
膜１４の下方のアモルファスシリコン膜は結晶化して結
晶シリコン膜１３ａとなった。一方、珪化ニッケル膜の
存在しなかった領域のシリコン膜はアモルファス状態の
まま（１３ｂ）であった。その後、リフトオフ法によっ
て、選択的に厚さ１００〜５００Å、例えば２００Åの
ホウ素のドープされたＰ型アモルファスシリコン膜１３
Ｐを形成した。（図１（Ｂ））

【００１６】次に得られたシリコン膜をフォトリソグラ
フィー法によってパターニングし、島状シリコン領域を
形成した。さらに、スパッタリング法によって厚さ１０
００Åの酸化珪素膜１5 をゲイト絶縁膜として堆積し
た。スパッタリングには、ターゲットとして酸化珪素を
用い、スパッタリング時の基板温度は２００〜４００
℃、例えば３５０℃、スパッタリング雰囲気は酸素とア
ルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１
以下とした。引き続いて、減圧ＣＶＤ法によって、厚さ
６０００〜８０００Å、例えば６０００Åのシリコン膜
（０．１〜２％の燐を含む）を堆積した。なお、この酸
化珪素とシリコン膜の成膜工程は連続的におこなうこと
が望ましい。そして、シリコン膜をパターニングして、
ゲイト電極１６Ｎ、１６Ｐを形成した。（図１（Ｃ））

【００１７】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐およ
びホウ素）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ₃ ）およびジボラン（Ｂ₂ Ｈ₆ ）を用い、
前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０
ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶ
とした。ドース量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例
えば、燐を２×１０¹⁵ｃｍ^-2、ホウ素を５×１０¹⁵とし
た。この結果、Ｎ型の不純物領域１７Ｎ、Ｐ型の不純物
領域１７Ｐが形成された。なお、この不純物導入の際に
は、アモルファスシリコンダイオードには不純物が注入
されないようにマスクすることが必要である。（図１
（Ｄ））

【００１８】その後、水素還元雰囲気中、５００℃で４
時間アニールすることによって、不純物を活性化させ
た。このとき、先に結晶化された領域１４ａ（１７Ｎお
よび１７Ｐを含む）にはニッケルが拡散しているので、
このアニールによって再結晶化が容易に進行し、不純物
領域１７Ｎ、１７Ｐが活性化した。一方、アモルファス
シリコンダイオードの領域のシリコン中にはニッケルが
存在しないので結晶化しなかった。続いて、厚さ６００
０Åの酸化珪素膜１８を層間絶縁物としてプラズマＣＶ
Ｄ法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってＴＦＴの電極・配線１９ａ、１９ｂ、１９
ｃ、ダイオードの電極・配線１９ｄ、１９ｅを形成し
た。最後に、１気圧の水素雰囲気で３５０℃、３０分の
アニールをおこなった。以上の工程によって半導体回路
が完成した。（図１（Ｅ））

【００１９】本工程では、図から明らかなようにシリコ
ン膜（ただし、Ｎ型シリコン層、Ｐ型シリコン層を除
く）、層間絶縁物を共に１層とすることができた。その
結果、成膜プロセスは大きく削減された。また、ＴＦＴ
の活性領域およびダイオードのＩ層のニッケルの濃度を
２次イオン質量分析（ＳＩＭＳ）法によって測定したと
ころ、前者は１×１０¹⁸〜５×１０¹⁸ｃｍ^-3、後者は測
定限界（１×１０¹⁶ｃｍ^-3）以下であった。

【００２０】〔実施例２〕 図２に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）２０上に
スパッタリングによって厚さ２０００Åの酸化珪素の下
地膜２１を形成した。さらに、厚さ５００〜２０００
Å、例えば１０００Åのクロム被膜および厚さ１００〜
５００ÅのＮ型のアモルファスシリコン被膜を堆積し、
これをパターニングして、ダイオードの電極２２および
Ｎ層２３Ｎを形成した。さらに、プラズマＣＶＤ法によ
って、厚さ５００〜１５００Å、例えば１５００Åのア
モルファスシリコン膜２４を堆積した。そして、アモル
ファスシリコン膜２４をフォトレジスト２５でマスクし
て、イオン注入法によって選択的にニッケルイオンを注
入し、ニッケルが１×１０¹⁸〜２×１０¹⁹ｃｍ^-3、例え
ば、５×１０¹⁸ｃｍ^-3だけ含まれるような領域２６を作
製した。

【００２１】この領域２６の深さは２００〜１５００Å
とし、加速エネルギーはそれに合わせて最適なものを選
択した。また、ＴＦＴにおいてチャネル形成領域となる
べき領域にはニッケルが注入されないようにした。ただ
し、チャネル長は２０μｍ以下、好ましくは１０μｍ以
下とした。それ以上のチャネル長ではチャネル形成領域
全体を結晶化させることができなかった。（図２
（Ａ））

【００２２】そして、これを０．１〜１気圧の水素雰囲
気下、５５０℃で８時間アニールして結晶化させた。こ
の結晶化工程によって、ニッケルの注入された領域はも
ちろん、その領域に挟まれた領域やその周囲（図２
（Ｂ）において２４ａで示す）も結晶化した。５５０
℃、８時間のアニールでは横方向に約１０μｍの結晶化
が進行した。一方、ニッケルが注入されなかった領域２
４ｂはアモルファス状態のままであった。結晶化工程
後、リフトオフ法によって、１００〜５００Å、例えば
２００ÅのＰ型のアモルファスシリコン膜２３Ｐおよび
その上に密着して、厚さ５００〜１０００Å、例えば８
００Åのインジウム錫酸化膜（ＩＴＯ）２７を形成し
た。（図２（Ｂ））

【００２３】その後、このシリコン膜２４をパターニン
グして、島状シリコン領域２８を形成した。さらに、テ
トラ・エトキシ・シラン（Ｓｉ（ＯＣ₂ Ｈ₅ ）₄ 、ＴＥ
ＯＳ）と酸素を原料として、プラズマＣＶＤ法によって
ゲイト絶縁膜として、厚さ１０００Åの酸化珪素２９を
形成した。原料には、上記ガスに加えて、トリクロロエ
チレン（Ｃ₂ ＨＣｌ₃ ）を用いた。成膜前にチャンバー
に酸素を４００ＳＣＣＭ流し、基板温度３００℃、全圧
５Ｐａ、ＲＦパワー１５０Ｗでプラズマを発生させ、こ
の状態を１０分保った。その後、チャンバーに酸素３０
０ＳＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチ
レンを２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこ
なった。基板温度、ＲＦパワー、全圧は、それぞれ３０
０℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバ
ーに１００Ｔｏｒｒの水素を導入し、３５０℃で３５分
の水素アニールをおこなった。

【００２４】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（２％のシリコンを含む）を堆積した。なお、
この酸化珪素２９とアルミニウム膜の成膜工程は連続的
におこなうことが望ましい。そして、アルミニウム膜を
パターニングして、ＴＦＴのゲイト電極３０Ｎ、３０Ｐ
を形成した。さらに、このアルミニウム配線の表面を陽
極酸化して、表面に酸化物層３１Ｎ、３１Ｐを形成し
た。陽極酸化は、酒石酸の１〜５％エチレングリコール
溶液中でおこなった。得られた酸化物層の厚さは２００
０Åであった。（図２（Ｃ））

【００２５】次に、プラズマドーピング法によって、シ
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ₃ ）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドース量は１×
１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、２×１０¹⁵ｃｍ^-2
とした。このようにしてＮ型の不純物領域３３Ｎを形成
した。さらに、今度は左側のＴＦＴ（Ｎチャネル型ＴＦ
Ｔ）のみをフォトレジストでマスクして、再び、プラズ
マドーピング法で右側のＴＦＴ（ＰチャネルＴＦＴ）の
シリコン領域に不純物（ホウ素）を注入した。ドーピン
グガスとして、ジボラン（Ｂ₂ Ｈ₆ ）を用い、加速電圧
を５０〜８０ｋＶ、例えば６５ｋＶとした。ドース量は
１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、先に注入され
た燐より多い５×１０¹⁵ｃｍ^-2とした。このようにして
Ｐ型の不純物領域３３Ｐを形成した。実施例１と同様、
この不純物ドーピングの際に、ダイオード領域に不純物
が注入されることは好ましくないので、マスクしておく
ことが必要である。

【００２６】その後、レーザーアニール法によって不純
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いたが、その他のレーザー、例えば、ＸｅＦエ
キシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシ
マーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレ
ーザー（波長１９３ｎｍ）等を用いてもよい。レーザー
のエネルギー密度は、２００〜４００ｍＪ／ｃｍ² 、例
えば２５０ｍＪ／ｃｍ² とし、１か所につき２〜１０シ
ョット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃程度に加熱してもよい。基
板を加熱した場合には最適なレーザーエネルギー密度が
変わることに注意しなければならない。なお、レーザー
照射時にはダイオード領域がレーザーによって結晶化す
るのを防止するためにフォトレジストのマスク３２によ
ってダイオード領域をマスクした。この結果、不純物領
域３３Ｎ、３３Ｐが活性化された。（図２（Ｄ））

【００２７】続いて、層間絶縁物として厚さ２０００Å
の酸化珪素膜３４をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってＴＦＴのソース、ドレイン電極・配線３５
ａ、３５ｂ、３５ｃおよびダイオードの電極・配線３５
ｄを形成した。以上の工程によって半導体回路が完成し
た。（図２（Ｅ））

【００２８】作製されたＴＦＴの特性は従来の６００℃
のアニールによって結晶化する工程によって作製された
ものとは何ら劣るところはなかった。例えば、本実施例
によって作成したシフトレジスタは、ドレイン電圧１５
Ｖで１１ＭＨｚ、１７Ｖで１６ＭＨｚの動作を確認でき
た。また、信頼性の試験においても従来のものとの差を
見出せなかった。

【００２９】〔実施例３〕 図３に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）４０上に
スパッタリング法によって厚さ２０００Åの酸化珪素の
下地膜４１を形成した。さらに、厚さ５００〜２０００
Å、例えば１０００Åのクロム被膜および厚さ１００〜
５００ÅのＮ型のアモルファスシリコン被膜によってダ
イオードの電極４２およびＮ層４３Ｎを形成した。さら
に、プラズマＣＶＤ法によって、厚さ５００〜１５００
Å、例えば１５００Åの実質的に真性なアモルファスシ
リコン膜４４を堆積した。そして、アモルファスシリコ
ン膜４４をフォトレジスト４５でマスクして、イオン注
入法によって選択的にニッケルイオンを注入し、ニッケ
ルが１×１０¹⁸〜２×１０¹⁹ｃｍ^-3、例えば、５×１０
¹⁸ｃｍ^-3だけ含まれるような領域４６を作製した。（図
３（Ａ））

【００３０】そして、これを０．１〜１気圧の水素雰囲
気下、５５０℃で８時間アニールして結晶化させた。こ
の結晶化工程によって、ニッケルの注入された領域はも
ちろん、その領域に挟まれた領域やその周囲も結晶化し
た（図３（Ｂ）において４４ａで示す）。一方、ニッケ
ルが注入されなかった領域４４ｂはアモルファス状態の
ままであった。結晶化工程後、リフトオフ法によって、
１００〜５００Å、例えば２００ÅのＰ型のアモルファ
スシリコン膜４３Ｐおよびその上に密着して、厚さ５０
０〜１０００Å、例えば８００Åのインジウム錫酸化膜
（ＩＴＯ）４７を形成した。（図３（Ｂ））

【００３１】その後、このシリコン膜をパターニングし
て、島状結晶シリコン領域４８ａおよびアモルファスシ
リコン領域４８ｂを形成した。さらに、ＴＥＯＳと酸素
を原料として、プラズマＣＶＤ法によってゲイト絶縁膜
として、厚さ１０００Åの酸化珪素４９を形成した。

【００３２】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（２％のシリコンを含む）を堆積した。そし
て、アルミニウム膜をパターニングして、ＴＦＴのゲイ
ト電極５０Ｎ、５０Ｐを形成した。さらに、このアルミ
ニウム配線の表面を陽極酸化して、表面に酸化物層５１
Ｎ、５１Ｐを形成した。得られた酸化物層の厚さは２０
００Åであった。（図３（Ｃ））

【００３３】次に、実施例２に示したようにプラズマド
ーピング法によって、シリコン領域に不純物（燐および
ホウ素）を注入し、Ｎ型の不純物領域３３ＮとＰ型の不
純物領域３３Ｐを形成した。実施例１と同様、この不純
物ドーピングの際に、ダイオード領域に不純物が注入さ
れることは好ましくないので、マスクしておくことが必
要である。

【００３４】その後、レーザーアニール法によって不純
物の活性化をおこなった。実施例２とは異なり裏面から
レーザー光を照射した。基板を透過する必要から、レー
ザーとしてはＸｅＦエキシマーレーザー（波長３５３ｎ
ｍ、パルス幅４０ｎｓｅｃ）を用いたが、基板材料に応
じて、その他のレーザー、例えば、ＫｒＦエキシマーレ
ーザー（波長２４８ｎｍ）、ＸｅＣｌエキシマーレーザ
ー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー（波
長１９３ｎｍ）等を用いてもよい。レーザーのエネルギ
ー密度は、２００〜４００ｍＪ／ｃｍ² 、例えば２５０
ｍＪ／ｃｍ² とし、１か所につき２〜１０ショット、例
えば２ショット照射した。本実施例のように裏面からレ
ーザーを照射する場合には、電極４２によってレーザー
光が遮られるのでダイオード領域はレーザーによって結
晶化しない。（図３（Ｄ））

【００３５】続いて、層間絶縁物として厚さ２０００Å
の酸化珪素膜５４をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってＴＦＴのソース、ドレイン電極・配線５５
ａ、５５ｂ、５５ｃおよびダイオードの電極・配線５５
ｄを形成した。最後に０．１〜１気圧の水素雰囲気、３
５０℃で３０分の水素化をおこなった。以上の工程によ
って半導体回路が完成した。（図３（Ｅ））

【００３６】

【発明の効果】本発明によって、結晶性シリコンＴＦＴ
とアモルファスシリコンダイオードを有する半導体回路
を作製するプロセスを削減し、量産性を高めることがで
きた。また、本発明は、例えば、５００℃というような
低温、かつ、４時間という短時間でシリコンの結晶化を
おこなうことによっても、スループットを向上させるこ
とができる。加えて、従来、６００℃以上のプロセスを
採用した場合にはガラス基板の縮みやソリが歩留り低下
の原因として問題となっていたが、本発明を利用するこ
とによってそのような問題点は一気に解消してしまう。

【００３７】このことは、大面積の基板を一度に処理で
きることを意味するものである。すなわち、大面積基板
を処理することによって、１枚の基板から多くの集積回
路等を切りだすことによって単価を大幅に低下させるこ
とができる。このように本発明は工業上有益な発明であ
る。

【図面の簡単な説明】

【図１】 実施例１の作製工程断面図を示す。

【図２】 実施例２の作製工程断面図を示す。

【図３】 実施例３の作製工程断面図を示す。

【図４】 従来の作製工程例（断面図）を示す。

【符号の説明】

１０・・・基板 １１・・・下地絶縁膜（酸化珪素） １２・・・アモルファスシリコンダイオードの電極 １３・・・アモルファスシリコン膜 １４・・・珪化ニッケル膜 １５・・・ゲイト絶縁膜（酸化珪素） １６・・・ゲイト電極（燐ドープされたシリコン） １７・・・ソース、ドレイン領域 １８・・・層間絶縁物 １９・・・金属配線・電極（窒化チタン／アルミニウ
ム）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−48065（ＪＰ，Ａ) 特開 平１−217966（ＪＰ，Ａ) 特開 平５−63172（ＪＰ，Ａ) 特開 平６−275807（ＪＰ，Ａ) 特開 平６−275805（ＪＰ，Ａ) 特開 昭63−142807（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/12 H01L 21/20 H01L 27/146 H01L 21/336 H01L 21/8234 H01L 27/06 H01L 29/786

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】基板上にアモルファス状態のシリコン膜を
   形成する第１の工程と、 前記シリコン膜に選択的にニッケル、鉄、コバルト、白
   金の少なくとも１つを導入する第２の工程と、 前記シリコン膜を５８０℃以下の温度でアニールするこ
   とによって、前記ニッケル、鉄、コバルト、白金の少な
   くとも１つが導入された第１の領域のシリコン膜を選択
   的に結晶化させる第３の工程と、 前記第３の工程において結晶化しなかった第２の領域の
   シリコン膜上に選択的にＰ型もしくはＮ型のシリコン膜
   を形成する第４の工程と、 前記第１の領域のシリコン膜及び前記第２の領域のシリ
   コン膜上に絶縁被膜と、前記絶縁被膜上に導電性材料に
   よって配線とを形成する第５の工程とを有することを特
   徴とする半導体回路の作製方法。
2. 【請求項２】基板上にアモルファス状態のシリコン膜と
   前記シリコン膜に密着して選択的にニッケル、鉄、コバ
   ルト、白金の少なくとも１つを有する材料とを形成する
   第１の工程と、 前記シリコン膜を５８０℃以下の温度でアニールするこ
   とによって、前記ニッケル、鉄、コバルト、白金の少な
   くとも１つを有する材料が密着した第１の領域のシリコ
   ン膜を中心として選択的に結晶化させる第２の工程と、 前記第２の工程において結晶化しなかった第２の領域の
   シリコン膜上に選択的にＰ型もしくはＮ型のシリコン膜
   を形成する第３の工程と、 前記第１の領域のシリコン膜及び前記第２の領域のシリ
   コン膜上に絶縁被膜と、前記絶縁被膜上に導電性材料に
   よって配線とを形成する第４の工程とを有することを特
   徴とする半導体回路の作製方法。
3. 【請求項３】請求項１又は２において、 前記基板は、ガラス又は単結晶シリコンであることを特
   徴とする半導体回路の作製方法。
4. 【請求項４】請求項１又は２において、 前記基板は、絶縁基板であることを特徴とする半導体回
   路の作製方法。
5. 【請求項５】請求項１又は２において、 前記基板は、半導体基板であることを特徴とする半導体
   回路の作製方法。
6. 【請求項６】請求項１又は２において、 前記絶縁被膜は、ＴＥＯＳを用いて形成されたことを特
   徴とする半導体回路の作製方法。