JP3431681B2 - 半導体回路の作製方法 - Google Patents
半導体回路の作製方法Info
- Publication number
- JP3431681B2 JP3431681B2 JP06798194A JP6798194A JP3431681B2 JP 3431681 B2 JP3431681 B2 JP 3431681B2 JP 06798194 A JP06798194 A JP 06798194A JP 6798194 A JP6798194 A JP 6798194A JP 3431681 B2 JP3431681 B2 JP 3431681B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- amorphous silicon
- crystallized
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）を複数個有する半導体回路およびその作製方法に
関するものである。本発明によって作製される薄膜トラ
ンジスタは、ガラス等の絶縁基板上、単結晶シリコン等
の半導体基板上、いずれにも形成される。特に本発明
は、モノリシック型アクティブマトリクス回路（液晶デ
ィスプレー等に使用される）のように、低速動作のマト
リクス回路と、それを駆動する高速動作の周辺回路を有
する半導体回路に関して効果的である。
ＦＴ）を複数個有する半導体回路およびその作製方法に
関するものである。本発明によって作製される薄膜トラ
ンジスタは、ガラス等の絶縁基板上、単結晶シリコン等
の半導体基板上、いずれにも形成される。特に本発明
は、モノリシック型アクティブマトリクス回路（液晶デ
ィスプレー等に使用される）のように、低速動作のマト
リクス回路と、それを駆動する高速動作の周辺回路を有
する半導体回路に関して効果的である。
【０００２】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。
【０００３】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。そこで、最近では、より高性能な
回路を作製するため結晶性シリコンＴＦＴの研究・開発
が進められている。
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。そこで、最近では、より高性能な
回路を作製するため結晶性シリコンＴＦＴの研究・開発
が進められている。
【０００４】結晶半導体は、アモルファス半導体よりも
電界移動度が大きく、したがって、高速動作が可能であ
る。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでな
く、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯＳ回
路を形成することが可能で、例えば、アクティブマトリ
クス方式の液晶表示装置においては、アクティブマトリ
クス部分のみならず、周辺回路（ドライバー等）をもＣ
ＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリシッ
ク構造を有するものが知られている。
電界移動度が大きく、したがって、高速動作が可能であ
る。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでな
く、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯＳ回
路を形成することが可能で、例えば、アクティブマトリ
クス方式の液晶表示装置においては、アクティブマトリ
クス部分のみならず、周辺回路（ドライバー等）をもＣ
ＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリシッ
ク構造を有するものが知られている。
【０００５】図３には、液晶ディスプレーに用いられる
モノリシックアクティブマトリクス回路のブロック図を
示す。基板７上には周辺ドライバー回路として、列デコ
ーダー１、行デコーダー２が設けられ、また、マトリク
ス領域３にはトランジスタとキャパシタからなる画素回
路４が形成され、マトリクス領域と周辺回路とは、配線
５、６によって接続される。周辺回路に用いるＴＦＴは
高速動作が、また、画素回路に用いるＴＦＴは低リーク
電流が要求される。それらの特性は物理的に矛盾するも
のであるが、同一基板上に同時に形成することが求めら
れていた。
モノリシックアクティブマトリクス回路のブロック図を
示す。基板７上には周辺ドライバー回路として、列デコ
ーダー１、行デコーダー２が設けられ、また、マトリク
ス領域３にはトランジスタとキャパシタからなる画素回
路４が形成され、マトリクス領域と周辺回路とは、配線
５、６によって接続される。周辺回路に用いるＴＦＴは
高速動作が、また、画素回路に用いるＴＦＴは低リーク
電流が要求される。それらの特性は物理的に矛盾するも
のであるが、同一基板上に同時に形成することが求めら
れていた。
【０００６】しかしながら、同一プロセスで作製したＴ
ＦＴは全て同じ様な特性を示す。例えば、結晶シリコン
を得るにはレーザーによる結晶化（レーザーアニール）
という手段を使用することができるが、レーザー結晶化
によって結晶化したシリコンでは、マトリクス領域のＴ
ＦＴも周辺駆動回路領域のＴＦＴも同じ様な特性であ
る。そこで、マトリクス領域は熱結晶化を採用し、周辺
駆動回路領域はレーザーによる結晶化を採用するという
方法が考えられるが、熱結晶化には、６００℃で２４時
間以上も長時間のアニールをするか、１０００℃以上の
高温でのアニールが必要であった。前者では、スループ
ットが低下し、後者では基板が石英に限定されてしま
う。
ＦＴは全て同じ様な特性を示す。例えば、結晶シリコン
を得るにはレーザーによる結晶化（レーザーアニール）
という手段を使用することができるが、レーザー結晶化
によって結晶化したシリコンでは、マトリクス領域のＴ
ＦＴも周辺駆動回路領域のＴＦＴも同じ様な特性であ
る。そこで、マトリクス領域は熱結晶化を採用し、周辺
駆動回路領域はレーザーによる結晶化を採用するという
方法が考えられるが、熱結晶化には、６００℃で２４時
間以上も長時間のアニールをするか、１０００℃以上の
高温でのアニールが必要であった。前者では、スループ
ットが低下し、後者では基板が石英に限定されてしま
う。
【０００７】
【発明が解決しようとする課題】本発明はこのような困
難な課題に対して解答を与えんとするものであるが、そ
のためにプロセスが複雑化し、歩留り低下やコスト上昇
を招くことは望ましくない。本発明の主旨とするところ
は、高移動度が要求されるＴＦＴと低リーク電流が要求
されるＴＦＴという２種類のＴＦＴを最小限のプロセス
の変更によって、量産性を維持しつつ、容易に作り分け
ることにある。
難な課題に対して解答を与えんとするものであるが、そ
のためにプロセスが複雑化し、歩留り低下やコスト上昇
を招くことは望ましくない。本発明の主旨とするところ
は、高移動度が要求されるＴＦＴと低リーク電流が要求
されるＴＦＴという２種類のＴＦＴを最小限のプロセス
の変更によって、量産性を維持しつつ、容易に作り分け
ることにある。
【０００８】
【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には５８０℃以下の温
度で熱アニールすることによって結晶化させることがで
きる。
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には５８０℃以下の温
度で熱アニールすることによって結晶化させることがで
きる。
【０００９】さらに化学的気相成長法（ＣＶＤ法）によ
ってアモルファスシリコン膜を形成する際には原料ガス
中に、また、スパッタリング等の物理的気相法でアモル
ファスシリコン膜を形成する際には、ターゲットや蒸着
源等の成膜材料中に、これらの触媒材料を添加しておい
てもよい。当然のことであるが、アニール温度が高いほ
ど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１×１０17ｃｍ-3以上、
好ましくは５×１０18ｃｍ-3以上存在することが必要で
あることがわかった。
ってアモルファスシリコン膜を形成する際には原料ガス
中に、また、スパッタリング等の物理的気相法でアモル
ファスシリコン膜を形成する際には、ターゲットや蒸着
源等の成膜材料中に、これらの触媒材料を添加しておい
てもよい。当然のことであるが、アニール温度が高いほ
ど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１×１０17ｃｍ-3以上、
好ましくは５×１０18ｃｍ-3以上存在することが必要で
あることがわかった。
【００１０】なお、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１×１０20ｃｍ-3を越え
ないことが望まれる。
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１×１０20ｃｍ-3を越え
ないことが望まれる。
【００１１】さらに、注目すべき事柄は、このような触
媒材料の存在しない領域では全く結晶化を進行させるこ
となく、アモルファス状態を維持できることである。例
えば、通常、このような触媒材料を有しない、典型的に
はその濃度が１×１０17ｃｍ-3以下、好ましくは１×１
０16ｃｍ-3以下のアモルファスシリコンの結晶化は６０
０℃以上の温度で開始されるが、５８０℃以下では全く
進行しない。ただし、３００℃以上の雰囲気ではアモル
ファスシリコン中のダングリングボンドを中和するのに
必要な水素は離脱する。
媒材料の存在しない領域では全く結晶化を進行させるこ
となく、アモルファス状態を維持できることである。例
えば、通常、このような触媒材料を有しない、典型的に
はその濃度が１×１０17ｃｍ-3以下、好ましくは１×１
０16ｃｍ-3以下のアモルファスシリコンの結晶化は６０
０℃以上の温度で開始されるが、５８０℃以下では全く
進行しない。ただし、３００℃以上の雰囲気ではアモル
ファスシリコン中のダングリングボンドを中和するのに
必要な水素は離脱する。
【００１２】本発明では、上記の触媒材料による結晶化
の特徴を生かして、アモルファスシリコン膜を形成し
て、一部を選択的に結晶化させて、アクティブマトリク
ス回路の画素回路に用いられるような低リーク電流が必
要とされるＴＦＴに用い、他のアモルファス状態の部分
を新たにレーザーによって結晶化させて、これを周辺駆
動回路に用いられるような高速応答の可能なＴＦＴとし
て用いることを特徴とする。この結果、低リーク電流と
高速動作という矛盾するトランジスタを有する回路を同
一基板上に同時に形成することができる。
の特徴を生かして、アモルファスシリコン膜を形成し
て、一部を選択的に結晶化させて、アクティブマトリク
ス回路の画素回路に用いられるような低リーク電流が必
要とされるＴＦＴに用い、他のアモルファス状態の部分
を新たにレーザーによって結晶化させて、これを周辺駆
動回路に用いられるような高速応答の可能なＴＦＴとし
て用いることを特徴とする。この結果、低リーク電流と
高速動作という矛盾するトランジスタを有する回路を同
一基板上に同時に形成することができる。
【００１３】本発明で肝要なことは、レーザー結晶化さ
れるべき領域には、触媒元素が混入してはならないとい
うことである。すなわち触媒元素が混入したアモルファ
スシリコンは結晶化するが、一度結晶化したシリコン膜
は、レーザー照射によっても、より優れた特性（例えば
より高い移動度）を示すシリコン膜とはならない。この
ことは逆に、触媒元素によって結晶化した領域はレーザ
ー照射によってもその特性を失われないという意味で重
要である。すなわち、必ずしもレーザー照射を選択的に
おこなう必要はない。
れるべき領域には、触媒元素が混入してはならないとい
うことである。すなわち触媒元素が混入したアモルファ
スシリコンは結晶化するが、一度結晶化したシリコン膜
は、レーザー照射によっても、より優れた特性（例えば
より高い移動度）を示すシリコン膜とはならない。この
ことは逆に、触媒元素によって結晶化した領域はレーザ
ー照射によってもその特性を失われないという意味で重
要である。すなわち、必ずしもレーザー照射を選択的に
おこなう必要はない。
【００１４】アモルファスシリコン膜の全面に触媒元素
を分布させる場合について考慮すれば、全く好ましくな
い結果しか得られないことがわかる。例えば、全面に触
媒元素を分布させて、最初に熱結晶化をおこない、次に
選択的にレーザー結晶化をおこなった場合には、レーザ
ー結晶化によってシリコン膜の改善ができないことは先
に述べた通りである。
を分布させる場合について考慮すれば、全く好ましくな
い結果しか得られないことがわかる。例えば、全面に触
媒元素を分布させて、最初に熱結晶化をおこない、次に
選択的にレーザー結晶化をおこなった場合には、レーザ
ー結晶化によってシリコン膜の改善ができないことは先
に述べた通りである。
【００１５】この逆に、最初に選択的にレーザー結晶化
した後に熱結晶化する工程を考えてみると、実はレーザ
ー結晶化するには、アモルファスシリコン膜から過剰な
水素を放出させるために３５０℃以上、好ましくは４５
０℃以上に加熱することが求められるのであるが、この
程度の加熱によっても、触媒の作用によって微細な結晶
化が進行し、レーザー結晶化の効果を減じてしまうので
ある。このような理由から、触媒材料はレーザー結晶化
する領域には存在してはならない。
した後に熱結晶化する工程を考えてみると、実はレーザ
ー結晶化するには、アモルファスシリコン膜から過剰な
水素を放出させるために３５０℃以上、好ましくは４５
０℃以上に加熱することが求められるのであるが、この
程度の加熱によっても、触媒の作用によって微細な結晶
化が進行し、レーザー結晶化の効果を減じてしまうので
ある。このような理由から、触媒材料はレーザー結晶化
する領域には存在してはならない。
【００１６】一方、本発明においては、最初の熱結晶化
の段階で、レーザー結晶化すべき領域の水素出しを行え
るため、工程が短縮できるというメリットがある。以下
に実施例を用いて、より詳細に本発明を説明する。
の段階で、レーザー結晶化すべき領域の水素出しを行え
るため、工程が短縮できるというメリットがある。以下
に実施例を用いて、より詳細に本発明を説明する。
【００１７】
〔実施例１〕図１に本実施例の作製工程の断面図を示
す。まず、基板（コーニング７０５９）１０上にスパッ
タリング法によって厚さ２０００Åの酸化珪素の下地膜
１１を形成した。さらに、プラズマＣＶＤ法によって、
厚さ５００〜１５００Å、例えば１５００Åの真性（Ｉ
型）のアモルファスシリコン膜１２を堆積した。連続し
て、スパッタリング法によって、厚さ５〜２００Å、例
えば２０Åの珪化ニッケル膜（化学式ＮｉＳｉx 、０．
４≦ｘ≦２．５、例えば、ｘ＝２．０）１３を図に示す
ように選択的に形成した。（図１（Ａ））
す。まず、基板（コーニング７０５９）１０上にスパッ
タリング法によって厚さ２０００Åの酸化珪素の下地膜
１１を形成した。さらに、プラズマＣＶＤ法によって、
厚さ５００〜１５００Å、例えば１５００Åの真性（Ｉ
型）のアモルファスシリコン膜１２を堆積した。連続し
て、スパッタリング法によって、厚さ５〜２００Å、例
えば２０Åの珪化ニッケル膜（化学式ＮｉＳｉx 、０．
４≦ｘ≦２．５、例えば、ｘ＝２．０）１３を図に示す
ように選択的に形成した。（図１（Ａ））
【００１８】そして、これを還元雰囲気下、５００℃で
４時間アニールして結晶化させた。この結果、珪化ニッ
ケル膜１３の下方のアモルファスシリコン膜は結晶化し
て結晶シリコン膜１２ｂとなった。一方、珪化ニッケル
膜の存在しなかった領域のシリコン膜はアモルファス状
態のまま（１２ａ）であった。次に、アモルファス状態
のままの領域に選択的にレーザー光を照射して、その領
域の結晶化をおこなった。
４時間アニールして結晶化させた。この結果、珪化ニッ
ケル膜１３の下方のアモルファスシリコン膜は結晶化し
て結晶シリコン膜１２ｂとなった。一方、珪化ニッケル
膜の存在しなかった領域のシリコン膜はアモルファス状
態のまま（１２ａ）であった。次に、アモルファス状態
のままの領域に選択的にレーザー光を照射して、その領
域の結晶化をおこなった。
【００１９】レーザーとしてはＫｒＦエキシマーレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた
が、その他のレーザー、例えば、ＸｅＦエキシマーレー
ザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレーザー
（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー（波長
１９３ｎｍ）等を用いてもよい。レーザーのエネルギー
密度は、２００〜５００ｍＪ／ｃｍ2 、例えば３５０ｍ
Ｊ／ｃｍ2 とし、１か所につき２〜１０ショット、例え
ば２ショット照射した。レーザー照射時に、基板を２０
０〜４５０℃、例えば４００℃に加熱した。図３からも
明らかなように、レーザー結晶化すべき領域（周辺回路
領域）と熱結晶化で十分な領域（マトリクス領域）はか
なりの距離が存在するので、特にフォトリソグラフィー
工程は必要がなく、また、レーザー照射によって、先に
熱結晶化した領域が変質することもなかった。（図１
（Ｂ））
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた
が、その他のレーザー、例えば、ＸｅＦエキシマーレー
ザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレーザー
（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー（波長
１９３ｎｍ）等を用いてもよい。レーザーのエネルギー
密度は、２００〜５００ｍＪ／ｃｍ2 、例えば３５０ｍ
Ｊ／ｃｍ2 とし、１か所につき２〜１０ショット、例え
ば２ショット照射した。レーザー照射時に、基板を２０
０〜４５０℃、例えば４００℃に加熱した。図３からも
明らかなように、レーザー結晶化すべき領域（周辺回路
領域）と熱結晶化で十分な領域（マトリクス領域）はか
なりの距離が存在するので、特にフォトリソグラフィー
工程は必要がなく、また、レーザー照射によって、先に
熱結晶化した領域が変質することもなかった。（図１
（Ｂ））
【００２０】このようにして得られたシリコン膜をフォ
トリソグラフィー法によってパターニングし、島状シリ
コン領域１４ａ（周辺駆動回路領域）および１４ｂ（マ
トリクス領域）を形成した。さらに、スパッタリング法
によって厚さ１０００Åの酸化珪素膜１５をゲイト絶縁
膜として堆積した。スパッタリングには、ターゲットと
して酸化珪素を用い、スパッタリング時の基板温度は２
００〜４００℃、例えば３５０℃、スパッタリング雰囲
気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、
例えば０．１以下とした。引き続いて、減圧ＣＶＤ法に
よって、厚さ６０００〜８０００Å、例えば６０００Å
のシリコン膜（０．１〜２％の燐を含む）を堆積した。
なお、この酸化珪素とシリコン膜の成膜工程は連続的に
おこなうことが望ましい。そして、シリコン膜をパター
ニングして、ゲイト電極１６ａ、１６ｂ、１６ｃを形成
した。（図１（Ｃ））
トリソグラフィー法によってパターニングし、島状シリ
コン領域１４ａ（周辺駆動回路領域）および１４ｂ（マ
トリクス領域）を形成した。さらに、スパッタリング法
によって厚さ１０００Åの酸化珪素膜１５をゲイト絶縁
膜として堆積した。スパッタリングには、ターゲットと
して酸化珪素を用い、スパッタリング時の基板温度は２
００〜４００℃、例えば３５０℃、スパッタリング雰囲
気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、
例えば０．１以下とした。引き続いて、減圧ＣＶＤ法に
よって、厚さ６０００〜８０００Å、例えば６０００Å
のシリコン膜（０．１〜２％の燐を含む）を堆積した。
なお、この酸化珪素とシリコン膜の成膜工程は連続的に
おこなうことが望ましい。そして、シリコン膜をパター
ニングして、ゲイト電極１６ａ、１６ｂ、１６ｃを形成
した。（図１（Ｃ））
【００２１】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐およ
びホウ素）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、
前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０
ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶ
とした。ドース量は１×１０15〜８×１０15ｃｍ-2、例
えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とし
た。この結果、Ｎ型の不純物領域１７ａ、Ｐ型の不純物
領域１７ｂおよび１７ｃが形成された。（図１（Ｄ））
リコン領域にゲイト電極をマスクとして不純物（燐およ
びホウ素）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、
前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０
ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶ
とした。ドース量は１×１０15〜８×１０15ｃｍ-2、例
えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とし
た。この結果、Ｎ型の不純物領域１７ａ、Ｐ型の不純物
領域１７ｂおよび１７ｃが形成された。（図１（Ｄ））
【００２２】その後、レーザーアニールによって、不純
物を活性化させた。レーザーとしてはＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
用いたが、その他のレーザー、例えば、ＸｅＦエキシマ
ーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレ
ーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー
（波長１９３ｎｍ）等を用いてもよい。レーザーのエネ
ルギー密度は、２００〜４００ｍＪ／ｃｍ2 、例えば２
５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショッ
ト、例えば２ショット照射した。レーザー照射時に、基
板を２００〜４５０℃に加熱してもよい。こうして不純
物領域１７ａ〜１７ｃが活性化した。
物を活性化させた。レーザーとしてはＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
用いたが、その他のレーザー、例えば、ＸｅＦエキシマ
ーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレ
ーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー
（波長１９３ｎｍ）等を用いてもよい。レーザーのエネ
ルギー密度は、２００〜４００ｍＪ／ｃｍ2 、例えば２
５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショッ
ト、例えば２ショット照射した。レーザー照射時に、基
板を２００〜４５０℃に加熱してもよい。こうして不純
物領域１７ａ〜１７ｃが活性化した。
【００２３】続いて、厚さ６０００Åの酸化珪素膜１８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
さらに、スパッタリング法によって厚さ５００〜１００
０Å、例えば８００Åのインジウム錫酸化膜（ＩＴＯ）
を形成し、これをパターニングして画素電極を１９形成
した。次に層間絶縁物にコンタクトホールを形成して、
金属材料、例えば、窒化チタンとアルミニウムの多層膜
によって周辺駆動回路ＴＦＴの電極・配線２０ａ、２０
ｂ、２０ｃ、マトリクス画素回路ＴＦＴの電極・配線２
０ｄ、２０ｅを形成した。最後に、１気圧の水素雰囲気
で３５０℃、３０分のアニールをおこなった。以上の工
程によって半導体回路が完成した。（図１（Ｅ）） 得られたＴＦＴの活性領域に含まれるニッケルの濃度を
２次イオン質量分析（ＳＩＭＳ）法によって測定したと
ころ、画素領域では１×１０18〜５×１０18ｃｍ-3、周
辺駆動領域では測定限界（１×１０16ｃｍ-3）以下であ
った。
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
さらに、スパッタリング法によって厚さ５００〜１００
０Å、例えば８００Åのインジウム錫酸化膜（ＩＴＯ）
を形成し、これをパターニングして画素電極を１９形成
した。次に層間絶縁物にコンタクトホールを形成して、
金属材料、例えば、窒化チタンとアルミニウムの多層膜
によって周辺駆動回路ＴＦＴの電極・配線２０ａ、２０
ｂ、２０ｃ、マトリクス画素回路ＴＦＴの電極・配線２
０ｄ、２０ｅを形成した。最後に、１気圧の水素雰囲気
で３５０℃、３０分のアニールをおこなった。以上の工
程によって半導体回路が完成した。（図１（Ｅ）） 得られたＴＦＴの活性領域に含まれるニッケルの濃度を
２次イオン質量分析（ＳＩＭＳ）法によって測定したと
ころ、画素領域では１×１０18〜５×１０18ｃｍ-3、周
辺駆動領域では測定限界（１×１０16ｃｍ-3）以下であ
った。
【００２４】〔実施例２〕 図２に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）２１上
に、スパッタリング法によって、厚さ２０００Åの酸化
珪素膜２２を形成した。次に、プラズマＣＶＤ法によっ
て、厚さ２００〜１５００Å、例えば５００Åのアモル
ファスシリコン膜２３を堆積した。そして、アモルファ
スシリコン膜２３をフォトレジスト２４でマスクして、
イオン注入法によって選択的にニッケルイオンを注入
し、ニッケルが１×１０18〜２×１０19ｃｍ-3、例え
ば、５×１０18ｃｍ-3だけ含まれるような領域２５を作
製した。この領域２６の深さは２００〜５００Åとし、
加速エネルギーはそれに合わせて最適なものを選択し
た。（図２（Ａ））
の断面図を示す。基板（コーニング７０５９）２１上
に、スパッタリング法によって、厚さ２０００Åの酸化
珪素膜２２を形成した。次に、プラズマＣＶＤ法によっ
て、厚さ２００〜１５００Å、例えば５００Åのアモル
ファスシリコン膜２３を堆積した。そして、アモルファ
スシリコン膜２３をフォトレジスト２４でマスクして、
イオン注入法によって選択的にニッケルイオンを注入
し、ニッケルが１×１０18〜２×１０19ｃｍ-3、例え
ば、５×１０18ｃｍ-3だけ含まれるような領域２５を作
製した。この領域２６の深さは２００〜５００Åとし、
加速エネルギーはそれに合わせて最適なものを選択し
た。（図２（Ａ））
【００２５】そして、還元雰囲気下、５００℃で４時間
アニールしてアモルファスシリコン膜を結晶化させた。
この結晶化工程によって、ニッケルの注入された領域２
３ｂは結晶化した。一方、ニッケルが注入されなかった
領域２３ａはアモルファス状態のままであった。次に、
アモルファス状態のままの領域に選択的にレーザー光を
照射して、その領域の結晶化をおこなった。
アニールしてアモルファスシリコン膜を結晶化させた。
この結晶化工程によって、ニッケルの注入された領域２
３ｂは結晶化した。一方、ニッケルが注入されなかった
領域２３ａはアモルファス状態のままであった。次に、
アモルファス状態のままの領域に選択的にレーザー光を
照射して、その領域の結晶化をおこなった。
【００２６】レーザーとしてはＫｒＦエキシマーレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
た。レーザーのエネルギー密度は、２００〜５００ｍＪ
／ｃｍ2 、例えば３５０ｍＪ／ｃｍ2 とし、１か所につ
き２〜１０ショット、例えば２ショット照射した。レー
ザー照射時に、基板を２００〜４５０℃、例えば４００
℃に加熱した。（図２（Ｂ））
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
た。レーザーのエネルギー密度は、２００〜５００ｍＪ
／ｃｍ2 、例えば３５０ｍＪ／ｃｍ2 とし、１か所につ
き２〜１０ショット、例えば２ショット照射した。レー
ザー照射時に、基板を２００〜４５０℃、例えば４００
℃に加熱した。（図２（Ｂ））
【００２７】その後、このシリコン膜をパターニングし
て、島状シリコン領域２６ａ（周辺駆動回路領域）およ
び２６ｂ（マトリクス画素回路領域）を形成した。さら
に、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ
2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プラズマ
ＣＶＤ法によってＴＦＴのゲイト絶縁膜として、厚さ１
０００Åの酸化珪素２７を形成した。原料には、上記ガ
スに加えて、トリクロロエチレン（Ｃ2 ＨＣｌ3 ）を用
いた。成膜前にチャンバーに酸素を４００ＳＣＣＭ流
し、基板温度３００℃、全圧５Ｐａ、ＲＦパワー１５０
Ｗでプラズマを発生させ、この状態を１０分保った。そ
の後、チャンバーに酸素３００ＳＣＣＭ、ＴＥＯＳを１
５ＳＣＣＭ、トリクロロエチレンを２ＳＣＣＭを導入し
て、酸化珪素膜の成膜をおこなった。基板温度、ＲＦパ
ワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａであ
った。成膜完了後、チャンバーに１００Ｔｏｒｒの水素
を導入し、３５０℃で３５分の水素アニールをおこなっ
た。
て、島状シリコン領域２６ａ（周辺駆動回路領域）およ
び２６ｂ（マトリクス画素回路領域）を形成した。さら
に、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ
2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プラズマ
ＣＶＤ法によってＴＦＴのゲイト絶縁膜として、厚さ１
０００Åの酸化珪素２７を形成した。原料には、上記ガ
スに加えて、トリクロロエチレン（Ｃ2 ＨＣｌ3 ）を用
いた。成膜前にチャンバーに酸素を４００ＳＣＣＭ流
し、基板温度３００℃、全圧５Ｐａ、ＲＦパワー１５０
Ｗでプラズマを発生させ、この状態を１０分保った。そ
の後、チャンバーに酸素３００ＳＣＣＭ、ＴＥＯＳを１
５ＳＣＣＭ、トリクロロエチレンを２ＳＣＣＭを導入し
て、酸化珪素膜の成膜をおこなった。基板温度、ＲＦパ
ワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａであ
った。成膜完了後、チャンバーに１００Ｔｏｒｒの水素
を導入し、３５０℃で３５分の水素アニールをおこなっ
た。
【００２８】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（２％のシリコンを含む）を堆積した。アルミ
ニウムの代わりにタンタル、タングステン、チタン、モ
リブテンでもよい。なお、この酸化珪素２７とアルミニ
ウム膜の成膜工程は連続的におこなうことが望ましい。
そして、アルミニウム膜をパターニングして、ＴＦＴの
ゲイト電極２８ａ、２８ｂ、２８ｃを形成した。さら
に、このアルミニウム配線の表面を陽極酸化して、表面
に酸化物層２９ａ、２９ｂ、２９ｃを形成した。陽極酸
化は、酒石酸の１〜５％エチレングリコール溶液中でお
こなった。得られた酸化物層の厚さは２０００Åであっ
た。（図２（Ｃ））
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（２％のシリコンを含む）を堆積した。アルミ
ニウムの代わりにタンタル、タングステン、チタン、モ
リブテンでもよい。なお、この酸化珪素２７とアルミニ
ウム膜の成膜工程は連続的におこなうことが望ましい。
そして、アルミニウム膜をパターニングして、ＴＦＴの
ゲイト電極２８ａ、２８ｂ、２８ｃを形成した。さら
に、このアルミニウム配線の表面を陽極酸化して、表面
に酸化物層２９ａ、２９ｂ、２９ｃを形成した。陽極酸
化は、酒石酸の１〜５％エチレングリコール溶液中でお
こなった。得られた酸化物層の厚さは２０００Åであっ
た。（図２（Ｃ））
【００２９】次に、プラズマドーピング法によって、シ
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ3 ）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドース量は１×
１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2
とした。このようにしてＮ型の不純物領域３０ａを形成
した。さらに、今度は左側のＴＦＴ（Ｎチャネル型ＴＦ
Ｔ）をフォトレジストでマスクして、再び、プラズマド
ーピング法で右側の周辺回路領域ＴＦＴ（ＰチャネルＴ
ＦＴ）およびマトリクス領域ＴＦＴのシリコン領域に不
純物（ホウ素）を注入した。ドーピングガスとして、ジ
ボラン（Ｂ2 Ｈ6 ）を用い、加速電圧を５０〜８０ｋ
Ｖ、例えば６５ｋＶとした。ドース量は１×１０15〜８
×１０15ｃｍ-2、例えば、先に注入された燐より多い５
×１０15ｃｍ-2とした。このようにしてＰ型の不純物領
域３０ｂ、３０ｃを形成した。
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ3 ）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドース量は１×
１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2
とした。このようにしてＮ型の不純物領域３０ａを形成
した。さらに、今度は左側のＴＦＴ（Ｎチャネル型ＴＦ
Ｔ）をフォトレジストでマスクして、再び、プラズマド
ーピング法で右側の周辺回路領域ＴＦＴ（ＰチャネルＴ
ＦＴ）およびマトリクス領域ＴＦＴのシリコン領域に不
純物（ホウ素）を注入した。ドーピングガスとして、ジ
ボラン（Ｂ2 Ｈ6 ）を用い、加速電圧を５０〜８０ｋ
Ｖ、例えば６５ｋＶとした。ドース量は１×１０15〜８
×１０15ｃｍ-2、例えば、先に注入された燐より多い５
×１０15ｃｍ-2とした。このようにしてＰ型の不純物領
域３０ｂ、３０ｃを形成した。
【００３０】その後、レーザーアニール法によって不純
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いた。レーザーのエネルギー密度は、２００〜
４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、
１か所につき２〜１０ショット、例えば２ショット照射
した。（図２（Ｄ））
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いた。レーザーのエネルギー密度は、２００〜
４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、
１か所につき２〜１０ショット、例えば２ショット照射
した。（図２（Ｄ））
【００３１】続いて、層間絶縁物として厚さ２０００Å
の酸化珪素膜３１をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、さらに、スパッタリング法によっ
て、厚さ５００〜１０００Å、例えば８００Åのインジ
ウム錫酸化膜（ＩＴＯ）を堆積した。そして、これをエ
ッチングして画素電極３２を形成した。さらに、層間絶
縁物３１ににコンタクトホールを形成して、金属材料、
例えば、窒化チタンとアルミニウムの多層膜によって周
辺ドライバー回路ＴＦＴのソース、ドレイン電極・配線
３３ａ、３３ｂ、３３ｃおよび画素回路ＴＦＴの電極・
配線３３ｄ、３３ｅを形成した。以上の工程によって半
導体回路が完成した。（図２（Ｅ））
の酸化珪素膜３１をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、さらに、スパッタリング法によっ
て、厚さ５００〜１０００Å、例えば８００Åのインジ
ウム錫酸化膜（ＩＴＯ）を堆積した。そして、これをエ
ッチングして画素電極３２を形成した。さらに、層間絶
縁物３１ににコンタクトホールを形成して、金属材料、
例えば、窒化チタンとアルミニウムの多層膜によって周
辺ドライバー回路ＴＦＴのソース、ドレイン電極・配線
３３ａ、３３ｂ、３３ｃおよび画素回路ＴＦＴの電極・
配線３３ｄ、３３ｅを形成した。以上の工程によって半
導体回路が完成した。（図２（Ｅ））
【００３２】作製された半導体回路において、周辺ドラ
イバー回路領域のＴＦＴの特性は従来のレーザー結晶化
によって作製されたものとは何ら劣るところはなかっ
た。例えば、本実施例によって作成したシフトレジスタ
は、ドレイン電圧１５Ｖで１１ＭＨｚ、１７Ｖで１６Ｍ
Ｈｚの動作を確認できた。また、信頼性の試験において
も従来のものとの差を見出せなかった。さらに、マトリ
クス領域のＴＦＴ（画素回路）の特性に関しては、リー
ク電流は１０-13 Ａ以下であった。
イバー回路領域のＴＦＴの特性は従来のレーザー結晶化
によって作製されたものとは何ら劣るところはなかっ
た。例えば、本実施例によって作成したシフトレジスタ
は、ドレイン電圧１５Ｖで１１ＭＨｚ、１７Ｖで１６Ｍ
Ｈｚの動作を確認できた。また、信頼性の試験において
も従来のものとの差を見出せなかった。さらに、マトリ
クス領域のＴＦＴ（画素回路）の特性に関しては、リー
ク電流は１０-13 Ａ以下であった。
【００３３】
【発明の効果】本発明によって、同一基板上に、高速動
作が可能な結晶性シリコンＴＦＴと低リーク電流を特徴
とする結晶性シリコンＴＦＴを形成することができた。
これをモノリシックアクティブマトリクス型の液晶ディ
スプレー等に応用した場合には、量産性の向上と特性の
改善が図られる。もちろん、本発明は液晶ディスプレー
のみに限定されるものではなく、その他のＴＦＴを用い
て構成される半導体集積回路においても効果的に利用で
きる。
作が可能な結晶性シリコンＴＦＴと低リーク電流を特徴
とする結晶性シリコンＴＦＴを形成することができた。
これをモノリシックアクティブマトリクス型の液晶ディ
スプレー等に応用した場合には、量産性の向上と特性の
改善が図られる。もちろん、本発明は液晶ディスプレー
のみに限定されるものではなく、その他のＴＦＴを用い
て構成される半導体集積回路においても効果的に利用で
きる。
【００３４】また、本発明は、例えば、５００℃という
ような低温、かつ、４時間という短時間でシリコンの結
晶化をおこなうことによっても、スループットを向上さ
せることができる。加えて、従来、６００℃以上のプロ
セスを採用した場合にはガラス基板の縮みやソリが歩留
り低下の原因として問題となっていたが、本発明を利用
することによってそのような問題点は一気に解消され
た。
ような低温、かつ、４時間という短時間でシリコンの結
晶化をおこなうことによっても、スループットを向上さ
せることができる。加えて、従来、６００℃以上のプロ
セスを採用した場合にはガラス基板の縮みやソリが歩留
り低下の原因として問題となっていたが、本発明を利用
することによってそのような問題点は一気に解消され
た。
【００３５】さらに、このことは、大面積の基板を一度
に処理できることを意味するものである。すなわち、大
面積基板を処理することによって、１枚の基板から多く
の半導体回路（マトリクス回路等）を切りだすことによ
って単価を大幅に低下させることができる。このように
本発明は工業上有益な発明である。
に処理できることを意味するものである。すなわち、大
面積基板を処理することによって、１枚の基板から多く
の半導体回路（マトリクス回路等）を切りだすことによ
って単価を大幅に低下させることができる。このように
本発明は工業上有益な発明である。
【図１】 実施例１の作製工程断面図を示す。
【図２】 実施例２の作製工程断面図を示す。
【図３】 モノリシック型アクティブマトリクス回路
の構成例を示す。
の構成例を示す。
１０・・・基板
１１・・・下地絶縁膜（酸化珪素）
１２・・・アモルファスシリコン膜
１３・・・珪化ニッケル膜
１４・・・島状シリコン領域
１５・・・ゲイト絶縁膜（酸化珪素）
１６・・・ゲイト電極（燐ドープされたシリコン）
１７・・・ソース、ドレイン領域
１８・・・層間絶縁物
１９・・・画素電極（ＩＴＯ）
２０・・・金属配線・電極（窒化チタン／アルミニウ
ム）
ム）
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−40278（ＪＰ，Ａ)
特開 平５−34723（ＪＰ，Ａ)
特開 昭63−56912（ＪＰ，Ａ)
特開 平２−222546（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
H01L 21/20
G02F 1/1368
Claims (4)
- 【請求項１】アモルファスシリコン膜上にマスクを形成
して前記アモルファスシリコン膜を選択的に露呈させ、
シリコン膜の結晶化を促進させる触媒元素を前記選択的
に露呈させたアモルファスシリコン膜に添加し、 前記触媒元素を添加した領域の前記アモルファスシリコ
ン膜を熱結晶化し、 前記マスクを除去し、前記触媒元素が添加されていない
前記アモルファスシリコン膜にレーザー光を照射して結
晶化し、前記熱結晶化されたシリコン膜及び 前記結晶化されたシ
リコン膜にそれぞれ薄膜トランジスタを形成し、 前記熱結晶化されたシリコン膜には、前記触媒元素が１
×１０17ｃｍ-3〜１×１０20ｃｍ-3含まれていることを
特徴とする半導体回路の作製方法。 - 【請求項２】請求項１において、前記触媒元素は、ニッ
ケル、鉄、コバルトまたは白金であることを特徴とする
半導体回路の作製方法。 - 【請求項３】アモルファスシリコン膜上に選択的に触媒
元素であるニッケル、鉄、コバルトまたは白金のうち、
いずれか１つの珪化物である金属シリサイド膜を形成
し、 前記アモルファスシリコン膜であって、前記金属シリサ
イド膜下のアモルファスシリコン膜を熱結晶化し、 前記アモルファスシリコン膜であって、前記金属シリサ
イド膜が形成されていない領域のアモルファスシリコン
膜にレーザー光を照射して結晶化し、前記熱結晶化されたシリコン膜及び 前記結晶化されたシ
リコン膜にそれぞれ薄膜トランジスタを形成し、 前記熱結晶化されたシリコン膜には、前記触媒元素が１
×１０17ｃｍ-3〜１×１０20ｃｍ-3含まれていることを
特徴とする半導体回路の作製方法。 - 【請求項４】アモルファスシリコン膜上に選択的にＮｉ
Ｓｉｘ膜（０．４≦ｘ≦２．５）を形成し、 前記アモルファスシリコン膜であって、前記ＮｉＳｉｘ
膜下のアモルファスシリコン膜を熱結晶化し、 前記アモルファスシリコン膜であって、前記ＮｉＳｉｘ
膜が形成されていない領域のアモルファスシリコン膜に
レーザー光を照射して結晶化し、前記熱結晶化されたシリコン膜及び 前記結晶化されたシ
リコン膜にそれぞれ薄膜トランジスタを形成し、 前記熱結晶化されたシリコン膜には、前記Ｎｉが１×１
０ 17 ｃｍ -3 〜１×１０ 20 ｃｍ -3 含まれている ことを特徴
とする半導体回路の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06798194A JP3431681B2 (ja) | 1993-03-12 | 1994-03-11 | 半導体回路の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-79001 | 1993-03-12 | ||
| JP7900193 | 1993-03-12 | ||
| JP06798194A JP3431681B2 (ja) | 1993-03-12 | 1994-03-11 | 半導体回路の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318700A JPH06318700A (ja) | 1994-11-15 |
| JP3431681B2 true JP3431681B2 (ja) | 2003-07-28 |
Family
ID=26409218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06798194A Expired - Fee Related JP3431681B2 (ja) | 1993-03-12 | 1994-03-11 | 半導体回路の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3431681B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319332B1 (ko) | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| US7075002B1 (en) | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
| US6933182B1 (en) | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| JP3235817B2 (ja) * | 1995-09-21 | 2001-12-04 | シャープ株式会社 | 半導体回路、半導体装置およびそれらの製造方法 |
| JP2004048029A (ja) * | 2002-07-09 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6908797B2 (en) | 2002-07-09 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP3986544B2 (ja) * | 2006-12-11 | 2007-10-03 | 株式会社半導体エネルギー研究所 | 半導体の作製方法 |
-
1994
- 1994-03-11 JP JP06798194A patent/JP3431681B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318700A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442500B2 (ja) | 半導体回路の作製方法 | |
| US5677549A (en) | Semiconductor device having a plurality of crystalline thin film transistors | |
| US5783468A (en) | Semiconductor circuit and method of fabricating the same | |
| US5595923A (en) | Method of forming a thin film transistor | |
| JP3637069B2 (ja) | 半導体装置の作製方法 | |
| JPH06267849A (ja) | 半導体素子の作製方法 | |
| JP3359689B2 (ja) | 半導体回路およびその作製方法 | |
| JP3369244B2 (ja) | 薄膜トランジスタ | |
| JP3431682B2 (ja) | 半導体回路の作製方法 | |
| JP3359690B2 (ja) | 半導体回路の作製方法 | |
| JP3431681B2 (ja) | 半導体回路の作製方法 | |
| JP3514891B2 (ja) | 半導体装置およびその作製方法 | |
| JP3238581B2 (ja) | 半導体回路 | |
| JP3431903B2 (ja) | 半導体回路及び半導体装置 | |
| JP3269734B2 (ja) | 半導体装置及びその製造方法 | |
| JP3330923B2 (ja) | 半導体回路の作製方法 | |
| JP3316201B2 (ja) | 半導体回路 | |
| JP3330922B2 (ja) | 半導体回路の作製方法 | |
| JP3431902B2 (ja) | 半導体回路の作製方法 | |
| JP3238684B2 (ja) | 半導体回路の作製方法 | |
| JP2000277746A (ja) | 半導体回路の作製方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3362023B2 (ja) | 半導体装置の作製方法 | |
| JP3369530B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH0982639A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |