JP3359690B2 - 半導体回路の作製方法 - Google Patents
半導体回路の作製方法Info
- Publication number
- JP3359690B2 JP3359690B2 JP7900493A JP7900493A JP3359690B2 JP 3359690 B2 JP3359690 B2 JP 3359690B2 JP 7900493 A JP7900493 A JP 7900493A JP 7900493 A JP7900493 A JP 7900493A JP 3359690 B2 JP3359690 B2 JP 3359690B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- amorphous silicon
- region
- irradiated
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）を複数個有する半導体回路およびその作製方法に
関するものである。本発明によって作製される薄膜トラ
ンジスタは、ガラス等の絶縁基板上、単結晶シリコン等
の半導体基板上、いずれにも形成される。特に本発明
は、モノリシック型アクティブマトリクス回路（液晶デ
ィスプレー等に使用される）のように、低速動作のマト
リクス回路と、それを駆動する高速動作の周辺回路を有
する半導体回路に関する。
ＦＴ）を複数個有する半導体回路およびその作製方法に
関するものである。本発明によって作製される薄膜トラ
ンジスタは、ガラス等の絶縁基板上、単結晶シリコン等
の半導体基板上、いずれにも形成される。特に本発明
は、モノリシック型アクティブマトリクス回路（液晶デ
ィスプレー等に使用される）のように、低速動作のマト
リクス回路と、それを駆動する高速動作の周辺回路を有
する半導体回路に関する。
【０００２】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。
【０００３】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。そこで、最近では、より高性能な
回路を作製するため結晶性シリコンＴＦＴの研究・開発
が進められている。
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。そこで、最近では、より高性能な
回路を作製するため結晶性シリコンＴＦＴの研究・開発
が進められている。
【０００４】結晶半導体は、アモルファス半導体よりも
電界移動度が大きく、したがって、高速動作が可能であ
る。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでな
く、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯＳ回
路を形成することが可能で、例えば、アクティブマトリ
クス方式の液晶表示装置においては、アクティブマトリ
クス部分のみならず、周辺回路（ドライバー等）をもＣ
ＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリシッ
ク構造を有するものが知られている。
電界移動度が大きく、したがって、高速動作が可能であ
る。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでな
く、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯＳ回
路を形成することが可能で、例えば、アクティブマトリ
クス方式の液晶表示装置においては、アクティブマトリ
クス部分のみならず、周辺回路（ドライバー等）をもＣ
ＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリシッ
ク構造を有するものが知られている。
【０００５】
【発明が解決しようとする課題】図３には、液晶ディス
プレーに用いられるモノリシックアクティブマトリクス
回路のブロック図を示す。基板７上には周辺ドライバー
回路として、列デコーダー１、行デコーダー２が設けら
れ、また、マトリクス領域３にはトランジスタとキャパ
シタからなる画素回路４が形成され、マトリクス領域と
周辺回路とは、配線５、６によって接続される。周辺回
路に用いるＴＦＴは高速動作が、また、画素回路に用い
るＴＦＴは低リーク電流が要求される。それらの特性は
物理的に矛盾するものであるが、同一基板上に同時に形
成することが求められていた。
プレーに用いられるモノリシックアクティブマトリクス
回路のブロック図を示す。基板７上には周辺ドライバー
回路として、列デコーダー１、行デコーダー２が設けら
れ、また、マトリクス領域３にはトランジスタとキャパ
シタからなる画素回路４が形成され、マトリクス領域と
周辺回路とは、配線５、６によって接続される。周辺回
路に用いるＴＦＴは高速動作が、また、画素回路に用い
るＴＦＴは低リーク電流が要求される。それらの特性は
物理的に矛盾するものであるが、同一基板上に同時に形
成することが求められていた。
【０００６】しかしながら、同一プロセスで作製したＴ
ＦＴは全て同じ様な特性を示す。例えば、結晶シリコン
を得るにはレーザーによる結晶化（レーザーアニール）
という手段を使用することができるが、レーザー結晶化
によって結晶化したシリコンでは、マトリクス領域のＴ
ＦＴも周辺駆動回路領域のＴＦＴも同じ様な特性であ
る。そこで、マトリクス領域は熱結晶化を採用し、周辺
駆動回路領域はレーザーによる結晶化を採用するという
方法が考えられるが、熱結晶化には、６００℃で２４時
間以上も長時間のアニールをするか、１０００℃以上の
高温でのアニールが必要であった。前者では、スループ
ットが低下し、後者では基板が石英に限定されてしま
う。
ＦＴは全て同じ様な特性を示す。例えば、結晶シリコン
を得るにはレーザーによる結晶化（レーザーアニール）
という手段を使用することができるが、レーザー結晶化
によって結晶化したシリコンでは、マトリクス領域のＴ
ＦＴも周辺駆動回路領域のＴＦＴも同じ様な特性であ
る。そこで、マトリクス領域は熱結晶化を採用し、周辺
駆動回路領域はレーザーによる結晶化を採用するという
方法が考えられるが、熱結晶化には、６００℃で２４時
間以上も長時間のアニールをするか、１０００℃以上の
高温でのアニールが必要であった。前者では、スループ
ットが低下し、後者では基板が石英に限定されてしま
う。
【０００７】本発明はこのような困難な課題に対して解
答を与えんとするものであるが、そのためにプロセスが
複雑化し、歩留り低下やコスト上昇を招くことは望まし
くない。本発明の目的とするところは、高移動度が要求
されるＴＦＴと低リーク電流が要求されるＴＦＴという
２種類のＴＦＴを最小限のプロセスの変更によって、量
産性を維持しつつ、容易に作り分けることにある。
答を与えんとするものであるが、そのためにプロセスが
複雑化し、歩留り低下やコスト上昇を招くことは望まし
くない。本発明の目的とするところは、高移動度が要求
されるＴＦＴと低リーク電流が要求されるＴＦＴという
２種類のＴＦＴを最小限のプロセスの変更によって、量
産性を維持しつつ、容易に作り分けることにある。
【０００８】
【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には５８０℃以下の温
度で、また、８時間以内の短時間の熱アニールすること
によって結晶化させることができる。
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には５８０℃以下の温
度で、また、８時間以内の短時間の熱アニールすること
によって結晶化させることができる。
【０００９】また、化学的気相成長法（ＣＶＤ法）によ
ってアモルファスシリコン膜を形成する際には原料ガス
中に、また、スパッタリング等の物理的気相法でアモル
ファスシリコン膜を形成する際には、ターゲットや蒸着
源等の成膜材料中に、これらの触媒材料を添加しておい
てもよい。当然のことであるが、アニール温度が高いほ
ど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１０17ｃｍ-3またはそれ
以上、好ましくは５×１０18ｃｍ-3以上存在することが
必要であることがわかった。
ってアモルファスシリコン膜を形成する際には原料ガス
中に、また、スパッタリング等の物理的気相法でアモル
ファスシリコン膜を形成する際には、ターゲットや蒸着
源等の成膜材料中に、これらの触媒材料を添加しておい
てもよい。当然のことであるが、アニール温度が高いほ
ど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１０17ｃｍ-3またはそれ
以上、好ましくは５×１０18ｃｍ-3以上存在することが
必要であることがわかった。
【００１０】なお、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１×１０20ｃｍ-3を越え
ないことが望まれる。特に、局所的（例えば粒界等）に
も１×１０20ｃｍ-3を越えないことが望まれる。
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１×１０20ｃｍ-3を越え
ないことが望まれる。特に、局所的（例えば粒界等）に
も１×１０20ｃｍ-3を越えないことが望まれる。
【００１１】本発明は、レーザー結晶化によって動作速
度の速いＴＦＴ（アクティブマトリクスのドライバーＴ
ＦＴ等）を選択的に形成する一方、上記の触媒材料によ
る結晶化の特徴を生かして、その他の比較的速度の遅い
ＴＦＴ（アクティブマトリクス回路の画素回路の低リー
クＴＦＴ等）に関しては、低温で短時間に結晶化させて
に用いることを特徴とする。この結果、低リーク電流と
高速動作という矛盾するトランジスタを有する回路を同
一基板上に同時に形成することができる。以下に実施例
を用いて、より詳細に本発明を説明する。
度の速いＴＦＴ（アクティブマトリクスのドライバーＴ
ＦＴ等）を選択的に形成する一方、上記の触媒材料によ
る結晶化の特徴を生かして、その他の比較的速度の遅い
ＴＦＴ（アクティブマトリクス回路の画素回路の低リー
クＴＦＴ等）に関しては、低温で短時間に結晶化させて
に用いることを特徴とする。この結果、低リーク電流と
高速動作という矛盾するトランジスタを有する回路を同
一基板上に同時に形成することができる。以下に実施例
を用いて、より詳細に本発明を説明する。
【００１２】
〔実施例１〕 本実施例は、図３に示すような１枚のガ
ラス基板上にアクティブマトリクスと、その周辺に駆動
回路を有する半導体回路に関するものである。図１に本
実施例の作製工程の断面図を示す。まず、基板（コーニ
ング７０５９）１０上にスパッタリング法によって厚さ
２０００Åの酸化珪素の下地膜１１を形成した。さら
に、減圧ＣＶＤ法によって、厚さ５００〜１５００Å、
例えば１５００Åの真性（Ｉ型）のアモルファスシリコ
ン膜１２を堆積した。連続して、スパッタリング法によ
って、厚さ５〜２００Å、例えば２０Åの珪化ニッケル
膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．５、例えば、
ｘ＝２．０）１３を形成した。（図１（Ａ））
ラス基板上にアクティブマトリクスと、その周辺に駆動
回路を有する半導体回路に関するものである。図１に本
実施例の作製工程の断面図を示す。まず、基板（コーニ
ング７０５９）１０上にスパッタリング法によって厚さ
２０００Åの酸化珪素の下地膜１１を形成した。さら
に、減圧ＣＶＤ法によって、厚さ５００〜１５００Å、
例えば１５００Åの真性（Ｉ型）のアモルファスシリコ
ン膜１２を堆積した。連続して、スパッタリング法によ
って、厚さ５〜２００Å、例えば２０Åの珪化ニッケル
膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．５、例えば、
ｘ＝２．０）１３を形成した。（図１（Ａ））
【００１３】次に、選択的にレーザー光を照射して、そ
の領域の結晶化をおこなった。レーザーとしてはＫｒＦ
エキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎ
ｓｅｃ）を用いたが、その他のレーザー、例えば、Ｘｅ
Ｆエキシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエ
キシマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマ
ーレーザー（波長１９３ｎｍ）等を用いてもよい。レー
ザーのエネルギー密度は、２００〜５００ｍＪ／ｃ
ｍ2 、例えば３５０ｍＪ／ｃｍ2 とし、１か所につき２
〜１０ショット、例えば２ショット照射した。レーザー
照射時に、基板を２００〜４５０℃、例えば３００℃に
加熱した。
の領域の結晶化をおこなった。レーザーとしてはＫｒＦ
エキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎ
ｓｅｃ）を用いたが、その他のレーザー、例えば、Ｘｅ
Ｆエキシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエ
キシマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマ
ーレーザー（波長１９３ｎｍ）等を用いてもよい。レー
ザーのエネルギー密度は、２００〜５００ｍＪ／ｃ
ｍ2 、例えば３５０ｍＪ／ｃｍ2 とし、１か所につき２
〜１０ショット、例えば２ショット照射した。レーザー
照射時に、基板を２００〜４５０℃、例えば３００℃に
加熱した。
【００１４】図３からも明らかなように、レーザー結晶
化すべき領域（周辺回路領域）と熱結晶化で十分な領域
（マトリクス領域）はかなりの距離が存在するので、特
にフォトリソグラフィー工程は必要がなかった。
化すべき領域（周辺回路領域）と熱結晶化で十分な領域
（マトリクス領域）はかなりの距離が存在するので、特
にフォトリソグラフィー工程は必要がなかった。
【００１５】次に、これを還元雰囲気下、５００℃で４
時間アニールして、レーザー照射されなかった領域（ア
クティブマトリクスの画素回路）を結晶化させた。この
結果、２種類の結晶シリコン領域１２ａ、１２ｂが得ら
れた。領域１２ａはレーザー結晶化工程によって電界移
動度が高く、一方、熱アニールで結晶化した領域１２ｂ
は低リーク電流であるという特徴を有していた。（図１
（Ｂ））
時間アニールして、レーザー照射されなかった領域（ア
クティブマトリクスの画素回路）を結晶化させた。この
結果、２種類の結晶シリコン領域１２ａ、１２ｂが得ら
れた。領域１２ａはレーザー結晶化工程によって電界移
動度が高く、一方、熱アニールで結晶化した領域１２ｂ
は低リーク電流であるという特徴を有していた。（図１
（Ｂ））
【００１６】このようにして得られたシリコン膜をフォ
トリソグラフィー法によってパターニングし、島状シリ
コン領域１４ａ（周辺駆動回路領域）および１４ｂ（マ
トリクス領域）を形成した。さらに、スパッタリング法
によって厚さ１０００Åの酸化珪素膜１５をゲイト絶縁
膜として堆積した。スパッタリングには、ターゲットと
して酸化珪素を用い、スパッタリング時の基板温度は２
００〜４００℃、例えば３５０℃、スパッタリング雰囲
気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、
例えば０．１以下とした。引き続いて、減圧ＣＶＤ法に
よって、厚さ６０００〜８０００Å、例えば６０００Å
のシリコン膜（０．１〜２％の燐を含む）を堆積した。
なお、この酸化珪素とシリコン膜の成膜工程は連続的に
おこなうことが望ましい。そして、シリコン膜をパター
ニングして、ゲイト電極１６ａ、１６ｂ、１６ｃを形成
した。（図１（Ｃ））
トリソグラフィー法によってパターニングし、島状シリ
コン領域１４ａ（周辺駆動回路領域）および１４ｂ（マ
トリクス領域）を形成した。さらに、スパッタリング法
によって厚さ１０００Åの酸化珪素膜１５をゲイト絶縁
膜として堆積した。スパッタリングには、ターゲットと
して酸化珪素を用い、スパッタリング時の基板温度は２
００〜４００℃、例えば３５０℃、スパッタリング雰囲
気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、
例えば０．１以下とした。引き続いて、減圧ＣＶＤ法に
よって、厚さ６０００〜８０００Å、例えば６０００Å
のシリコン膜（０．１〜２％の燐を含む）を堆積した。
なお、この酸化珪素とシリコン膜の成膜工程は連続的に
おこなうことが望ましい。そして、シリコン膜をパター
ニングして、ゲイト電極１６ａ、１６ｂ、１６ｃを形成
した。（図１（Ｃ））
【００１７】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐およ
びホウ素）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、
前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０
ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶ
とした。ドーズ量は１×１０15〜８×１０15ｃｍ-2、例
えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とし
た。この結果、Ｎ型の不純物領域１７ａ、Ｐ型の不純物
領域１７ｂおよび１７ｃが形成された。
リコン領域にゲイト電極をマスクとして不純物（燐およ
びホウ素）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、
前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０
ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶ
とした。ドーズ量は１×１０15〜８×１０15ｃｍ-2、例
えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とし
た。この結果、Ｎ型の不純物領域１７ａ、Ｐ型の不純物
領域１７ｂおよび１７ｃが形成された。
【００１８】その後、レーザーアニールによって、不純
物を活性化させた。レーザーとしてはＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
用いたが、その他のレーザー、例えば、ＸｅＦエキシマ
ーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレ
ーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー
（波長１９３ｎｍ）等を用いてもよい。レーザーのエネ
ルギー密度は、２００〜４００ｍＪ／ｃｍ2 、例えば２
５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショッ
ト、例えば２ショット照射した。レーザー照射時に、基
板を２００〜４５０℃に加熱してもよい。レーザーを照
射する代わりに、４５０〜５００℃で２〜８時間アニー
ルしてもよい。こうして不純物領域１７ａ〜１７ｃを活
性化した。（図１（Ｄ））
物を活性化させた。レーザーとしてはＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
用いたが、その他のレーザー、例えば、ＸｅＦエキシマ
ーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレ
ーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー
（波長１９３ｎｍ）等を用いてもよい。レーザーのエネ
ルギー密度は、２００〜４００ｍＪ／ｃｍ2 、例えば２
５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショッ
ト、例えば２ショット照射した。レーザー照射時に、基
板を２００〜４５０℃に加熱してもよい。レーザーを照
射する代わりに、４５０〜５００℃で２〜８時間アニー
ルしてもよい。こうして不純物領域１７ａ〜１７ｃを活
性化した。（図１（Ｄ））
【００１９】続いて、厚さ６０００Åの酸化珪素膜１８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
さらに、スパッタリング法によって厚さ５００〜１００
０Å、例えば８００Åのインジウム錫酸化膜（ＩＴＯ）
を形成し、これをパターニングして画素電極１９を形成
した。次に層間絶縁物にコンタクトホールを形成して、
金属材料、例えば、窒化チタンとアルミニウムの多層膜
によって周辺駆動回路ＴＦＴの電極・配線２０ａ、２０
ｂ、２０ｃ、マトリクス画素回路ＴＦＴの電極・配線２
０ｄ、２０ｅを形成した。最後に、１気圧の水素雰囲気
で３５０℃、３０分のアニールをおこなった。以上の工
程によって半導体回路が完成した。（図１（Ｅ）） 得られたＴＦＴの活性領域のニッケルの濃度を、２次イ
オン質量分析（ＳＩＭＳ）法によって測定したところ、
周辺駆動回路および画素回路ともに、１×１０18〜５×
１０18ｃｍ-3のニッケルが観測された。
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
さらに、スパッタリング法によって厚さ５００〜１００
０Å、例えば８００Åのインジウム錫酸化膜（ＩＴＯ）
を形成し、これをパターニングして画素電極１９を形成
した。次に層間絶縁物にコンタクトホールを形成して、
金属材料、例えば、窒化チタンとアルミニウムの多層膜
によって周辺駆動回路ＴＦＴの電極・配線２０ａ、２０
ｂ、２０ｃ、マトリクス画素回路ＴＦＴの電極・配線２
０ｄ、２０ｅを形成した。最後に、１気圧の水素雰囲気
で３５０℃、３０分のアニールをおこなった。以上の工
程によって半導体回路が完成した。（図１（Ｅ）） 得られたＴＦＴの活性領域のニッケルの濃度を、２次イ
オン質量分析（ＳＩＭＳ）法によって測定したところ、
周辺駆動回路および画素回路ともに、１×１０18〜５×
１０18ｃｍ-3のニッケルが観測された。
【００２０】〔実施例２〕 図２に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）２１上
に、スパッタリング法によって、厚さ２０００Åの酸化
珪素膜２２を形成した。次に、減圧ＣＶＤ法によって、
厚さ２００〜１５００Å、例えば５００Åのアモルファ
スシリコン膜２３を堆積した。そして、イオン注入法に
よってニッケルイオンを注入し、アモルファスシリコン
の表面にニッケルが１×１０18〜２×１０19ｃｍ-3、例
えば、５×１０18ｃｍ-3だけ含まれるような領域２４を
作製した。この領域２４の深さは２００〜５００Åと
し、加速エネルギーはそれに合わせて最適なものを選択
した。（図２（Ａ））
の断面図を示す。基板（コーニング７０５９）２１上
に、スパッタリング法によって、厚さ２０００Åの酸化
珪素膜２２を形成した。次に、減圧ＣＶＤ法によって、
厚さ２００〜１５００Å、例えば５００Åのアモルファ
スシリコン膜２３を堆積した。そして、イオン注入法に
よってニッケルイオンを注入し、アモルファスシリコン
の表面にニッケルが１×１０18〜２×１０19ｃｍ-3、例
えば、５×１０18ｃｍ-3だけ含まれるような領域２４を
作製した。この領域２４の深さは２００〜５００Åと
し、加速エネルギーはそれに合わせて最適なものを選択
した。（図２（Ａ））
【００２１】次に、アモルファスシリコン膜に選択的に
レーザー光を照射して、その領域の結晶化をおこなっ
た。レーザーとしてはＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。レーザ
ーのエネルギー密度は、２００〜５００ｍＪ／ｃｍ2 、
例えば３５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０
ショット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃、例えば４００℃に加熱し
た。さらに、還元雰囲気下、５００℃で４時間アニール
して、レーザー照射されなかった領域のアモルファスシ
リコン膜を結晶化させた。この結晶化工程によって、２
種類の結晶シリコン２３ａ、２３ｂが得られた。（図２
（Ｂ））
レーザー光を照射して、その領域の結晶化をおこなっ
た。レーザーとしてはＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。レーザ
ーのエネルギー密度は、２００〜５００ｍＪ／ｃｍ2 、
例えば３５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０
ショット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃、例えば４００℃に加熱し
た。さらに、還元雰囲気下、５００℃で４時間アニール
して、レーザー照射されなかった領域のアモルファスシ
リコン膜を結晶化させた。この結晶化工程によって、２
種類の結晶シリコン２３ａ、２３ｂが得られた。（図２
（Ｂ））
【００２２】その後、このシリコン膜をパターニングし
て、島状シリコン領域２６ａ（周辺駆動回路領域）およ
び２６ｂ（マトリクス画素回路領域）を形成した。さら
に、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ
2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プラズマ
ＣＶＤ法によってＴＦＴのゲイト絶縁膜として、厚さ１
０００Åの酸化珪素２７を形成した。原料には、上記ガ
スに加えて、トリクロロエチレン（Ｃ2 ＨＣｌ3 ）を用
いた。成膜前にチャンバーに酸素を４００ＳＣＣＭ流
し、基板温度３００℃、全圧５Ｐａ、ＲＦパワー１５０
Ｗでプラズマを発生させ、この状態を１０分保った。そ
の後、チャンバーに酸素３００ＳＣＣＭ、ＴＥＯＳを１
５ＳＣＣＭ、トリクロロエチレンを２ＳＣＣＭを導入し
て、酸化珪素膜の成膜をおこなった。基板温度、ＲＦパ
ワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａであ
った。成膜完了後、チャンバーに１００Ｔｏｒｒの水素
を導入し、３５０℃で３５分の水素アニールをおこなっ
た。
て、島状シリコン領域２６ａ（周辺駆動回路領域）およ
び２６ｂ（マトリクス画素回路領域）を形成した。さら
に、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ
2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プラズマ
ＣＶＤ法によってＴＦＴのゲイト絶縁膜として、厚さ１
０００Åの酸化珪素２７を形成した。原料には、上記ガ
スに加えて、トリクロロエチレン（Ｃ2 ＨＣｌ3 ）を用
いた。成膜前にチャンバーに酸素を４００ＳＣＣＭ流
し、基板温度３００℃、全圧５Ｐａ、ＲＦパワー１５０
Ｗでプラズマを発生させ、この状態を１０分保った。そ
の後、チャンバーに酸素３００ＳＣＣＭ、ＴＥＯＳを１
５ＳＣＣＭ、トリクロロエチレンを２ＳＣＣＭを導入し
て、酸化珪素膜の成膜をおこなった。基板温度、ＲＦパ
ワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａであ
った。成膜完了後、チャンバーに１００Ｔｏｒｒの水素
を導入し、３５０℃で３５分の水素アニールをおこなっ
た。
【００２３】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（２％のシリコンを含む）を堆積した。アルミ
ニウムの代わりにタンタル、タングステン、チタン、モ
リブテンでもよい。なお、この酸化珪素２７とアルミニ
ウム膜の成膜工程は連続的におこなうことが望ましい。
そして、アルミニウム膜をパターニングして、ＴＦＴの
ゲイト電極２８ａ、２８ｂ、２８ｃを形成した。さら
に、このアルミニウム配線の表面を陽極酸化して、表面
に酸化物層２９ａ、２９ｂ、２９ｃを形成した。陽極酸
化は、酒石酸の１〜５％エチレングリコール溶液中でお
こなった。得られた酸化物層の厚さは２０００Åであっ
た。（図２（Ｃ））
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（２％のシリコンを含む）を堆積した。アルミ
ニウムの代わりにタンタル、タングステン、チタン、モ
リブテンでもよい。なお、この酸化珪素２７とアルミニ
ウム膜の成膜工程は連続的におこなうことが望ましい。
そして、アルミニウム膜をパターニングして、ＴＦＴの
ゲイト電極２８ａ、２８ｂ、２８ｃを形成した。さら
に、このアルミニウム配線の表面を陽極酸化して、表面
に酸化物層２９ａ、２９ｂ、２９ｃを形成した。陽極酸
化は、酒石酸の１〜５％エチレングリコール溶液中でお
こなった。得られた酸化物層の厚さは２０００Åであっ
た。（図２（Ｃ））
【００２４】次に、プラズマドーピング法によって、シ
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ3 ）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×
１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2
とした。このようにしてＮ型の不純物領域３０ａを形成
した。さらに、今度は左側のＴＦＴ（Ｎチャネル型ＴＦ
Ｔ）をフォトレジストでマスクして、再び、プラズマド
ーピング法で右側の周辺回路領域ＴＦＴ（ＰチャネルＴ
ＦＴ）およびマトリクス領域ＴＦＴのシリコン領域に不
純物（ホウ素）を注入した。ドーピングガスとして、ジ
ボラン（Ｂ2 Ｈ6 ）を用い、加速電圧を５０〜８０ｋ
Ｖ、例えば６５ｋＶとした。ドーズ量は１×１０15〜８
×１０15ｃｍ-2、例えば、先に注入された燐より多い５
×１０15ｃｍ-2とした。このようにしてＰ型の不純物領
域３０ｂ、３０ｃを形成した。
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ3 ）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×
１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2
とした。このようにしてＮ型の不純物領域３０ａを形成
した。さらに、今度は左側のＴＦＴ（Ｎチャネル型ＴＦ
Ｔ）をフォトレジストでマスクして、再び、プラズマド
ーピング法で右側の周辺回路領域ＴＦＴ（ＰチャネルＴ
ＦＴ）およびマトリクス領域ＴＦＴのシリコン領域に不
純物（ホウ素）を注入した。ドーピングガスとして、ジ
ボラン（Ｂ2 Ｈ6 ）を用い、加速電圧を５０〜８０ｋ
Ｖ、例えば６５ｋＶとした。ドーズ量は１×１０15〜８
×１０15ｃｍ-2、例えば、先に注入された燐より多い５
×１０15ｃｍ-2とした。このようにしてＰ型の不純物領
域３０ｂ、３０ｃを形成した。
【００２５】その後、レーザーアニール法によって不純
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いた。レーザーのエネルギー密度は、２００〜
４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、
１か所につき２〜１０ショット、例えば２ショット照射
した。（図２（Ｄ））
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いた。レーザーのエネルギー密度は、２００〜
４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、
１か所につき２〜１０ショット、例えば２ショット照射
した。（図２（Ｄ））
【００２６】続いて、層間絶縁物として厚さ２０００Å
の酸化珪素膜３１をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、さらに、スパッタリング法によっ
て、厚さ５００〜１０００Å、例えば８００Åのインジ
ウム錫酸化膜（ＩＴＯ）を堆積した。そして、これをエ
ッチングして画素電極３２を形成した。さらに、層間絶
縁物３１にコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によって周辺
ドライバー回路ＴＦＴのソース、ドレイン電極・配線３
３ａ、３３ｂ、３３ｃおよび画素回路ＴＦＴの電極・配
線３３ｄ、３３ｅを形成した。以上の工程によって半導
体回路が完成した。（図２（Ｅ））
の酸化珪素膜３１をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、さらに、スパッタリング法によっ
て、厚さ５００〜１０００Å、例えば８００Åのインジ
ウム錫酸化膜（ＩＴＯ）を堆積した。そして、これをエ
ッチングして画素電極３２を形成した。さらに、層間絶
縁物３１にコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によって周辺
ドライバー回路ＴＦＴのソース、ドレイン電極・配線３
３ａ、３３ｂ、３３ｃおよび画素回路ＴＦＴの電極・配
線３３ｄ、３３ｅを形成した。以上の工程によって半導
体回路が完成した。（図２（Ｅ））
【００２７】作製された半導体回路において、周辺ドラ
イバー回路領域のＴＦＴの特性は従来のレーザー結晶化
によって作製されたものとは何ら劣るところはなかっ
た。例えば、本実施例によって作成したシフトレジスタ
は、ドレイン電圧１５Ｖで１１ＭＨｚ、１７Ｖで１６Ｍ
Ｈｚの動作を確認できた。また、信頼性の試験において
も従来のものとの差を見出せなかった。さらに、マトリ
クス領域のＴＦＴ（画素回路）の特性に関しては、リー
ク電流は１０-13 Ａ以下であった。
イバー回路領域のＴＦＴの特性は従来のレーザー結晶化
によって作製されたものとは何ら劣るところはなかっ
た。例えば、本実施例によって作成したシフトレジスタ
は、ドレイン電圧１５Ｖで１１ＭＨｚ、１７Ｖで１６Ｍ
Ｈｚの動作を確認できた。また、信頼性の試験において
も従来のものとの差を見出せなかった。さらに、マトリ
クス領域のＴＦＴ（画素回路）の特性に関しては、リー
ク電流は１０-13 Ａ以下であった。
【００２８】
【発明の効果】本発明によって、同一基板上に、高速動
作が可能な結晶性シリコンＴＦＴを形成すると共に、低
リーク電流を特徴とする結晶性シリコンＴＦＴを形成す
ることができた。この特徴は、両ＴＦＴの活性層の結晶
度に差を設けたからであって、具体的には、上記高速動
作が可能な結晶性シリコンＴＦＴの結晶度と比べ、上記
低リーク電流を特徴とする結晶性シリコンＴＦＴの結晶
度が低いために得られるものである。これを液晶ディス
プレーに応用した場合には、量産性の向上と特性の改善
が図られる。
作が可能な結晶性シリコンＴＦＴを形成すると共に、低
リーク電流を特徴とする結晶性シリコンＴＦＴを形成す
ることができた。この特徴は、両ＴＦＴの活性層の結晶
度に差を設けたからであって、具体的には、上記高速動
作が可能な結晶性シリコンＴＦＴの結晶度と比べ、上記
低リーク電流を特徴とする結晶性シリコンＴＦＴの結晶
度が低いために得られるものである。これを液晶ディス
プレーに応用した場合には、量産性の向上と特性の改善
が図られる。
【００２９】また、本発明は、例えば、５００℃という
ような低温、かつ、４時間という短時間でシリコンの結
晶化をおこなうことによっても、スループットを向上さ
せることができる。加えて、従来、６００℃以上のプロ
セスを採用した場合にはガラス基板の縮みやソリが歩留
り低下の原因として問題となっていたが、本発明を利用
することによってそのような問題点は一気に解消され
た。
ような低温、かつ、４時間という短時間でシリコンの結
晶化をおこなうことによっても、スループットを向上さ
せることができる。加えて、従来、６００℃以上のプロ
セスを採用した場合にはガラス基板の縮みやソリが歩留
り低下の原因として問題となっていたが、本発明を利用
することによってそのような問題点は一気に解消され
た。
【００３０】さらに、このことは、大面積の基板を一度
に処理できることを意味するものである。すなわち、大
面積基板を処理することによって、１枚の基板から多く
の半導体回路（マトリクス回路等）を切りだすことによ
って単価を大幅に低下させることができる。このように
本発明は工業上有益な発明である。
に処理できることを意味するものである。すなわち、大
面積基板を処理することによって、１枚の基板から多く
の半導体回路（マトリクス回路等）を切りだすことによ
って単価を大幅に低下させることができる。このように
本発明は工業上有益な発明である。
【図１】 実施例１の作製工程断面図を示す。
【図２】 実施例２の作製工程断面図を示す。
【図３】 モノリシック型アクティブマトリクス回路
の構成例を示す。
の構成例を示す。
１０・・・基板 １１・・・下地絶縁膜（酸化珪素） １２・・・アモルファスシリコン膜 １３・・・珪化ニッケル膜 １４・・・島状シリコン領域 １５・・・ゲイト絶縁膜（酸化珪素） １６・・・ゲイト電極（燐ドープされたシリコン） １７・・・ソース、ドレイン領域 １８・・・層間絶縁物（酸化珪素） １９・・・画素電極（ＩＴＯ） ２０・・・金属配線・電極（窒化チタン／アルミニウ
ム）
ム）
フロントページの続き (56)参考文献 特開 平２−140915（ＪＰ，Ａ) 特開 昭63−142807（ＪＰ，Ａ) Ｙｕｎｏｓｕｋｅ Ｋａｗａｚｕ，Ｌ ｏｗ−Ｔｅｍｐｅｒａｔｕｔｒｅ Ｃｒ ｙｓｔａｌｌｉｚａｔｉｏｎ ｏｆ Ｈ ｙｄｒｏｇｅｎａｔｅｄ Ａｍｍｏｒｐ ｈｏｕｓ Ｓｉｌｉｃｏｎ Ｉｎｄｕｃ ｅｄ ｂｙ Ｎｉｃｋｅｌ Ｓｉｌｉｃ ｉｄｅ Ｆｏｒｍ，Ｊｐａｎｅｓｅ Ｊ ｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．29，Ｎｏ. 12，Ｐ．2698−2704 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368
Claims (10)
- 【請求項１】絶縁表面上にアモルファスシリコン膜を形
成し、 前記アモルファスシリコン膜に接して触媒元素を有する
物質を形成し、 前記アモルファスシリコン膜にレーザまたは強光を選択
的に照射して、前記レーザまたは強光が選択的に照射さ
れた領域を結晶化した後、熱アニールして、前記レーザ
または強光が照射されなかった領域を結晶化し、 前記レーザまたは強光が選択的に照射された領域、及び
前記レーザまたは強光が照射されなかった領域に、それ
ぞれ薄膜トランジスタの活性層を形成 することを特徴と
する半導体回路の作製方法。 - 【請求項２】絶縁表面上にアモルファスシリコン膜を形
成し、 前記アモルファスシリコン膜に触媒元素を導入し、 前記アモルファスシリコン膜にレーザまたは強光を選択
的に照射して、前記レーザまたは強光が選択的に照射さ
れた領域を結晶化した後、熱アニールして、前記レーザ
または強光が照射されなかった領域を結晶化し、 前記レーザまたは強光が選択的に照射された領域、及び
前記レーザまたは強光が照射されなかった領域に、それ
ぞれ薄膜トランジスタの活性層を形成 することを特徴と
する半導体回路の作製方法。 - 【請求項３】周辺ドライバー回路を構成する第１の薄膜
トランジスタと、アクティブマトリクス回路を構成する
第２の薄膜トランジスタとを有する半導体回路の作製方
法であって、絶縁表面を有する基板上にアモルファスシリコン膜を形
成し、 前記アモルファスシリコン膜に接して触媒元素を有する
物質を形成し、 前記アモルファスシリコン膜 にレーザまたは強光を選択
的に照射して、前記レーザまたは強光が選択的に照射さ
れた領域を結晶化した後、熱アニールして、前記レーザ
または強光が照射されなかった領域を結晶化し、 前記レーザまたは強光が選択的に照射された領域から前
記第１の薄膜トランジス タの活性層をパターニングし、 前記レーザまたは強光が照射されなかった領域から前記
第２の薄膜トランジスタの 活性層をパターニングするこ
とを特徴とする半導体回路の作製方法。 - 【請求項４】周辺ドライバー回路を構成する第１の薄膜
トランジスタと、アクティブマトリクス回路を構成する
第２の薄膜トランジスタとを有する半導体回路の作製方
法であって、絶縁表面を有する 基板上にアモルファスシリコン膜を形
成し、前記アモルファスシリコン膜 に触媒元素を導入し、前記アモルファスシリコン膜 にレーザまたは強光を選択
的に照射して、前記レーザまたは強光が選択的に照射さ
れた領域を結晶化した後、熱アニールして、前記レーザ
または強光が照射されなかった領域を結晶化し、 前記レーザまたは強光が選択的に照射された領域から前
記第１の薄膜トランジスタの活性層をパターニングし、 前記レーザまたは強光が照射されなかった領域から前記
第２の薄膜トランジスタの 活性層をパターニングするこ
とを特徴とする半導体回路の作製方法。 - 【請求項５】請求項１乃至４のいずれか一項において、 前記熱アニールは５８０℃以下の温度で行われることを
特徴とする半導体回路の作製方法。 - 【請求項６】請求項２または４において、 前記触媒元素はイオン注入法により導入されることを特
徴とする半導体回路の作製方法。 - 【請求項７】請求項１乃至６のいずれか一項において、 前記触媒元素はニッケル、鉄、コバルトまたは白金であ
ることを特徴とする半導体回路の作製方法。 - 【請求項８】請求項１乃至７のいずれか一項において、
結晶化される前記アモルファスシリコン膜中の前記触媒
元素の濃度は１×１０16ｃｍ-3以上に導入されることを
特徴とする半導体回路の作製方法。 - 【請求項９】請求項１乃至８のいずれか一項において、結晶化される前記アモルファスシリコン膜 中の前記触媒
元素の濃度は１×１０20ｃｍ-3を越えずに導入されるこ
とを特徴とする半導体回路の作製方法。 - 【請求項１０】請求項８または９において、 前記触媒元素の濃度は、２次イオン質量分析法によって
測定された値で定義されることを特徴とする半導体回路
の作製方法。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7900493A JP3359690B2 (ja) | 1993-03-12 | 1993-03-12 | 半導体回路の作製方法 |
| TW083101947A TW241377B (ja) | 1993-03-12 | 1994-03-07 | |
| US08/207,185 US5569610A (en) | 1993-03-12 | 1994-03-08 | Method of manufacturing multiple polysilicon TFTs with varying degrees of crystallinity |
| CN94104267A CN1092844C (zh) | 1993-03-12 | 1994-03-12 | 制造半导体器件的方法 |
| CNB991267273A CN1157759C (zh) | 1993-03-12 | 1994-03-12 | 制造半导体器件的方法 |
| KR1019940004934A KR0171437B1 (ko) | 1993-03-12 | 1994-03-12 | 반도체 회로 및 그 제조 방법 |
| CNB011166339A CN1305107C (zh) | 1993-03-12 | 1994-03-12 | 半导体电路的制造方法 |
| US08/354,502 US5614733A (en) | 1993-03-12 | 1994-12-12 | Semiconductor device having crystalline thin film transistors |
| US08/630,628 US5783468A (en) | 1993-03-12 | 1996-04-10 | Semiconductor circuit and method of fabricating the same |
| US09/112,226 US6642073B1 (en) | 1993-03-12 | 1998-07-09 | Semiconductor circuit and method of fabricating the same |
| CNB991103912A CN1136612C (zh) | 1993-03-12 | 1999-07-16 | 半导体电路及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7900493A JP3359690B2 (ja) | 1993-03-12 | 1993-03-12 | 半導体回路の作製方法 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000069371A Division JP3330922B2 (ja) | 1993-03-12 | 2000-03-13 | 半導体回路の作製方法 |
| JP2000069380A Division JP2000277746A (ja) | 2000-01-01 | 2000-03-13 | 半導体回路の作製方法 |
| JP2000069375A Division JP3330923B2 (ja) | 1993-03-12 | 2000-03-13 | 半導体回路の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06267988A JPH06267988A (ja) | 1994-09-22 |
| JP3359690B2 true JP3359690B2 (ja) | 2002-12-24 |
Family
ID=13677814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7900493A Expired - Lifetime JP3359690B2 (ja) | 1993-03-12 | 1993-03-12 | 半導体回路の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3359690B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3255942B2 (ja) * | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| US5569936A (en) * | 1993-03-12 | 1996-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing crystallization catalyst |
| JP3329512B2 (ja) * | 1993-03-22 | 2002-09-30 | 株式会社半導体エネルギー研究所 | 半導体回路およびその作製方法 |
| JP3402380B2 (ja) * | 1993-03-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体回路およびその作製方法 |
| JP3347804B2 (ja) * | 1993-03-22 | 2002-11-20 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| KR100319332B1 (ko) | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| US6242289B1 (en) * | 1995-09-08 | 2001-06-05 | Semiconductor Energy Laboratories Co., Ltd. | Method for producing semiconductor device |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| KR100265179B1 (ko) * | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
| US7075002B1 (en) | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
| US6830616B1 (en) | 1997-02-10 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor and manufacturing method of semiconductor device |
| JP3331999B2 (ja) | 1999-02-09 | 2002-10-07 | 日本電気株式会社 | 半導体薄膜の製造方法 |
-
1993
- 1993-03-12 JP JP7900493A patent/JP3359690B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｙｕｎｏｓｕｋｅ Ｋａｗａｚｕ，Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｔｒｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｏｆ Ｈｙｄｒｏｇｅｎａｔｅｄ Ａｍｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ Ｉｎｄｕｃｅｄ ｂｙ Ｎｉｃｋｅｌ Ｓｉｌｉｃｉｄｅ Ｆｏｒｍ，Ｊｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．２９，Ｎｏ．１２，Ｐ．２６９８−２７０４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06267988A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677549A (en) | Semiconductor device having a plurality of crystalline thin film transistors | |
| US5569610A (en) | Method of manufacturing multiple polysilicon TFTs with varying degrees of crystallinity | |
| US5595923A (en) | Method of forming a thin film transistor | |
| JP3442500B2 (ja) | 半導体回路の作製方法 | |
| US5858823A (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
| JP3637069B2 (ja) | 半導体装置の作製方法 | |
| JPH06267849A (ja) | 半導体素子の作製方法 | |
| JP3359689B2 (ja) | 半導体回路およびその作製方法 | |
| JP3359690B2 (ja) | 半導体回路の作製方法 | |
| JP3431682B2 (ja) | 半導体回路の作製方法 | |
| JPH06267980A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JP3514891B2 (ja) | 半導体装置およびその作製方法 | |
| JP3431681B2 (ja) | 半導体回路の作製方法 | |
| JP3238581B2 (ja) | 半導体回路 | |
| JP3359691B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3330923B2 (ja) | 半導体回路の作製方法 | |
| JP3330922B2 (ja) | 半導体回路の作製方法 | |
| JP3316201B2 (ja) | 半導体回路 | |
| JP3431903B2 (ja) | 半導体回路及び半導体装置 | |
| JP2000277746A (ja) | 半導体回路の作製方法 | |
| JP3238684B2 (ja) | 半導体回路の作製方法 | |
| JP3431902B2 (ja) | 半導体回路の作製方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3369530B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2000269502A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |