JP3331999B2 - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法Info
- Publication number
- JP3331999B2 JP3331999B2 JP03099699A JP3099699A JP3331999B2 JP 3331999 B2 JP3331999 B2 JP 3331999B2 JP 03099699 A JP03099699 A JP 03099699A JP 3099699 A JP3099699 A JP 3099699A JP 3331999 B2 JP3331999 B2 JP 3331999B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- cap
- manufacturing
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 68
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010408 film Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 27
- 239000003054 catalyst Substances 0.000 claims description 25
- 230000003197 catalytic effect Effects 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 238000004050 hot filament vapor deposition Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 238000010276 construction Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 239000011521 glass Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007715 excimer laser crystallization Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Catalysts (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体薄膜の製造
方法に係わり、特に、均一でしかも結晶粒子の粒径が大
きい半導体薄膜の製造を可能にした半導体薄膜の製造方
法に関する。
方法に係わり、特に、均一でしかも結晶粒子の粒径が大
きい半導体薄膜の製造を可能にした半導体薄膜の製造方
法に関する。
【０００２】
【従来の技術】近年、ｐｏｌｙ−Ｓｉ薄膜トランジスタ
により、安価なガラス基板上に駆動回路を備えた液晶表
示装置を形成することが可能となっている。ｐｏｌｙ−
Ｓｉ薄膜の形成法としては、プロセス温度の低温化およ
び高スループット化の観点から、エキシマレーザ光を照
射することにより非晶質ケイ素薄膜（ａ−Ｓｉ薄膜）を
結晶化させてｐｏｌｙ−Ｓｉ薄膜を得るエキシマレーザ
結晶化法が用いられている。
により、安価なガラス基板上に駆動回路を備えた液晶表
示装置を形成することが可能となっている。ｐｏｌｙ−
Ｓｉ薄膜の形成法としては、プロセス温度の低温化およ
び高スループット化の観点から、エキシマレーザ光を照
射することにより非晶質ケイ素薄膜（ａ−Ｓｉ薄膜）を
結晶化させてｐｏｌｙ−Ｓｉ薄膜を得るエキシマレーザ
結晶化法が用いられている。
【０００３】エキシマレーザ結晶化法は、均一性が得ら
れないという欠点があり、この問題を回避するために、
例えば、特許第２７７６２７６号公報に開示されている
ように、ａ−Ｓｉ薄膜上にキャップ膜としてＳｉＯ2 薄
膜を堆積してレーザ結晶化を行うキャップアニール法に
より、ｐｏｌｙ−Ｓｉ薄膜表面を平坦化する技術が開発
されている。ところがキャップアニール法では、キャッ
プ膜／ａ−Ｓｉ薄膜界面が結晶化時の核発生サイトとな
るため、得られる結晶粒の大きさが制限されてしまうと
いう問題がある。そのためｐｏｌｙ−Ｓｉ薄膜トランジ
スタ（ＴＦＴ）の電界効果移動度が１００ｃｍ2 ／Ｖｓ
程度に留まり、液晶表示装置等は実現できても、ＤＲＡ
Ｍ等の高周波数駆動の高集積回路の実現は不可能であっ
た。
れないという欠点があり、この問題を回避するために、
例えば、特許第２７７６２７６号公報に開示されている
ように、ａ−Ｓｉ薄膜上にキャップ膜としてＳｉＯ2 薄
膜を堆積してレーザ結晶化を行うキャップアニール法に
より、ｐｏｌｙ−Ｓｉ薄膜表面を平坦化する技術が開発
されている。ところがキャップアニール法では、キャッ
プ膜／ａ−Ｓｉ薄膜界面が結晶化時の核発生サイトとな
るため、得られる結晶粒の大きさが制限されてしまうと
いう問題がある。そのためｐｏｌｙ−Ｓｉ薄膜トランジ
スタ（ＴＦＴ）の電界効果移動度が１００ｃｍ2 ／Ｖｓ
程度に留まり、液晶表示装置等は実現できても、ＤＲＡ
Ｍ等の高周波数駆動の高集積回路の実現は不可能であっ
た。
【０００４】ｐｏｌｙ−Ｓｉ薄膜形成技術としては、こ
の他に、例えば特開平６−２６７９８８号公報及び特開
平８−６９９６７号公報に開示されているように、触媒
元素を用いてａ−Ｓｉ薄膜の結晶化を助長する技術が知
られている。しかしながら、触媒元素を用いた場合、ｐ
ｏｌｙ−Ｓｉ薄膜中に触媒元素が残存するため、例え
ば、特開平１０−２３３３６３号公報に開示されている
ように、熱処理等の特殊な触媒元素除去工程が必要であ
った。
の他に、例えば特開平６−２６７９８８号公報及び特開
平８−６９９６７号公報に開示されているように、触媒
元素を用いてａ−Ｓｉ薄膜の結晶化を助長する技術が知
られている。しかしながら、触媒元素を用いた場合、ｐ
ｏｌｙ−Ｓｉ薄膜中に触媒元素が残存するため、例え
ば、特開平１０−２３３３６３号公報に開示されている
ように、熱処理等の特殊な触媒元素除去工程が必要であ
った。
【０００５】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、工程を増やすこと
なく、均一でしかも結晶粒子の粒径の大きな半導体薄膜
を得ることを可能にした新規な半導体薄膜の製造方法を
提供するものである。
した従来技術の欠点を改良し、特に、工程を増やすこと
なく、均一でしかも結晶粒子の粒径の大きな半導体薄膜
を得ることを可能にした新規な半導体薄膜の製造方法を
提供するものである。
【０００６】
【課題を解決するための手段】 本発明は上記した目的
を達成するため、基本的には、以下に記載されたような
技術構成を採用するものである。 即ち、本発明に係わ
る半導体薄膜の製造方法の第１態様は、絶縁基板上に非
単結晶薄膜半導体と触媒元素を含むキャップ膜を順に形
成し、このキャップ膜上からエキシマレーザ光を照射し
た後、前記キャップ膜をハロゲンを含むガスによるドラ
イエッチ法で除去すると共に、前記触媒元素を除去する
ことを特徴とするものであり、又、第２態様は、絶縁基
板上に非単結晶薄膜半導体と触媒元素を含むキャップ膜
を順に形成し、このキャップ膜上からエキシマレーザ光
を照射した後、前記キャップ膜をフッ酸洗浄およびＲＣ
Ａ洗浄により除去すると共に、前記触媒元素を除去する
ことを特徴とするものであり、又、第３態様は前記キャ
ップ膜に前記非単結晶薄膜半導体の結晶化を助長せしめ
るための触媒元素添加し、その後、エキシマレーザ光を
照射することを特徴とするものであり、又、第４態様
は、前記キャップ膜は、スパッタ法又はホットワイヤー
ＣＶＤ法で成膜することを特徴とするものであり、又、
第５態様は、前記キャップ膜の膜厚は、少なくとも１０
０Åの膜厚であることを特徴とするものであり、又、第
６態様は、前記触媒元素が、Ｎｉ、Ｐｔ、Ｐｄ、Ｃｏ、
Ｆｅ、Ｃｕ、Ａｕ、Ａｇ、Ｃｒの内の一種又は複数種類
の元素であることを特徴とするものであり、又、第７態
様は、前記キャップ膜は、シリコン酸化膜であることを
特徴とするものである。
を達成するため、基本的には、以下に記載されたような
技術構成を採用するものである。 即ち、本発明に係わ
る半導体薄膜の製造方法の第１態様は、絶縁基板上に非
単結晶薄膜半導体と触媒元素を含むキャップ膜を順に形
成し、このキャップ膜上からエキシマレーザ光を照射し
た後、前記キャップ膜をハロゲンを含むガスによるドラ
イエッチ法で除去すると共に、前記触媒元素を除去する
ことを特徴とするものであり、又、第２態様は、絶縁基
板上に非単結晶薄膜半導体と触媒元素を含むキャップ膜
を順に形成し、このキャップ膜上からエキシマレーザ光
を照射した後、前記キャップ膜をフッ酸洗浄およびＲＣ
Ａ洗浄により除去すると共に、前記触媒元素を除去する
ことを特徴とするものであり、又、第３態様は前記キャ
ップ膜に前記非単結晶薄膜半導体の結晶化を助長せしめ
るための触媒元素添加し、その後、エキシマレーザ光を
照射することを特徴とするものであり、又、第４態様
は、前記キャップ膜は、スパッタ法又はホットワイヤー
ＣＶＤ法で成膜することを特徴とするものであり、又、
第５態様は、前記キャップ膜の膜厚は、少なくとも１０
０Åの膜厚であることを特徴とするものであり、又、第
６態様は、前記触媒元素が、Ｎｉ、Ｐｔ、Ｐｄ、Ｃｏ、
Ｆｅ、Ｃｕ、Ａｕ、Ａｇ、Ｃｒの内の一種又は複数種類
の元素であることを特徴とするものであり、又、第７態
様は、前記キャップ膜は、シリコン酸化膜であることを
特徴とするものである。
【０００７】
【発明の実施の形態】本発明に係わる半導体薄膜の製造
方法は、エキシマレーザ結晶化法を用い、透光性絶縁膜
（キャップ膜）越しにａ−Ｓｉ薄膜にレーザ照射してｐ
ｏｌｙ−Ｓｉ薄膜を得るキャップアニール法において、
キャップ膜中にａ−Ｓｉの結晶化を助長する触媒元素を
添加することにより、得られるｐｏｌｙ−Ｓｉ薄膜の粒
径を拡大したことにある。キャップ膜を用いることによ
り、ａ−Ｓｉ膜中に深く触媒元素が混入することがな
い。ａ−Ｓｉ膜中に浅く混入された触媒元素は、レーザ
アニール後にｐｏｌｙ−Ｓｉ／キャップ膜界面に析出す
る。従って、キャップ膜の除去と同時に触媒元素も除去
されるため、新たな触媒元素除去工程が不用であり、ｐ
ｏｌｙ−Ｓｉ膜中に触媒元素が残存することがない。
方法は、エキシマレーザ結晶化法を用い、透光性絶縁膜
（キャップ膜）越しにａ−Ｓｉ薄膜にレーザ照射してｐ
ｏｌｙ−Ｓｉ薄膜を得るキャップアニール法において、
キャップ膜中にａ−Ｓｉの結晶化を助長する触媒元素を
添加することにより、得られるｐｏｌｙ−Ｓｉ薄膜の粒
径を拡大したことにある。キャップ膜を用いることによ
り、ａ−Ｓｉ膜中に深く触媒元素が混入することがな
い。ａ−Ｓｉ膜中に浅く混入された触媒元素は、レーザ
アニール後にｐｏｌｙ−Ｓｉ／キャップ膜界面に析出す
る。従って、キャップ膜の除去と同時に触媒元素も除去
されるため、新たな触媒元素除去工程が不用であり、ｐ
ｏｌｙ−Ｓｉ膜中に触媒元素が残存することがない。
【０００８】図１に、本発明による断面図を示す。ガラ
ス基板１上のａ−Ｓｉ薄膜２上にＳｉＯ2 薄膜５を形成
する。このＳｉＯ2 薄膜５にはａ−Ｓｉの結晶化を助長
する触媒元素（Ｎｉ、Ｐｔ、Ｐｄ、Ｃｏ、Ｆｅ、Ｃｕ、
Ａｕ、Ａｇ等）が添加されている。ＳｉＯ2 薄膜５上よ
りエキシマレーザ光を用いてａ−Ｓｉ薄膜２をレーザ結
晶化する。キャップ膜５中に添加された触媒元素によ
り、Ｓｉの結晶化が助長され、大粒径を有するｐｏｌｙ
−Ｓｉ薄膜４が形成される。また、この時、キャップ膜
５によりｐｏｌｙ−Ｓｉ薄膜４表面は平坦化される。次
にキャップ膜５を除去するが、この時、同時に触媒元素
も除去される。
ス基板１上のａ−Ｓｉ薄膜２上にＳｉＯ2 薄膜５を形成
する。このＳｉＯ2 薄膜５にはａ−Ｓｉの結晶化を助長
する触媒元素（Ｎｉ、Ｐｔ、Ｐｄ、Ｃｏ、Ｆｅ、Ｃｕ、
Ａｕ、Ａｇ等）が添加されている。ＳｉＯ2 薄膜５上よ
りエキシマレーザ光を用いてａ−Ｓｉ薄膜２をレーザ結
晶化する。キャップ膜５中に添加された触媒元素によ
り、Ｓｉの結晶化が助長され、大粒径を有するｐｏｌｙ
−Ｓｉ薄膜４が形成される。また、この時、キャップ膜
５によりｐｏｌｙ−Ｓｉ薄膜４表面は平坦化される。次
にキャップ膜５を除去するが、この時、同時に触媒元素
も除去される。
【０００９】従って、工程数を増やすことなく平坦性に
優れ、大粒径を有するｐｏｌｙ−Ｓｉ薄膜が形成でき、
その結果、高均一で高移動度を有するｐｏｌｙ−Ｓｉ薄
膜トランジスタ素子が実現可能となる。
優れ、大粒径を有するｐｏｌｙ−Ｓｉ薄膜が形成でき、
その結果、高均一で高移動度を有するｐｏｌｙ−Ｓｉ薄
膜トランジスタ素子が実現可能となる。
【００１０】
【実施例】以下に、本発明に係わる半導体薄膜の製造方
法の具体例を図面を参照しながら詳細に説明する。 （第１の具体例）図２は、本発明に係わる半導体薄膜の
製造方法の具体例の構造を示す図であって、この図２に
は、絶縁基板１上に非単結晶薄膜半導体２と触媒元素を
含むキャップ膜５を順に形成し、このキャップ膜５上か
らエキシマレーザ光８を照射した後、前記キャップ膜５
の除去を行うことを特徴とする半導体薄膜の製造方法が
示されている。
法の具体例を図面を参照しながら詳細に説明する。 （第１の具体例）図２は、本発明に係わる半導体薄膜の
製造方法の具体例の構造を示す図であって、この図２に
は、絶縁基板１上に非単結晶薄膜半導体２と触媒元素を
含むキャップ膜５を順に形成し、このキャップ膜５上か
らエキシマレーザ光８を照射した後、前記キャップ膜５
の除去を行うことを特徴とする半導体薄膜の製造方法が
示されている。
【００１１】以下に、本発明を更に詳細に説明する。カ
バー膜としてＳｉＯ2 薄膜が膜厚２０００Åとなるよう
にプラズマ化学気相堆積（ＰＥＣＶＤ）法により成膜さ
れているガラス基板１上にａ−Ｓｉ薄膜２を成膜した。
成膜法としては、減圧化学気相堆積（ＬＰＣＶＤ）法、
ＰＥＣＶＤ法、スパッタ法などが有るが、ここでは膜中
にガスを含まないＬＰＣＶＤ法を用いた。ａ−Ｓｉ薄膜
２の膜厚は５００Åとした。次に、ＬＰＣＶＤ法により
キャップ膜５となるＳｉＯ2 膜を成膜した。ここでは、
キャップ膜５中には特に触媒元素は含まれていない。膜
厚は、レーザアニール時の平坦化効果を生む必要最小限
度の１００Åとした。
バー膜としてＳｉＯ2 薄膜が膜厚２０００Åとなるよう
にプラズマ化学気相堆積（ＰＥＣＶＤ）法により成膜さ
れているガラス基板１上にａ−Ｓｉ薄膜２を成膜した。
成膜法としては、減圧化学気相堆積（ＬＰＣＶＤ）法、
ＰＥＣＶＤ法、スパッタ法などが有るが、ここでは膜中
にガスを含まないＬＰＣＶＤ法を用いた。ａ−Ｓｉ薄膜
２の膜厚は５００Åとした。次に、ＬＰＣＶＤ法により
キャップ膜５となるＳｉＯ2 膜を成膜した。ここでは、
キャップ膜５中には特に触媒元素は含まれていない。膜
厚は、レーザアニール時の平坦化効果を生む必要最小限
度の１００Åとした。
【００１２】次に、イオン注入法を用いてキャップ膜５
にＮｉイオンを注入して触媒元素を含むキャップ膜５を
形成した。イオン注入の加速電圧は１０ｋｅＶとした。
このときの触媒元素を含むキャップ膜５のａ−Ｓｉ薄膜
界面近傍に含まれるＮｉイオン濃度は８×１０17ｃｍ-3
となった。イオン濃度は、キャップ膜厚、加速電圧、注
入量などで制御可能である。また、イオン濃度制御のた
め、キャップ膜５上にレジストを塗っても良い。
にＮｉイオンを注入して触媒元素を含むキャップ膜５を
形成した。イオン注入の加速電圧は１０ｋｅＶとした。
このときの触媒元素を含むキャップ膜５のａ−Ｓｉ薄膜
界面近傍に含まれるＮｉイオン濃度は８×１０17ｃｍ-3
となった。イオン濃度は、キャップ膜厚、加速電圧、注
入量などで制御可能である。また、イオン濃度制御のた
め、キャップ膜５上にレジストを塗っても良い。
【００１３】次に触媒元素を含むキャップ膜上からＸｅ
Ｃｌレーザをスキャン照射した。照射エネルギーは４５
０ｍＪ／ｃｍ2 でビーム重ね率は９０％とした。レーザ
照射によるＳｉの溶融・再結晶化において、キャップ膜
界面付近は高応力化にあり、そのためＳｉ液相から吐き
出された不純物が凝集しやすい。特に、ＳｉＯ2 とＮ
ｉ、Ｆｅ、Ｃｒなどの組み合わせで、この凝集作用は顕
著であった。形成されたｐｏｌｙ−Ｓｉ薄膜４の平均粒
径は約４３０ｎｍであり、膜厚方向に成長しきった柱結
晶が形成された。また、このときのＡＦＭで評価した表
面凹凸は６．８ｎｍであった。一方、図４に示した従来
法でキャップアニールを行った場合、平坦性は同程度な
がら、平均粒径が５０ｎｍ程度の２層化した細かなｐｏ
ｌｙ−Ｓｉ組織となった。次に、バッファードフッ酸洗
浄、ＲＣＡ洗浄（Ｈ2 Ｏ2 ／ＨＣｌ）、希フッ酸洗浄を
順に行い、触媒元素を含むキャップ膜５を除去した。こ
の時、同時に触媒元素も除去された。このようにして作
成したｐｏｌｙ−Ｓｉ薄膜を用いて薄膜トランジスタを
作成したところ、電界効果移動度が３６０ｃｍ2 ／Ｖｓ
で、バラツキが５％以内の高移動度且つ高均一特性が実
現された。
Ｃｌレーザをスキャン照射した。照射エネルギーは４５
０ｍＪ／ｃｍ2 でビーム重ね率は９０％とした。レーザ
照射によるＳｉの溶融・再結晶化において、キャップ膜
界面付近は高応力化にあり、そのためＳｉ液相から吐き
出された不純物が凝集しやすい。特に、ＳｉＯ2 とＮ
ｉ、Ｆｅ、Ｃｒなどの組み合わせで、この凝集作用は顕
著であった。形成されたｐｏｌｙ−Ｓｉ薄膜４の平均粒
径は約４３０ｎｍであり、膜厚方向に成長しきった柱結
晶が形成された。また、このときのＡＦＭで評価した表
面凹凸は６．８ｎｍであった。一方、図４に示した従来
法でキャップアニールを行った場合、平坦性は同程度な
がら、平均粒径が５０ｎｍ程度の２層化した細かなｐｏ
ｌｙ−Ｓｉ組織となった。次に、バッファードフッ酸洗
浄、ＲＣＡ洗浄（Ｈ2 Ｏ2 ／ＨＣｌ）、希フッ酸洗浄を
順に行い、触媒元素を含むキャップ膜５を除去した。こ
の時、同時に触媒元素も除去された。このようにして作
成したｐｏｌｙ−Ｓｉ薄膜を用いて薄膜トランジスタを
作成したところ、電界効果移動度が３６０ｃｍ2 ／Ｖｓ
で、バラツキが５％以内の高移動度且つ高均一特性が実
現された。
【００１４】キャップ膜除去の際にＲＣＡ洗浄を用いず
にバッファードフッ酸洗浄のみ行った場合は、ＴＦＴ特
性上に不純物元素の影響によるリーク電流の著しい増大
が観察された。従って、ｐｏｌｙ−Ｓｉ／キャップ膜界
面に析出している触媒元素の完全な除去にはＲＣＡ洗浄
が必要である。しかしながら触媒元素の除去にあたり、
スループットの顕著な低下を引き起こす加熱処理は不必
要であった。
にバッファードフッ酸洗浄のみ行った場合は、ＴＦＴ特
性上に不純物元素の影響によるリーク電流の著しい増大
が観察された。従って、ｐｏｌｙ−Ｓｉ／キャップ膜界
面に析出している触媒元素の完全な除去にはＲＣＡ洗浄
が必要である。しかしながら触媒元素の除去にあたり、
スループットの顕著な低下を引き起こす加熱処理は不必
要であった。
【００１５】（第２の具体例）ガラス基板上にカバー膜
としてＳｉＮ膜をＰＥＣＶＤ法により１０００Å、及び
ＬＰＣＶＤ法によりａ−Ｓｉ膜を７５０Åを順に成膜し
た。次に、ＲＦスパッタ法によりＳｉＯ2 膜を１１００
Å成膜した。このとき、ＳｉＯ2 膜中にスパッタ室のチ
ャンバ材質であるステンレス構成元素が不純物として混
入された。この時、Ｆｅが６×１０17ｃｍ-3、Ｃｒが９
×１０16ｃｍ-3であった。
としてＳｉＮ膜をＰＥＣＶＤ法により１０００Å、及び
ＬＰＣＶＤ法によりａ−Ｓｉ膜を７５０Åを順に成膜し
た。次に、ＲＦスパッタ法によりＳｉＯ2 膜を１１００
Å成膜した。このとき、ＳｉＯ2 膜中にスパッタ室のチ
ャンバ材質であるステンレス構成元素が不純物として混
入された。この時、Ｆｅが６×１０17ｃｍ-3、Ｃｒが９
×１０16ｃｍ-3であった。
【００１６】次に、ＫｒＦレーザを、上記のＦｅ、Ｃｒ
の触媒元素を含むキャップ膜上より照射してｐｏｌｙ−
Ｓｉ薄膜を形成した。ここで照射強度を４８０ｍＪ／ｃ
ｍ2、ビーム重ね率を９５％とした。ｐｏｌｙ−Ｓｉ薄
膜の平均結晶粒径及び表面凹凸は、夫々、３９０ｎｍ及
び５．４ｎｍであった。次に、ドライエッチング法を用
いてキャップ膜を除去した。ドライエッチ条件としては
ＣＦ4 ガス流量４０ｓｃｃｍ、Ｏ2 ガス流量１０ｓｃｃ
ｍ、圧力６Ｐａ、放電出力５００Ｗとした。以上の方法
により作成したｐｏｌｙ−Ｓｉ薄膜を用いて薄膜トラン
ジスタを作成したところ、電界効果移動度が３１０ｃｍ
2 ／Ｖｓでバラツキが５％以内の高移動度且つ高均一特
性が実現された。ドライエッチガスにハロゲンが含まれ
ているため、触媒元素の除去能力が高く、キャップ膜の
除去と同時に界面近傍の触媒元素までもが除去可能であ
った。
の触媒元素を含むキャップ膜上より照射してｐｏｌｙ−
Ｓｉ薄膜を形成した。ここで照射強度を４８０ｍＪ／ｃ
ｍ2、ビーム重ね率を９５％とした。ｐｏｌｙ−Ｓｉ薄
膜の平均結晶粒径及び表面凹凸は、夫々、３９０ｎｍ及
び５．４ｎｍであった。次に、ドライエッチング法を用
いてキャップ膜を除去した。ドライエッチ条件としては
ＣＦ4 ガス流量４０ｓｃｃｍ、Ｏ2 ガス流量１０ｓｃｃ
ｍ、圧力６Ｐａ、放電出力５００Ｗとした。以上の方法
により作成したｐｏｌｙ−Ｓｉ薄膜を用いて薄膜トラン
ジスタを作成したところ、電界効果移動度が３１０ｃｍ
2 ／Ｖｓでバラツキが５％以内の高移動度且つ高均一特
性が実現された。ドライエッチガスにハロゲンが含まれ
ているため、触媒元素の除去能力が高く、キャップ膜の
除去と同時に界面近傍の触媒元素までもが除去可能であ
った。
【００１７】（第３の具体例）本発明の第３の具体例を
図３を用いて説明する。ガラス基板上にＳｉＯ2 膜をＰ
ＥＣＶＤ法により１０００Å成膜した後に、ａ−Ｓｉ膜
を５００Å成膜した。４００度のアニールを３０分施
し、ａ−Ｓｉ膜の脱水素処理を行った。次に、図３に示
すようなホットワイヤーＣＶＤ法によりＳｉＯ2 膜を５
００Å成膜した。ワイヤー７としてはＰｔワイヤーを用
い、ワイヤー温度１１００度、基板ワイヤー間距離２０
ｍｍ、シランガス流量２０ｓｃｃｍ、Ｎ2 Ｏガス流量４
００ｓｃｃｍ、Ｈｅガス流量１００ｓｃｃｍ、基板温度
３５０度とした。このとき、ＳｉＯ2 膜中にＰｔが不純
物として混入され、その濃度は１×１０18ｃｍ-3であっ
た。
図３を用いて説明する。ガラス基板上にＳｉＯ2 膜をＰ
ＥＣＶＤ法により１０００Å成膜した後に、ａ−Ｓｉ膜
を５００Å成膜した。４００度のアニールを３０分施
し、ａ−Ｓｉ膜の脱水素処理を行った。次に、図３に示
すようなホットワイヤーＣＶＤ法によりＳｉＯ2 膜を５
００Å成膜した。ワイヤー７としてはＰｔワイヤーを用
い、ワイヤー温度１１００度、基板ワイヤー間距離２０
ｍｍ、シランガス流量２０ｓｃｃｍ、Ｎ2 Ｏガス流量４
００ｓｃｃｍ、Ｈｅガス流量１００ｓｃｃｍ、基板温度
３５０度とした。このとき、ＳｉＯ2 膜中にＰｔが不純
物として混入され、その濃度は１×１０18ｃｍ-3であっ
た。
【００１８】次に、上記Ｐｔの触媒元素を含むキャップ
膜上からＸｅＣｌレーザをスキャン照射した。照射エネ
ルギーは３３０ｍＪ／ｃｍ2 でビーム重ね率は９０％と
した。ｐｏｌｙ−Ｓｉ薄膜の平均結晶粒径及び表面凹凸
は、夫々、６８０ｎｍ及び６．１ｎｍであった。次に第
２の具体例と同条件のドライエッチ法を用いてキャップ
膜を除去した。
膜上からＸｅＣｌレーザをスキャン照射した。照射エネ
ルギーは３３０ｍＪ／ｃｍ2 でビーム重ね率は９０％と
した。ｐｏｌｙ−Ｓｉ薄膜の平均結晶粒径及び表面凹凸
は、夫々、６８０ｎｍ及び６．１ｎｍであった。次に第
２の具体例と同条件のドライエッチ法を用いてキャップ
膜を除去した。
【００１９】なお、触媒元素としては、Ｎｉ、Ｐｔ、Ｐ
ｄ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｕ、Ａｇの内の一種又は複数
種類の元素であれば良い。
ｄ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｕ、Ａｇの内の一種又は複数
種類の元素であれば良い。
【００２０】
【発明の効果】本発明に係わる半導体薄膜の製造方法
は、上述のように構成したので、工程数を増やすことな
く平坦性に優れ、大粒径を有するｐｏｌｙ−Ｓｉ薄膜を
形成でき、その結果、高均一で高移動度を有するｐｏｌ
ｙ−Ｓｉ薄膜トランジスタ素子の実現が可能になった。
は、上述のように構成したので、工程数を増やすことな
く平坦性に優れ、大粒径を有するｐｏｌｙ−Ｓｉ薄膜を
形成でき、その結果、高均一で高移動度を有するｐｏｌ
ｙ−Ｓｉ薄膜トランジスタ素子の実現が可能になった。
【図１】本発明に係わる半導体薄膜の製造方法の実施の
形態を示す図である。
形態を示す図である。
【図２】第１の具体例の各工程を示す断面図である。
【図３】第３の具体例の各工程を示す断面図である。
【図４】第１の具体例の効果を説明するための、従来の
技術を説明する図である。
技術を説明する図である。
１ ガラス基板 ２ ａ−Ｓｉ薄膜 ４ ｐｏｌｙ−Ｓｉ薄膜 ５ キャップ層 ８ エキシマレーザ光
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｂ０１Ｊ 23/70 Ｂ０１Ｊ 23/70 Ｍ 23/755 23/86 Ｍ 23/86 23/89 Ｍ 23/89 23/74 ３２１Ｍ Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｇ 29/786 (56)参考文献 特開 平７−307286（ＪＰ，Ａ) 特開 平７−162004（ＪＰ，Ａ) 特開 平５−21339（ＪＰ，Ａ) 特開 平11−67663（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20
Claims (7)
- 【請求項１】 絶縁基板上に非単結晶薄膜半導体と触媒
元素を含むキャップ膜を順に形成し、このキャップ膜上
からエキシマレーザ光を照射した後、前記キャップ膜を
ハロゲンを含むガスによるドライエッチ法で除去すると
共に、前記触媒元素を除去することを特徴とする半導体
薄膜の製造方法。 - 【請求項２】 絶縁基板上に非単結晶薄膜半導体と触媒
元素を含むキャップ膜を順に形成し、このキャップ膜上
からエキシマレーザ光を照射した後、前記キャップ膜を
フッ酸洗浄およびＲＣＡ洗浄により除去すると共に、前
記触媒元素を除去することを特徴とする半導体薄膜の製
造方法。 - 【請求項３】 前記キャップ膜に前記非単結晶薄膜半導
体の結晶化を助長せしめるための触媒元素添加し、その
後、エキシマレーザ光を照射することを特徴とする請求
項１又は２記載の半導体薄膜の製造方法。 - 【請求項４】 前記キャップ膜は、スパッタ法又はホッ
トワイヤーＣＶＤ法で成膜することを特徴とする請求項
１乃至３記載の半導体薄膜の製造方法。 - 【請求項５】 前記キャップ膜の膜厚は、少なくとも１
００Åの膜厚であることを特徴とする請求項１乃至４の
何れかに記載の半導体薄膜の製造方法。 - 【請求項６】 前記触媒元素が、Ｎｉ、Ｐｔ、Ｐｄ、Ｃ
ｏ、Ｆｅ、Ｃｕ、Ａｕ、Ａｇ、Ｃｒの内の一種又は複数
種類の元素であることを特徴とする請求項１乃至５の何
れかに記載の半導体薄膜の製造方法。 - 【請求項７】 前記キャップ膜は、シリコン酸化膜であ
ることを特徴とする請求項１乃至６の何れかに記載の半
導体薄膜の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03099699A JP3331999B2 (ja) | 1999-02-09 | 1999-02-09 | 半導体薄膜の製造方法 |
| US09/498,619 US6391747B1 (en) | 1999-02-09 | 2000-02-07 | Method for forming polycrystalline silicon film |
| KR10-2000-0005956A KR100392120B1 (ko) | 1999-02-09 | 2000-02-09 | 다결정 실리콘 막의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03099699A JP3331999B2 (ja) | 1999-02-09 | 1999-02-09 | 半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000228360A JP2000228360A (ja) | 2000-08-15 |
| JP3331999B2 true JP3331999B2 (ja) | 2002-10-07 |
Family
ID=12319218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03099699A Expired - Fee Related JP3331999B2 (ja) | 1999-02-09 | 1999-02-09 | 半導体薄膜の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6391747B1 (ja) |
| JP (1) | JP3331999B2 (ja) |
| KR (1) | KR100392120B1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001147446A (ja) * | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| KR100726129B1 (ko) * | 2000-10-26 | 2007-06-12 | 엘지.필립스 엘시디 주식회사 | 다결정실리콘 박막트랜지스터 소자 및 그 제조방법 |
| JP4097059B2 (ja) * | 2001-08-01 | 2008-06-04 | 富士通株式会社 | 磁気記録媒体の製造方法 |
| KR100425159B1 (ko) * | 2001-05-25 | 2004-03-30 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 |
| KR20020089959A (ko) * | 2001-05-25 | 2002-11-30 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 |
| KR100439347B1 (ko) * | 2001-07-04 | 2004-07-07 | 주승기 | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 |
| KR100761345B1 (ko) * | 2001-08-17 | 2007-09-27 | 엘지.필립스 엘시디 주식회사 | 결정질 실리콘의 제조방법 |
| KR100470021B1 (ko) * | 2001-12-28 | 2005-02-04 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 방법과 박막트랜지스터 제조방법 |
| KR100556346B1 (ko) * | 2001-12-28 | 2006-03-03 | 엘지.필립스 엘시디 주식회사 | 금속 배선 형성방법 |
| US7652359B2 (en) | 2002-12-27 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Article having display device |
| EP1437683B1 (en) * | 2002-12-27 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | IC card and booking account system using the IC card |
| US7566001B2 (en) | 2003-08-29 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | IC card |
| KR100666564B1 (ko) * | 2004-08-04 | 2007-01-09 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
| KR100611764B1 (ko) * | 2004-08-20 | 2006-08-10 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
| US7683373B2 (en) | 2004-10-05 | 2010-03-23 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| KR101309111B1 (ko) * | 2006-07-27 | 2013-09-17 | 삼성전자주식회사 | 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법 |
| JP2007288159A (ja) * | 2007-03-12 | 2007-11-01 | Trustees Of Columbia Univ In The City Of New York | 逐次的横方向結晶化法による処理中及び処理後のシリコンフィルムの表面平坦化法 |
| US9177811B2 (en) | 2007-03-23 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7960261B2 (en) | 2007-03-23 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor |
| CN103681244B (zh) * | 2013-12-25 | 2016-09-14 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜的制备方法及其制作系统 |
| CN105140114A (zh) * | 2015-09-10 | 2015-12-09 | 深圳市华星光电技术有限公司 | 基板制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521339A (ja) | 1991-07-10 | 1993-01-29 | Ricoh Co Ltd | 薄膜半導体装置とその製法 |
| EP0612102B1 (en) * | 1993-02-15 | 2001-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Process for the fabrication of a crystallised semiconductor layer |
| JP3359690B2 (ja) | 1993-03-12 | 2002-12-24 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP2546524B2 (ja) | 1993-12-08 | 1996-10-23 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| TW279275B (ja) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
| JP3190517B2 (ja) | 1994-05-13 | 2001-07-23 | 株式会社半導体エネルギー研究所 | 半導体の作製方法 |
| JPH0869967A (ja) | 1994-08-26 | 1996-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2776276B2 (ja) | 1994-11-10 | 1998-07-16 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JP3765902B2 (ja) | 1997-02-19 | 2006-04-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法および電子デバイスの作製方法 |
| JPH1167663A (ja) | 1997-08-18 | 1999-03-09 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1999
- 1999-02-09 JP JP03099699A patent/JP3331999B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-07 US US09/498,619 patent/US6391747B1/en not_active Expired - Lifetime
- 2000-02-09 KR KR10-2000-0005956A patent/KR100392120B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000228360A (ja) | 2000-08-15 |
| KR100392120B1 (ko) | 2003-07-22 |
| US6391747B1 (en) | 2002-05-21 |
| KR20000062534A (ko) | 2000-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331999B2 (ja) | 半導体薄膜の製造方法 | |
| JP3976828B2 (ja) | 結晶性珪素膜の作製方法 | |
| WO2000001016A1 (fr) | Transistor a film mince et son procede de fabrication | |
| JPH1140501A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH09107100A (ja) | 半導体装置の作製方法 | |
| JPH07235490A (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JP3300153B2 (ja) | 半導体装置の製造方法 | |
| JP2000357798A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11251599A (ja) | 薄膜半導体装置の製造方法 | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2852853B2 (ja) | 半導体装置の製造方法 | |
| JP3090847B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| JPH05129202A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| TWI278916B (en) | Semiconductor film and method of forming the same, and semiconductor device and display apparatus using the semiconductor film | |
| JP2007073959A (ja) | 半導体装置の作製方法 | |
| JP4063986B2 (ja) | 多結晶シリコン膜の作製方法 | |
| JPH0458564A (ja) | 薄膜半導体装置の製造方法 | |
| JP3186621B2 (ja) | 半導体装置の作製方法 | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
| JPH09148251A (ja) | 半導体および半導体装置の作製方法 | |
| JP2877129B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06333826A (ja) | 結晶成長方法および薄膜トランジスタの製造方法 | |
| JP2000260713A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2001110803A (ja) | 酸化膜の形成方法および薄膜トランジスタの製造方法 | |
| JP2004128345A (ja) | 半導体装置の製造方法および表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |