KR100726129B1 - 다결정실리콘 박막트랜지스터 소자 및 그 제조방법 - Google Patents

다결정실리콘 박막트랜지스터 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100726129B1
KR100726129B1 KR1020000063219A KR20000063219A KR100726129B1 KR 100726129 B1 KR100726129 B1 KR 100726129B1 KR 1020000063219 A KR1020000063219 A KR 1020000063219A KR 20000063219 A KR20000063219 A KR 20000063219A KR 100726129 B1 KR100726129 B1 KR 100726129B1
Authority
KR
South Korea
Prior art keywords
thin film
amorphous silicon
film transistor
substrate
layer
Prior art date
Application number
KR1020000063219A
Other languages
English (en)
Other versions
KR20020032196A (ko
Inventor
최재식
정세진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000063219A priority Critical patent/KR100726129B1/ko
Publication of KR20020032196A publication Critical patent/KR20020032196A/ko
Application granted granted Critical
Publication of KR100726129B1 publication Critical patent/KR100726129B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치, 좀더 자세하게는 액정표시장치의 스위칭 역할을 하는 박막트랜지스터의 신뢰성 향상을 위한 것으로써, 박막트랜지스터를 구성하는 활성화층으로 비정질 실리콘에 엑시머 레이저를 조사하여 다수의 결정립으로 구성되는 다결정 실리콘으로 형성하는데 있어서, 상기 다결정 실리콘의 표면에 돌출된 결정립계를 플라즈마 식각 처리를 통하여 평탄화 하는 방법을 제공함으로써 보다 향상된 박막트랜지스터 및 액정표시장치를 제공한다.

Description

다결정실리콘 박막트랜지스터 소자 및 그 제조방법 {Polysilicon-thin film transistor device and method of fabricating the same}
도 1은 일반적인 액정표시장치의 액정패널의 일부분을 도시한 단면도
도 2는 일반적인 코플라나형 박막트랜지스터의 단면을 개략적으로 도시한 단면도
도 3∼도 6은 일반적인 코플라나형 박막트랜지스터의 제조공정을 순서대로 도시한 제조공정도
도 7은 본 발명에 따른 코플라나형 박막트랜지스터의 단면을 개략적으로 도시한 단면도
도 8∼도 12는 본 발명에 따른 코플라나형 박막트랜지스터의 제조공정을 순서대로 도시한 제조 공정도
<도면의 주요부분에 대한 부호의 설명>
150 : 하부기판 155 : 완충층
160 : 활성화층 159 : 표면으로 돌출된 결정립계
160a, 160b : 옴익 접촉층 165 : 게이트 절연막
170 : 게이트전극
본 발명은 화상 표시장치에 관한 것으로, 더 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정표시장치(Liquid Crystal Display device: LCD)의 제조방법 및 그 제조 방법에 따른 액정 표시장치에 관한 것이다.
최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.
최근 들어 박형화, 경량화, 저 소비전력화 등의 시대상에 부응하기 위해 평판 표시장치(plate panel display)의 필요성이 대두되었다. 이에 따라 색 재현성이 우수하고 박형인 박막 트랜지스터형 액정 표시소자(Thin film transistor-liquid crystal display ; 이하 TFT-LCD라 한다)가 개발되었다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는데, 액정의 분극 성질이란 액정의 구조가 가늘고 길며 분자의 배열에 방향성을 갖고 있기 때문에 인위적으로 액정에 전기장을 인가하면 분자배열의 방향을 제어할 수 있는 것을 의미한다.
따라서, 액정에 전기장을 인가하여 액정의 분자배열이 변화시키고, 이때 빛을 조사하면 액정이 가지고 있는 광학적 이방성에 의하여 빛이 편광되기 때문에 이를 임의로 변조하는 방식으로 화상정보를 표현한다.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬액정표시장치(Active Matrix LCD : AM-LCD)가 많이 사용되는데, 이러한 능동행렬 액정표시장치는 화소수를 증가시켜도 콘트라스트(contrast) 등의 열화(damage)가 없고, 해상도 및 동영상 구현능력이 우수하기 때문에 가장 주목받고 있다.
일반적인 액정 표시장치를 구성하는 기본적인 부품인 액정패널의 구조를 액정패널의 단면을 도시한 도 1을 참조하여 상세하게 설명한다.
액정패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 충진된 형태로 구성되어 있다.
이때 액정패널(20)을 구성하는 두장의 기판은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있는 컬러필터기판(4)과 액정층의 분자 배열방향을 변환시킬 수 있는 스위칭 회로인 박막트랜지스터(S)와 화소부(P)로 구분되는 어레이기판(2)으로 구분되며, 특히 상술한 어레이기판(2)은 박막 트랜지스터(S)로부터 신호를 인가 받고 액정층으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)을 더욱 포함하고 있다.
또한 컬러필터기판(4)과 어레이기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하고 이들 기판의 고정을 위해 액정층의 가장자리에는 코팅된 실런트(6: sealant )가 위치한다.
상술한 능동행렬액정 표시장치에서 어레이기판에 위치하며, 스위칭소자의 역 할을 하는 박막트랜지스터에 대해서 좀더 상세히 설명하면, 박막트랜지스터는 게이트전극과 게이트 절연막과 활성화층 및 옴익접촉층과 소스전극 및 드레인전극 등으로 구성되며, 이러한 박막트랜지스터를 이루는 소자들은 각각 박막의 형태로 적층되어 상기 박막트랜지스터를 구성한다.
특히 활성화층 및 옴익접촉층은 상술한 게이트전극으로부터 전기적 신호를 인가받아 채널층을 형성하여, 소스전극을 통해 입력된 영상신호를 드레인전극에 전달할 수 있도록 하는 역할을 하며, 이를 이루는 물질로는 반도체 물질인 비정질실리콘(a-Si:H)이 주로 사용되는데, 이는 비정질실리콘이 결정실리콘 (단결정실리콘, 다결정실리콘)에 비해 몇 가지 유리한 성질을 가지고 있기 때문이다.
즉, 비정질실리콘은 결정실리콘에 비해 대면적 저온 증착이 가능하며, 다른 물질과 경계를 이룰 경우, 경계성질이 좋은 장점과 더불어 긁힘에 강하고 전사사진을 이용한 미세 패턴을 형성할 수 있는 등의 다양한 잇점이 있기 때문에, 박막트랜지스터의 활성화층을 이루는 물질로 결정실리콘에 비하여 널리 사용되나, 이러한 비정질실리콘은 특유의 비주기적 격자특성에 의해서 디펙트(defect)가 많이 형성되고, 전하캐리어의 농도가 낮아 고속동작에는 적합하지 않는 단점을 또한 가지고 있기 때문에 이러한 문제를 해결하기 위한 연구가 진행, 개발되고 있다.
이러한 문제들을 해결하기 위해, 상기 비정질실리콘 박막에 에너지빔, 바람직하게는 엑시머 레이저의 조사에 의한 어닐링(annealing)을 행하여 비정질실리콘 박막의 선택된 부분을 다결정실리콘(poly Si:H)막으로 바꾸는 레이저 결정화 (laser crystallization)방법이 제안되었다.
상술한 레이저 결정화 방법을 코플라나형 박막트랜지스터를 예를 들어 설명한다.
먼저 코플라나형의 박막트랜지스터에 대해서 설명하면, 코플라나형 박막트랜지스터는 도 2와 같이 기판(50)과, 이러한 기판의 전면에 완충층(55)이 증착되어 위치하고, 상기 완충층(55) 위로 섬(island)모양을 이루는 활성화층(60)과 상기 활성화층(60)의 양쪽으로 이온이 도핑된 옴익접촉층(62a, 62b)이 상기 활성화층(60)과 연접하여 수평방향으로 위치하고, 상술한 활성화층(60) 위에 섬모양의 게이트절연막(65)과 게이트전극(70)이 차례로 형태로 적층되어 위치한다.
이러한 게이트전극(70)이 형성된 기판 전면에 상술한 활성화층(60)의 양쪽에 상기 활성화층(60)과 연접하여 수평방향으로 위치한 옴익접촉층(62a, 62b)의 일부가 노출된 콘택홀(80a, 80b)을 가지고 있는 보호막(75)이 증착되고, 이러한 보호막(75)의 콘택홀(80a, 80b)을 통하여 상기 옴익접촉층(62a, 62b)과 접촉되는 소스전극(92), 및 드레인 전극(94)이 위치함으로써 코플라나형 박막트랜지스터가 완성한다.
이러한 코플라나형 박막트랜지스터를 제조하는 공정 순서대로 설명하면, 먼저 도 3와 같이 600℃ 이상의 고온을 견딜 수 있는 유기기판이나 웨이퍼 혹은 플라스틱 재질로 이루어진 기판(50)을 구비하고, 이러한 기판(50) 전면에 추후 공정에서 발생하게 되는 불순물의 확산을 방지하기 위하여 소정의 두께를 가진 완충층(55: buffer layer)을 형성한다.
이후 상술한 완충층(55)을 가진 기판의 전면에 300Å∼1000Å 정도의 두께를 갖는 비정질실리콘을 플라즈마 기상증착법(plasma chemical vapor deposition)이나 LPCVD(low pressure CVD) 방법을 사용하여 박막의 형태로 증착하고, 이러한 비정질 실리콘 박막(57a)을 레이저 결정화 방법을 사용하여 다결정실리콘으로 변화시킨다.
엑시머 레이저를 이용한 결정화 방법은 도면에 도시된 바와 같이, 비정질 실리콘 박막(57a)이 증착된 기판 전체를 이동시키면서 에너지 빔을 조사하여 비정질 실리콘 박막(57a)을 융용한다.
이때 사용되는 에너지 빔으로 바람직하게는 펄스화 된 자외선(UV beam)인 액시머 레이저(eximer laser)가 사용되며, 이는 비정질 실리콘이 융용되는 온도가 높음에도 불구하고 엑시머 레이저를 사용하면 수십 nsec의 짧은 시간에 열처리되기 때문에 기판에 손상을 주지 않는 장점을 가지고 있기 때문이다.
이러한 엑시머 레이저를 소정의 반복률을 가지고 반복하여 기판에 형성된 상기 비정질실리콘 박막(57a)에 주사(scan)방식으로 조사하는데, 이와 같이 비정질 실리콘박막(57a)에 엑시머 레이저를 주사하면서 기판 전면을 스캐닝하면 비정질실리콘 박막(57a)의 상단부부터 용융된다.
이때 엑시머 레이저의 에너지를 적절하게 조절하여 기판 전면에 증착된 비정질실리콘 박막(57a)이 거의 용융되고, 상기 완충층(55)과 비정질실리콘(57a)의 계면에서만 일부 녹지 않는 부분, 즉 이후 결정화 공정에서 씨드(58: seed)가 될 수 있는 부분이 존재하도록 하게 한다.
이후 상술한 엑시머 레이저의 조사를 중단하면, 용융된 비정질실리콘 박막이 상술한 기판의 완충층(55)과 비정질 실리콘 박막(57a)의 계면에 존재하는 씨드(58) 가 결정핵이 되어 고화되면서 도 4와 같이 다결정 실리콘(57b)으로 변화한다.
이러한 융용된 비정질 실리콘 박막이 고화되어 다결정 실리콘(57b)으로 변화되는 과정은, 먼저 상기 씨드(58)를 결정핵으로 하여 수직방향으로 결정립이 성장하게 되고, 이러한 수직방향으로의 결정립의 성장이 완료되면 연속적으로 수평방향으로의 성장이 이루어지게 되는데, 이때 서로 이웃하는 결정립간에 충돌이 발생하게 되고, 특히 실리콘은 액상(liquid)이 고상(solid)보다 밀도가 높으므로 결정립계가 표면에 돌출되는 현상이 발생하며, 이러한 표면으로 돌출된 결정립계(59)의 길이는 조사되는 엑시머 레이저의 에너지에 비례하나, 일반적으로 다결정 실리콘 박막(57b)의 두께보다 크게 성장되며, 그 성분은 산화된 실리콘(Si-rich oxide)으로 다결정 실리콘의 입내(inter grain)보다 산소의 함유량이 많은 것이 특징이다.
이어서 상기 다결정 실리콘 박막(57b)을 패터닝하고, 이를 식각하여 도 5와 같이 반도체층을 형성한 후에, 이러한 반도체층 위로 섬모양의 게이트절연막(65)과 게이트전극(70)을 차례로 적층하여 형성한 후, 상기 게이트전극(70)을 마스크로 하여 하부의 노출된 반도체층에 불순물을 도핑하면, 게이트절연막과 접촉하여 하단에 위치하는 활성화층(60)과 상기 활성화층(60)의 양쪽에 상기 활성화층(60)과 연접하여 수평방향으로 형성된 옴익접촉층(62a, 62b)이 형성된다.
이후 이러한 기판 전면에 절연물질을 증착하고 이를 패터닝하여 상기 옴익접촉층(62a, 62b)이 노출된 부분인 콘택홀(80a, 80b)을 갖는 보호막(75)을 형성한다.
이후 도 6과 같이 전술한 과정에서 형성된 각각의 콘택홀(80a, 80b)을 통해서 옴익접촉층(60a, 60b)과 전기적으로 연결되는 소스전극(92)과 드레인전극(94)을 구성하여 코플라나형 박막트랜지스터를 완성하게 된다.
이와 같이 박막트랜지스터를 이루는 구성소자인 활성화층(60) 및 옴익콘택층(62a, 62b)을 구성하기 위해서, 전술한 바 있는 엑시머 레이저를 사용한 결정화 방법을 통하여 비정질 실리콘을 다결정 실리콘으로 변화시키는 방법을 사용하여 박막트랜지스터를 제작할 경우, 원내에 도시한 바와 같이 다수개의 결정립으로 구성된 다결정 실리콘인 상기 활성화층(60) 및 옴익접촉층(62a, 62b)의 표면에는 돌출된 결정립계(59)가 형성되고 그 길이는 일반적으로 다결정실리콘 박막의 두께 보다 큰 300Å∼1000Å의 길이로 형성되게 된다.
이러한 활성화층(60) 및 옴익접촉층(62a, 62b)의 표면에 돌출된 결정립계(59)는 상기 활성화층(60) 및 옴익접촉층(62a, 62b)의 표면을 거칠게 함은 물론, 활성화층(60)에 증착되는 게이트절연층(62)의 파괴하여 게이트전극(70)과의 쇼트를 일으킬수 있고, 또한 옴익콘택층(62a, 62b)과 드레인 전극(94) 및 소스전극(92)과의 접촉불량을 유발하고, 소자 이동도를 감소시키는 등의 문제점을 가지고 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 일반적인 박막트랜지스터의 제작공정에서 비정질실리콘을 엑시머 레이저 어닐링을 통해 융용, 고화시켜 다수개의 결정립을 가진 다결정 실리콘을 형성한 후, 이러한 다결정 실리콘의 표면에 돌출된 결정립계를 플라즈마 식각 처리방법을 사용하여 평탄화 함으로 써, 실리콘 표면의 소자이동도를 증가시키고 소자에 미치는 열화를 감소하는데 그 목적이 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 우수한 특성의 박막트랜지스터를 포함하는 액정표시장치를 제조할 수 있는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 기판 상에 비정질 실리콘막을 증착하는 단계와; 상기 비정질 실리콘막에 엑시머 레이저를 조사하여 다결정 실리콘막을 형성하는 단계와; 상기 다결정 실리콘막의 표면에서 돌출된 결정립계를 플라즈마 식각 처리방법에 의해 제거함으로써, 상기 다결정 실리콘막을 평탄화하는 단계와; 상기 플라즈마 처리된 다결정 실리콘막 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 게이트 전극을 형성하는 단계와; 상기 다결정 실리콘막에 이온을 도핑하는 단계를 포함하는 박막트랜지스터의 제조방법을 제공한다.
상기 비정질 실리콘막의 탈수소화 단계를 포함한다.
상기 플라즈마 식각 처리에 사용하는 가스는 CF4 와 H2 로 구성한다.
상기 플라즈마 식각 처리에 사용되는 가스로 HCl을 포함한다.
상기 플라즈마 식각 처리방법에 사용되는 가스 중 H2 가스의 첨가비율은 20%∼30%이다.
상기 게이트 전극을 도핑 마스크로 하여, 상기 게이트 전극의 양 측에 대응하는 다결정 실리콘막에 이온이 도핑되는 것을 특징으로 한다.
상기 이온 도핑된 다결정 실리콘막에 각각 접촉하는 소스전극 및 드레인 전극을 형성하는 단계를 포함한다.
상기 비정질 실리콘막의 형성 전에, 상기 기판 상에 버퍼층을 형성하는 단계를 포함한다.
이하 본 발명에 따른 실시예와 도면을 통하여 자세히 설명한다.
삭제
삭제
삭제
삭제
본 발명에 따른 한 실시예로 코플라나형 박막 트랜지스터를 예를 들어 설명한다.
본 발명에 따른 코플라나형 박막트랜지스터는 도 7와 같이 기판(150)과, 이러한 기판의 전면에 완충층(155)이 증착되어 위치하고, 상기 완충층(155) 위로 섬(island)모양을 이루는 활성화층(160)과 상기 활성화층(160)의 양쪽으로 도핑된 옴익접촉층(162a, 162b)이 상기 활성화층(160)과 연접하여 수평방향으로 위치하고, 상술한 활성화층(160) 위에 섬(island) 모양의 게이트절연막(165)과 게이트전극(170)이 차례로 형태로 적층되어 위치한다.
이러한 게이트전극(170)이 형성된 기판 전면에 상술한 활성화층(160)의 양쪽에 상기 활성화층(160)과 연접하여 수평방향으로 위치한 옴익접촉층(162a, 162b)의 일부가 노출된 콘택홀(180a, 180b)을 가지고 있는 보호막(175)이 증착되고, 이러한 보호막(175)의 콘택홀(180a, 180b)을 통하여 상기 옴익접촉층(162a, 162b)과 접촉되는 소스전극(192), 및 드레인 전극(194)이 위치함으로써 코플라나형 박막트랜지스터가 완성한다.
상술한 본 발명에 따른 코플라나형 박막트랜지스터를, 이를 제조하는 공정 순서대로 도시한 도8∼도12를 참조하여 설명한다.
먼저 본 발명에 따른 코플라나형 박막트랜지스터의 제조공정은 도 8과 같이 600℃ 이상의 고온을 견딜 수 있는 유기기판이나 웨이퍼 혹은 플라스틱 재질로 이루어진 기판(150)을 구비하고, 이러한 기판(150) 전면에 추후 공정에서 발생하게 되는 불순물의 확산을 방지하기 위하여 소정의 두께를 가진 완충층(155: buffer layer)을 형성한다.
이후 상술한 완충층(155)을 가진 기판의 전면에 300Å∼1000Å 정도의 두께를 갖는 비정질실리콘을 플라즈마 기상증착법(plasma chemical vapor deposition)이나 LPCVD(low pressure CVD) 방법을 사용하여 박막의 형태로 증착하고, 이러한 비정질 실리콘 박막(157a)을 레이저 결정화 방법을 사용하여 다수개의 결정립을 가진 다결정실리콘으로 변화시키는데, 본 발명에 따른 엑시머 레이저 결정화 방법을 좀더 자세히 설명하면 상기 비정질 실리콘 박막(157a)이 증착된 기판 전체를 이동시키면서 에너지 빔을 조사하여 비정질 실리콘 박막(157a)을 융용한다.
이때 사용되는 에너지 빔으로 바람직하게는 펄스화 된 자외선(UV beam)인 액시머 레이저(eximer laser)가 사용되며, 이는 비정질 실리콘이 융용되는 온도가 높음에도 불구하고 엑시머 레이저를 사용하면 수십 nsec의 짧은 시간에 열처리되기 때문에 기판에 손상을 주지 않는 장점을 가지고 있기 때문이다.
이러한 엑시머 레이저를 소정의 반복률을 가지고 반복하여 기판에 형성된 상기 비정질실리콘 박막(157a)에 주사(scan)방식으로 조사하는데, 이와 같이 비정질 실리콘박막(157a)에 엑시머 레이저를 주사하면서 기판 전면을 스캐닝하면 비정질실리콘 박막(157a)의 상단부부터 용융된다.
이때 엑시머 레이저의 에너지를 적절하게 조절하여 기판 전면에 증착된 비정질실리콘 박막(157a)이 거의 용융되고, 상기 완충층(155)과 비정질실리콘(157a)의 계면에서만 일부 녹지 않는 부분, 즉 이후 결정화 공정에서 씨드(158: seed)가 될 수 있는 부분이 존재하도록 하게 한다.
이후 상술한 엑시머 레이저의 조사를 중단하면, 도 9와 같이 용융된 비정질실리콘 박막(157a)이 상술한 기판의 완충층(155)과 비정질 실리콘 박막(157a)의 계면에 존재하는 씨드(158)가 결정핵이 되어 고화되면서 다수의 결정립으로 구성되고 표면에는 돌출된 결정립계(159)를 가진 다결정 실리콘(157b)으로 변화한다.
이후 본 발명은 특히 상술한 다결정 실리콘 박막(157b)의 표면에 돌출된 결정립계(159)를 제어하기 위한 플라즈마 식각 처리하는 공정을 더욱 포함하는 것을 특징으로 한다.
즉, 도 9에 도시한 바와 같이 상술한 다결정실리콘 박막(157b)의 표면에 돌출된 결정립계(159)는 다결정 실리콘 박막(157b)을 이루는 결정립보다 O2가 더 많은 산화된 실리콘(Si-rich oxide; SiOx) 성분으로 이루어져 있으므로 다결정 실리콘(157b)의 결정립보다 표면에 돌출된 결정립계(159)를 더 빨리 식각 할 수 있는 가스인 CF4/H2 (또는 CF4/H2/HCl) 등을 사용하여 이를 식각하고, 이와 같이 플라즈마 식각 처리 방법을 행하게 되면 CF4는 Si와 반응하여 휘발성 물질인 SiF4를 생성하고, H2는 O2와 반응하므로 산화된 실리콘(SiOx)으로 이루어진 표면에 돌출된 결정립계(159)를 선택적으로 식각 할 수 있어 다결정 실리콘 박막(157b)의 표면의 거 칠기를 제어 할 수 있게 된다.
이때 본 발병에 따른 플라즈마 식각 처리에 있어서 사용되는 가스에 첨가되는 HCl은 반응속도를 더욱 빠르게 하는 역할을 한다.
또한 본 발명에 따른 플라즈마 식각처리에 사용되는 가스인 CF4/H2 (또는 CF4/H2/HCl)에서 H2의 첨가비는 전체의 약 20%∼30% 로 하면 다결정 실리콘의 표면에 돌출된 결정립계를 식각하여 거칠기를 제어하는데 있어서, 가장 바람직한 본 발명의 실시예가 될 수 있다.
이러한 H2 의 첨가비를 20% 이하로 하여 플라즈마 식각 처리를 하게 되면 다결정실리콘 박막을 구성한느 결정립과 이러한 다결정실리콘 박막의 표면에 형성된 결정립계가 모두 식각되므로 표면에 돌출된 결정립계만의 선택적인 식각이 불가능하게 되고, 30%이상으로 첨가하면 표면에 돌출된 결정립계를 제어하기 위한 플라즈마 식각 처리의 시간이 길어지므로, 플라즈마 기체에 노출되는 시간이 길어지고 이는 소자의 특성도를 해치게 된다.
이어서 도 11과 같이 상기 다결정 실리콘 박막(157b)을 패터닝하고, 이를 식각하여 반도체층을 형성한 후에, 이러한 반도체층 위로 섬모양의 게이트절연막(165)과 게이트전극(170)을 차례로 적층하여 형성하고, 상기 게이트전극(170)을 마스크로 하여 하부의 노출된 반도체층에 불순물을 도핑하여 게이트절연막(165)과 접촉하여 하단에 위치하는 활성화층(160)과 상기 활성화층(160)의 양쪽에 상기 활성화층(160)과 연접하여 수평방향으로 형성된 옴익접촉층(162a, 162b)를 형성하고, 이러한 기판 전면에 절연물질을 증착하고 이를 패터닝하여 상기 옴익접촉층(162a, 162b)이 노출된 부분인 콘택홀(180a, 180b)을 갖는 보호막(175)을 형성한다.
이후 도 12과 같이 전술한 과정에서 형성된 각각의 콘택홀(180a, 180b)을 통해서 옴익접촉층(160a, 160b)과 전기적으로 연결되는 소스전극(192)과 드레인전극(194)을 구성하여 본 발명에 따른 코플라나형 박막트랜지스터를 완성하게 된다.
이와 같이 박막트랜지스터를 이루는 구성소자인 활성화층(160) 및 옴익콘택층(162a, 162b)을, 전술한 바 있는 엑시머 레이저를 사용한 결정화 방법을 통하여 비정질 실리콘을 다수개의 결정립으로 구성된 다결정 실리콘으로 변화시키는 방법을 사용하고 그 표면에 돌출된 결정립계를 본 발명에 따른 플라즈마 식각 처리공정을 거쳐 박막트랜지스터를 제작할 경우, 원내에 도시한 바와 같이 상기 활성화층(160) 및 옴익접촉층(162a, 162b)의 표면에 형성된 돌출된 결정립계(159)의 길이를 300Å이하로 제어하여 평탄화 할 수 있다.
엑시머 레이저 결정화 방법을 통하여 형성되는 다결정실리콘을 활성화층 및 옴익적촉층으로 사용하는 박막트랜지스터에 있어서, 상기 활성화층 및 옴익접촉층의 표면에 돌출되는 결정립계를 본 발명에 따른 플라즈마 식각 처리하는 방법을 사용하여 평탄화하면, 일반적인 박막트랜지스터에 있어서 발생 할 수 있는 절연층의 파괴로 인한 소자의 쇼트현상이나 전자이동도의 감소를 효과적으로 제어 할 수 있어 보다 신뢰성 있는 박막트랜지스터를 제공 할 수 있다.
본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 관점으로부터 개별적으로 이해되어서는 안되며, 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.

Claims (8)

  1. 기판 상에 비정질 실리콘막을 증착하는 단계와;
    상기 비정질 실리콘막에 엑시머 레이저를 조사하여 다결정 실리콘막을 형성하는 단계와;
    상기 다결정 실리콘막의 표면에서 돌출된 결정립계를 플라즈마 식각 처리방법에 의해 제거함으로써, 상기 다결정 실리콘막을 평탄화하는 단계와;
    상기 플라즈마 처리된 다결정 실리콘막 상부에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부에 게이트 전극을 형성하는 단계와;
    상기 다결정 실리콘막에 이온을 도핑하는 단계
    를 포함하는 박막트랜지스터의 제조방법.
  2. 제 1항에 있어서,
    상기 비정질 실리콘막의 탈수소화 단계를 포함하는 박막트랜지스터의 제조방법.
  3. 청구항 1에 있어서,
    상기 플라즈마 식각 처리에 사용하는 가스는 CF4 와 H2 로 구성되는 박막트랜지스터의 제조방법
  4. 청구항 3에 있어서,
    상기 플라즈마 식각 처리에 사용되는 가스로 HCl을 포함하는 박막트랜지스터 제조방법
  5. 청구항 3 또는 청구항 4 중 어느 하나의 항에 있어서,
    상기 플라즈마 식각 처리방법에 사용되는 가스 중 H2 가스의 첨가비율은 20%∼30%인 박막트랜지스터 제조방법
  6. 제 1항에 있어서,
    상기 게이트 전극을 도핑 마스크로 하여, 상기 게이트 전극의 양 측에 대응하는 다결정 실리콘막에 이온이 도핑되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  7. 제 6항에 있어서,
    상기 이온 도핑된 다결정 실리콘막에 각각 접촉하는 소스전극 및 드레인 전극을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법.
  8. 제 1항에 있어서,
    상기 비정질 실리콘막의 형성 전에, 상기 기판 상에 버퍼층을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법.
KR1020000063219A 2000-10-26 2000-10-26 다결정실리콘 박막트랜지스터 소자 및 그 제조방법 KR100726129B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000063219A KR100726129B1 (ko) 2000-10-26 2000-10-26 다결정실리콘 박막트랜지스터 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000063219A KR100726129B1 (ko) 2000-10-26 2000-10-26 다결정실리콘 박막트랜지스터 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020032196A KR20020032196A (ko) 2002-05-03
KR100726129B1 true KR100726129B1 (ko) 2007-06-12

Family

ID=19695591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000063219A KR100726129B1 (ko) 2000-10-26 2000-10-26 다결정실리콘 박막트랜지스터 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100726129B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696200B1 (ko) * 2005-10-14 2007-03-20 한국전자통신연구원 능동 구동 표시 장치 및 그 제조방법
KR101402261B1 (ko) * 2007-09-18 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
KR101137391B1 (ko) 2010-03-24 2012-04-20 삼성모바일디스플레이주식회사 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치
US9324218B2 (en) 2012-05-31 2016-04-26 Outback Flashlights, Llc Personal alarm light apparatus and method
USD741627S1 (en) 2014-02-07 2015-10-27 Outback Flashlights, Llc High heeled shaped merchandise display

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980016968A (ko) * 1996-08-30 1998-06-05 구자홍 셀프얼라인 박막트랜지스터 제조방법
KR19990006664A (ko) * 1997-06-03 1999-01-25 이또가 미찌야 다수의 통신제어를 수행할 수 있는 통신데이터 터미널과 그 방법
KR20000035517A (ko) * 1998-11-17 2000-06-26 가네꼬 히사시 박막 트랜지스터 제조 방법 및 장치
KR20000062534A (ko) * 1999-02-09 2000-10-25 가네꼬 히사시 다결정 실리콘 막의 형성 방법
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
KR20020017779A (ko) * 2000-08-31 2002-03-07 구본준, 론 위라하디락사 실리콘 결정화방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980016968A (ko) * 1996-08-30 1998-06-05 구자홍 셀프얼라인 박막트랜지스터 제조방법
KR19990006664A (ko) * 1997-06-03 1999-01-25 이또가 미찌야 다수의 통신제어를 수행할 수 있는 통신데이터 터미널과 그 방법
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
KR20000035517A (ko) * 1998-11-17 2000-06-26 가네꼬 히사시 박막 트랜지스터 제조 방법 및 장치
KR20000062534A (ko) * 1999-02-09 2000-10-25 가네꼬 히사시 다결정 실리콘 막의 형성 방법
KR20020017779A (ko) * 2000-08-31 2002-03-07 구본준, 론 위라하디락사 실리콘 결정화방법

Also Published As

Publication number Publication date
KR20020032196A (ko) 2002-05-03

Similar Documents

Publication Publication Date Title
KR970010652B1 (ko) 박막형 반도체 장치 및 그 제작방법
KR960001611B1 (ko) 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US6337235B1 (en) Semiconductor device and manufacturing method thereof
JP5563787B2 (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
JPH05267667A (ja) 半導体装置とその作製方法
KR20090039623A (ko) 박막 트랜지스터 장치 및 그 제조방법과, 표시장치
US5733793A (en) Process formation of a thin film transistor
JPH0659278A (ja) 液晶表示装置及びその製造方法
KR100726129B1 (ko) 다결정실리콘 박막트랜지스터 소자 및 그 제조방법
JPH06124890A (ja) 薄膜状半導体装置の作製方法。
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
JP3320845B2 (ja) 半導体装置の作製方法
JP3423108B2 (ja) 表示装置及び表示装置の製造方法
JP4017240B2 (ja) 薄膜トランジスタの製造方法
US20060071352A1 (en) Thin film transistors and methods of manufacture thereof
JPH098311A (ja) 薄膜半導体装置の製造方法とその構造
JP2717233B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP4256087B2 (ja) 半導体装置の作製方法
JP3980117B2 (ja) 半導体装置の作製方法
JPH0334465A (ja) 薄膜トランジスタおよびその製造方法並びに液晶ディスプレイ装置
JP3433192B2 (ja) 半導体装置の製造方法及び表示装置
JP4197270B2 (ja) 半導体集積回路の作製方法
JPH06124889A (ja) 薄膜状半導体装置の作製方法
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH08186262A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee