JP2717233B2 - 絶縁ゲイト型電界効果半導体装置およびその作製方法 - Google Patents
絶縁ゲイト型電界効果半導体装置およびその作製方法Info
- Publication number
- JP2717233B2 JP2717233B2 JP3065418A JP6541891A JP2717233B2 JP 2717233 B2 JP2717233 B2 JP 2717233B2 JP 3065418 A JP3065418 A JP 3065418A JP 6541891 A JP6541891 A JP 6541891A JP 2717233 B2 JP2717233 B2 JP 2717233B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- field effect
- gate electrode
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタに関
するものであり、特に液晶表示装置や完全密着型イメー
ジセンサ装置等に適用可能なものである。
するものであり、特に液晶表示装置や完全密着型イメー
ジセンサ装置等に適用可能なものである。
【０００２】
【従来の技術】従来より知られた絶縁ゲイト型電界効果
半導体装置は、様々な分野で幅広く使用されている。こ
の半導体装置はシリコン基板上に形成されたものであ
り、多数の半導体素子を機能的に集積させて、ＩＣまた
はＬＳＩとして利用されている。
半導体装置は、様々な分野で幅広く使用されている。こ
の半導体装置はシリコン基板上に形成されたものであ
り、多数の半導体素子を機能的に集積させて、ＩＣまた
はＬＳＩとして利用されている。
【０００３】一方、同様の絶縁ゲイト型電界効果半導体
装置ながら、絶縁基板上等シリコン基板以外に薄膜を積
層して形成された薄膜型の絶縁ゲイト型電界効果半導体
装置（以下ＴＦＴという）が液晶表示装置の画素のスイ
ッチング素子部分、駆動回路部分あるいは密着型イメー
ジセンサの読み取り回路部分等に積極的に使用されはじ
めている。
装置ながら、絶縁基板上等シリコン基板以外に薄膜を積
層して形成された薄膜型の絶縁ゲイト型電界効果半導体
装置（以下ＴＦＴという）が液晶表示装置の画素のスイ
ッチング素子部分、駆動回路部分あるいは密着型イメー
ジセンサの読み取り回路部分等に積極的に使用されはじ
めている。
【０００４】このＴＦＴは前述のように絶縁性基板上に
気相法により薄膜を積層して形成するので、その作製雰
囲気温度が最高で５００℃程度と低温で形成でき、安価
なソーダガラス、ホウケイ酸ガラス等を基板として用い
ることができる。
気相法により薄膜を積層して形成するので、その作製雰
囲気温度が最高で５００℃程度と低温で形成でき、安価
なソーダガラス、ホウケイ酸ガラス等を基板として用い
ることができる。
【０００５】このように、安価な基板上に作製でき、そ
の作製する最大寸法は薄膜を気相法にて形成する装置の
寸法にのみ限定されるもので、容易に大面積基板上にト
ランジスタを形成できる利点を持ち、このため、多量の
画素を持つマトリクス構造の液晶表示装置や一次元また
は二次元のイメージセンサへの利用を期待され、一部実
現されている。
の作製する最大寸法は薄膜を気相法にて形成する装置の
寸法にのみ限定されるもので、容易に大面積基板上にト
ランジスタを形成できる利点を持ち、このため、多量の
画素を持つマトリクス構造の液晶表示装置や一次元また
は二次元のイメージセンサへの利用を期待され、一部実
現されている。
【０００６】このＴＦＴの代表的な構造を図２に概略的
に示す。
に示す。
【０００７】図２において、１はガラスよりなる絶縁性
基板であり、２は非晶質半導体よりなる薄膜半導体、３
はソース、ドレイン領域で、７はソース、ドレイン電
極、１１はゲイト電極であります。
基板であり、２は非晶質半導体よりなる薄膜半導体、３
はソース、ドレイン領域で、７はソース、ドレイン電
極、１１はゲイト電極であります。
【０００８】前述のように、このようなＴＦＴに使用さ
れる半導体層は気相法により形成されるものであるた
め、従来のＩＣやＬＳＩに使用されていた半導体層に比
べ、ホール及び電子の移動度は相当小さく、通常は熱処
理を行い半導体層２を結晶化させる工夫を行なってい
た。
れる半導体層は気相法により形成されるものであるた
め、従来のＩＣやＬＳＩに使用されていた半導体層に比
べ、ホール及び電子の移動度は相当小さく、通常は熱処
理を行い半導体層２を結晶化させる工夫を行なってい
た。
【０００９】
【発明が解決しようとする課題】図２に示した従来例の
ように、通常はゲイト電極上に比較的厚い窒化珪素膜、
酸化珪素膜等の層間絶縁膜４を設けてゲイト電極１１を
おおい、フォトリソ法によってこの層間絶縁膜にコンタ
クトホールを設け、このコンタクトホール部分にて、ソ
ース、ドレイン電極７とソース、ドレイン領域３とを電
気的に接続する。このような位置にソースまたはドレイ
ンへの給電点を設けた場合、各給電点とチャネル端部ま
での距離Ｌが相当長くなる。
ように、通常はゲイト電極上に比較的厚い窒化珪素膜、
酸化珪素膜等の層間絶縁膜４を設けてゲイト電極１１を
おおい、フォトリソ法によってこの層間絶縁膜にコンタ
クトホールを設け、このコンタクトホール部分にて、ソ
ース、ドレイン電極７とソース、ドレイン領域３とを電
気的に接続する。このような位置にソースまたはドレイ
ンへの給電点を設けた場合、各給電点とチャネル端部ま
での距離Ｌが相当長くなる。
【００１０】前述のように、薄膜低温プロセスによって
作られるＴＦＴでは、本来キャリアの移動度が低いの
で、不純物をドープしても、やはり導電率が低いため、
抵抗がこの距離Ｌの部分に生じる。この為にＴＦＴの周
波数特性の低下やＯＮ抵抗の増加を招いていた。
作られるＴＦＴでは、本来キャリアの移動度が低いの
で、不純物をドープしても、やはり導電率が低いため、
抵抗がこの距離Ｌの部分に生じる。この為にＴＦＴの周
波数特性の低下やＯＮ抵抗の増加を招いていた。
【００１１】また、この距離Ｌが長くなると当然一つの
ＴＦＴに要する面積が増し、限られた基板寸法中に所定
の数のＴＦＴを設けることが、難しくなっていた。
ＴＦＴに要する面積が増し、限られた基板寸法中に所定
の数のＴＦＴを設けることが、難しくなっていた。
【００１２】したがって、本発明は絶縁ゲイト型電界効
果半導体装置のチャネル領域に隣接したソースまたはド
レイン領域への給電点とチャネル端部までの距離Ｌを短
くするためにＴＦＴを改良したものである。
果半導体装置のチャネル領域に隣接したソースまたはド
レイン領域への給電点とチャネル端部までの距離Ｌを短
くするためにＴＦＴを改良したものである。
【００１３】
【課題を解決するための手段】本発明のＴＦＴはゲイト
電極としてアルミニウムを使用し、前記ゲイト電極の少
なくとも側面がアルミニウムの酸化物で覆われているこ
とを特徴とするものであります。また、このゲイト電極
側面のアルミニウムの酸化物の端面と概略一致して、ソ
ースまたはドレイン領域の取り出し電極用のコンタクト
ホールが設けられていることを特徴とするものでありま
す。
電極としてアルミニウムを使用し、前記ゲイト電極の少
なくとも側面がアルミニウムの酸化物で覆われているこ
とを特徴とするものであります。また、このゲイト電極
側面のアルミニウムの酸化物の端面と概略一致して、ソ
ースまたはドレイン領域の取り出し電極用のコンタクト
ホールが設けられていることを特徴とするものでありま
す。
【００１４】さらに、半導体層のキャリアの移動度を増
すために、必要があれば、基板上に水素を含んだシリコ
ンを主成分とする半導体被膜を形成した後に前記シリコ
ンを主成分とする半導体被膜に対して、熱処理すること
により結晶性を有する構造に変性させることにより、こ
の移動度の値を改善する。また、給電点からの距離Ｌを
最小にするために、ゲイト電極をアルミニウムで形成
し、このゲイト電極の周囲を酸化させて、少なくとも側
面に酸化アルミニウムを形成することを特徴とするもの
であります。
すために、必要があれば、基板上に水素を含んだシリコ
ンを主成分とする半導体被膜を形成した後に前記シリコ
ンを主成分とする半導体被膜に対して、熱処理すること
により結晶性を有する構造に変性させることにより、こ
の移動度の値を改善する。また、給電点からの距離Ｌを
最小にするために、ゲイト電極をアルミニウムで形成
し、このゲイト電極の周囲を酸化させて、少なくとも側
面に酸化アルミニウムを形成することを特徴とするもの
であります。
【００１５】さらにまた、このゲイト電極とその周囲に
存在する酸化アルミニウム膜を利用して、ゲイト電極お
よび酸化アルミニウムの端部と概略一致させてソースま
たはドレイン領域の取り出し電極用のコンタクトホール
をセルファライン的に形成することを特徴とするもので
あります。
存在する酸化アルミニウム膜を利用して、ゲイト電極お
よび酸化アルミニウムの端部と概略一致させてソースま
たはドレイン領域の取り出し電極用のコンタクトホール
をセルファライン的に形成することを特徴とするもので
あります。
【００１６】すなわち、図１に示すＴＦＴの概略断面図
にあるように、ゲイト電極８の少なくとも側面には酸化
アルミニウム１０が設けられており、この酸化アルミニ
ウムの端面に概略一致してソース、ドレイン用の電極７
がソース、ドレイン領域３と接続されている。この様な
構成により、前述の電極の給電点からチャネル領域まで
の距離Ｌを短くすることを実現したものであります。
にあるように、ゲイト電極８の少なくとも側面には酸化
アルミニウム１０が設けられており、この酸化アルミニ
ウムの端面に概略一致してソース、ドレイン用の電極７
がソース、ドレイン領域３と接続されている。この様な
構成により、前述の電極の給電点からチャネル領域まで
の距離Ｌを短くすることを実現したものであります。
【００１７】この距離Ｌを完全にゼロにすることが、抵
抗を減らすことに関しては理想であるが（図ではほぼゼ
ロになっている）プロセス技術上の問題で、例えばソー
ス、ドレイン領域が若干ゲイト電極下に回り込んだりす
る為、完全にゼロにはできないが、短くするだけで相当
の効果を期待できる。
抗を減らすことに関しては理想であるが（図ではほぼゼ
ロになっている）プロセス技術上の問題で、例えばソー
ス、ドレイン領域が若干ゲイト電極下に回り込んだりす
る為、完全にゼロにはできないが、短くするだけで相当
の効果を期待できる。
【００１８】さらに、ゲイト電極周辺の酸化アルミニウ
ム膜は図１では側面と上面つまり外部に露呈している部
分に形成されているが、本発明では特に全ての周囲に酸
化アルミニウムが設けられている必要は必ずしもなく、
距離Ｌを短くする為に少なくとも側面付近を覆って存在
させるだけでよい、一方このように全部に設けられてい
る場合、コンタクトホールを作製する場合にこの酸化ア
ルミニウムはエッチングされにくいので、こののままマ
スクの一部として利用することができる。さらに、この
酸化アルミニウム膜上を他の配線、例えばソース電極の
配線を交差させて、立体的な配線を容易に行えるので、
集積化の際のレイアウトが簡単になる。
ム膜は図１では側面と上面つまり外部に露呈している部
分に形成されているが、本発明では特に全ての周囲に酸
化アルミニウムが設けられている必要は必ずしもなく、
距離Ｌを短くする為に少なくとも側面付近を覆って存在
させるだけでよい、一方このように全部に設けられてい
る場合、コンタクトホールを作製する場合にこの酸化ア
ルミニウムはエッチングされにくいので、こののままマ
スクの一部として利用することができる。さらに、この
酸化アルミニウム膜上を他の配線、例えばソース電極の
配線を交差させて、立体的な配線を容易に行えるので、
集積化の際のレイアウトが簡単になる。
【００１９】また、本発明でいうゲイト電極および酸化
アルミニウムの端部とソースまたはドレイン領域の取り
出し電極用のコンタクトホールを概略一致させるとは、
ゲイト電極および酸化アルミニウムの端部を利用して、
セルファラインでコンタクトホールを形成した結果形成
される構造は当然含み、また他の方法によりフォトマス
クを使用し位置合わせでできるマスクのズレで形成され
る範囲も含まれる。すなわち、後者の場合、図１に示す
ように絶縁膜５にコンタクト部分のみを形成する場合、
絶縁膜９の端部と酸化アルミニウムの端部とがマスク合
わせの際にずれることがあるがそのような場合も含む。
また前者の場合のように酸化アルミニウムをマスクとし
て積極的に利用する、すなわち絶縁膜をエッチングする
範囲をゲイト電極上まで含めるとゲイト電極上に絶縁膜
９は残存せず、ソースまたはドレイン領域の端は確実に
酸化アルミニウム１０となり、距離Ｌを短くすることが
できる。
アルミニウムの端部とソースまたはドレイン領域の取り
出し電極用のコンタクトホールを概略一致させるとは、
ゲイト電極および酸化アルミニウムの端部を利用して、
セルファラインでコンタクトホールを形成した結果形成
される構造は当然含み、また他の方法によりフォトマス
クを使用し位置合わせでできるマスクのズレで形成され
る範囲も含まれる。すなわち、後者の場合、図１に示す
ように絶縁膜５にコンタクト部分のみを形成する場合、
絶縁膜９の端部と酸化アルミニウムの端部とがマスク合
わせの際にずれることがあるがそのような場合も含む。
また前者の場合のように酸化アルミニウムをマスクとし
て積極的に利用する、すなわち絶縁膜をエッチングする
範囲をゲイト電極上まで含めるとゲイト電極上に絶縁膜
９は残存せず、ソースまたはドレイン領域の端は確実に
酸化アルミニウム１０となり、距離Ｌを短くすることが
できる。
【００２０】このゲイト電極の周囲に酸化アルミニウム
を形成する方法としては、このゲイト電極を陽極酸化し
て、形成することが考えられる。この陽極酸化とは、酸
溶液中にて、電流を流すことにより、アルミニウムのゲ
イト電極を電気化学反応により、酸化させるものである
が、形成された酸化膜が緻密で酸化速度の早いものであ
れば、他の方法でも当然利用できる。
を形成する方法としては、このゲイト電極を陽極酸化し
て、形成することが考えられる。この陽極酸化とは、酸
溶液中にて、電流を流すことにより、アルミニウムのゲ
イト電極を電気化学反応により、酸化させるものである
が、形成された酸化膜が緻密で酸化速度の早いものであ
れば、他の方法でも当然利用できる。
【００２１】以下に実施例に基づき、本発明を説明す
る。
る。
【００２２】
【実施例】この実施例では図４に示すような回路を持つ
液晶電気光学装置に本発明のＴＦＴを適用した例を示
す。この図において、液晶装置の各画素にはＮチャネル
型薄膜トランジスタ２２とＰチャネル型薄膜トランジス
タ２１とが相補型構成となって設けられており、各々の
ＴＦＴはゲイト電極を共通の信号線５０に接続し、ＮＴ
ＦＴ２２とＰＴＦＴ２１との出力端子は共通の画素電極
４３に接続され、各々の他方の出力端子２８、３５は別
の信号線５２、５３に接続されていて、インバーター構
成となっている。また、このＰＴＦＴとＮＴＦＴとの位
置を入れ換えてバッファ型の構成として、相補型のＴＦ
Ｔを各々の画素電極に設けてもよい。
液晶電気光学装置に本発明のＴＦＴを適用した例を示
す。この図において、液晶装置の各画素にはＮチャネル
型薄膜トランジスタ２２とＰチャネル型薄膜トランジス
タ２１とが相補型構成となって設けられており、各々の
ＴＦＴはゲイト電極を共通の信号線５０に接続し、ＮＴ
ＦＴ２２とＰＴＦＴ２１との出力端子は共通の画素電極
４３に接続され、各々の他方の出力端子２８、３５は別
の信号線５２、５３に接続されていて、インバーター構
成となっている。また、このＰＴＦＴとＮＴＦＴとの位
置を入れ換えてバッファ型の構成として、相補型のＴＦ
Ｔを各々の画素電極に設けてもよい。
【００２３】このような構成の液晶電気光学装置に使用
される本発明のＴＦＴをガラス基板にＣ／ＴＦＴを作ら
んとした時の製造工程を図３(A) 〜(F) に基づき示す。
される本発明のＴＦＴをガラス基板にＣ／ＴＦＴを作ら
んとした時の製造工程を図３(A) 〜(F) に基づき示す。
【００２４】図３(A) において、ＡＮガラス、ネオセラ
ガラス等の結晶化ガラス、バイコ−ル7913（コ−ニング
製）等の700 ℃以下、例えば約600 ℃の熱処理に耐え得
る石英ガラス等の高価でないガラス１上にマグネトロン
RF（高周波) スパッタ法を用いてブロッキング層２４と
しての酸化珪素膜を1000〜3000Åの厚さに作製した。
ガラス等の結晶化ガラス、バイコ−ル7913（コ−ニング
製）等の700 ℃以下、例えば約600 ℃の熱処理に耐え得
る石英ガラス等の高価でないガラス１上にマグネトロン
RF（高周波) スパッタ法を用いてブロッキング層２４と
しての酸化珪素膜を1000〜3000Åの厚さに作製した。
【００２５】プロセス条件は酸素100%雰囲気、成膜温度
150 ℃、出力400 〜800W、圧力0.5Pa とした。タ−ゲッ
ト材料として、石英または単結晶シリコンを用い、その
時の成膜速度は30〜100 Å／分であった。
150 ℃、出力400 〜800W、圧力0.5Pa とした。タ−ゲッ
ト材料として、石英または単結晶シリコンを用い、その
時の成膜速度は30〜100 Å／分であった。
【００２６】この上にシリコン膜をLPCVD(減圧気相)
法、スパッタ法またはプラズマCVD 法により形成した。
減圧気相法で形成する場合、結晶化温度よりも100 〜
200 ℃低い450 〜550 ℃、例えば530 ℃でジシラン(Si2
H6) またはトリシラン(Si3H8)をCVD 装置に供給して成
膜した。反応炉内圧力は30〜300 Paとした。成膜速度は
50〜250 Å／分であった。ＮＴＦＴとＰＴＦＴとのスレ
ッシュホ−ルド電圧(Vth) を概略同一に制御するため、
ホウ素をジボランを用いて１×1015〜１×1018cm-3の濃
度として成膜中に添加してもよい。
法、スパッタ法またはプラズマCVD 法により形成した。
減圧気相法で形成する場合、結晶化温度よりも100 〜
200 ℃低い450 〜550 ℃、例えば530 ℃でジシラン(Si2
H6) またはトリシラン(Si3H8)をCVD 装置に供給して成
膜した。反応炉内圧力は30〜300 Paとした。成膜速度は
50〜250 Å／分であった。ＮＴＦＴとＰＴＦＴとのスレ
ッシュホ−ルド電圧(Vth) を概略同一に制御するため、
ホウ素をジボランを用いて１×1015〜１×1018cm-3の濃
度として成膜中に添加してもよい。
【００２７】スパッタ法で行う場合、スパッタ前の背圧
を１×10-5Pa以下とし、単結晶シリコンをタ−ゲットと
して、アルゴンに水素を20〜80％混入した雰囲気で行っ
た。例えばアルゴン20％、水素80％とした。成膜温度は
150 ℃、周波数は13.56MHz、スパッタ出力は400 〜800W
とした。圧力は0.5Pa であった。
を１×10-5Pa以下とし、単結晶シリコンをタ−ゲットと
して、アルゴンに水素を20〜80％混入した雰囲気で行っ
た。例えばアルゴン20％、水素80％とした。成膜温度は
150 ℃、周波数は13.56MHz、スパッタ出力は400 〜800W
とした。圧力は0.5Pa であった。
【００２８】プラズマCVD 法により珪素膜を作製する場
合、温度は例えば300 ℃とし、モノシラン(SiH4)または
ジシラン(Si2H6) を用いた。これらをPCVD装置内に導入
し、13.56MHzの高周波電力を加えて成膜した。
合、温度は例えば300 ℃とし、モノシラン(SiH4)または
ジシラン(Si2H6) を用いた。これらをPCVD装置内に導入
し、13.56MHzの高周波電力を加えて成膜した。
【００２９】これらの方法によって形成された被膜は、
酸素が７×1020cm-3以下であることが好ましい。この酸
素濃度が高いと、半導体層を結晶化させにくく、そのた
め熱アニ−ル温度を高くするかまたは熱アニ−ル時間を
長くしなければならない。また少なすぎると、液晶電気
光学装置に使用するバックライトにより半導体層が光照
射された際にオフ状態のリ−ク電流が増加してしまう。
そのため４×1019〜４×1021cm-3の範囲であれば、中温
（６００℃以下）の熱アニールで容易に結晶化可能であ
る。一方、膜中の水素量は４×1020cm-3であり、珪素の
４×1022cm-3として比較するとおよそ１原子％であっ
た。
酸素が７×1020cm-3以下であることが好ましい。この酸
素濃度が高いと、半導体層を結晶化させにくく、そのた
め熱アニ−ル温度を高くするかまたは熱アニ−ル時間を
長くしなければならない。また少なすぎると、液晶電気
光学装置に使用するバックライトにより半導体層が光照
射された際にオフ状態のリ−ク電流が増加してしまう。
そのため４×1019〜４×1021cm-3の範囲であれば、中温
（６００℃以下）の熱アニールで容易に結晶化可能であ
る。一方、膜中の水素量は４×1020cm-3であり、珪素の
４×1022cm-3として比較するとおよそ１原子％であっ
た。
【００３０】また、ソ−ス、ドレイン領域に対してより
結晶化を助長させるため、酸素濃度を７×1020cm-3以
下、好ましくは７×1019cm-3以下とし、ピクセル構成す
るＴＦＴのチャネル形成領域の一部のみに酸素、炭素又
は窒素をイオン注入法により５×1019〜５×1021cm-3と
なるように添加して光に対する敏感性を弱くすることも
有効である。このようにした場合、特に周辺回路を構成
するＴＦＴには、この酸素の混入をより少なくし、より
大きいキャリア移動度を有せしめることができ、高周波
動作を容易にさせることができ、画素周辺のスイッチン
グのＴＦＴはオフ状態でリーク電流を減らすことが可能
となった。
結晶化を助長させるため、酸素濃度を７×1020cm-3以
下、好ましくは７×1019cm-3以下とし、ピクセル構成す
るＴＦＴのチャネル形成領域の一部のみに酸素、炭素又
は窒素をイオン注入法により５×1019〜５×1021cm-3と
なるように添加して光に対する敏感性を弱くすることも
有効である。このようにした場合、特に周辺回路を構成
するＴＦＴには、この酸素の混入をより少なくし、より
大きいキャリア移動度を有せしめることができ、高周波
動作を容易にさせることができ、画素周辺のスイッチン
グのＴＦＴはオフ状態でリーク電流を減らすことが可能
となった。
【００３１】かくして、アモルファス状態の珪素膜を50
0 〜5000Å、例えば1500Åの厚さに作製の後、450 〜70
0 ℃の温度にて12〜70時間非酸化物雰囲気にて中温の加
熱処理した。例えば窒素または水素雰囲気にて600 ℃の
温度で保持した。
0 〜5000Å、例えば1500Åの厚さに作製の後、450 〜70
0 ℃の温度にて12〜70時間非酸化物雰囲気にて中温の加
熱処理した。例えば窒素または水素雰囲気にて600 ℃の
温度で保持した。
【００３２】珪素膜の下の基板表面にアモルファス構造
の酸化珪素膜が形成されているため、この熱処理で特定
の核が存在せず、全体が均一に加熱アニ−ルされる。即
ち、成膜時はアモルファス構造を有し、また水素は単に
混入しているのみである。
の酸化珪素膜が形成されているため、この熱処理で特定
の核が存在せず、全体が均一に加熱アニ−ルされる。即
ち、成膜時はアモルファス構造を有し、また水素は単に
混入しているのみである。
【００３３】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜時に比較的秩序性の高い領域は
特に結晶化をして結晶状態となろうとする。しかしこれ
らの領域間に存在する珪素により互いの結合がなされる
ため、珪素同志は互いにひっぱりあう。レ−ザラマン分
光により測定すると単結晶の珪素のピ−ク522 cm-1より
低周波側にシフトしたピ−クが観察される。それの見掛
け上の粒径は半値巾から計算すると、50〜500Åとマイ
クロクリスタルのようになっているが、実際はこの結晶
性の高い領域は多数あってクラスタ構造を有し、各クラ
スタ間は互いに珪素同志で結合（アンカリング) がされ
たセミアモルファス構造の被膜を形成させることができ
た。
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜時に比較的秩序性の高い領域は
特に結晶化をして結晶状態となろうとする。しかしこれ
らの領域間に存在する珪素により互いの結合がなされる
ため、珪素同志は互いにひっぱりあう。レ−ザラマン分
光により測定すると単結晶の珪素のピ−ク522 cm-1より
低周波側にシフトしたピ−クが観察される。それの見掛
け上の粒径は半値巾から計算すると、50〜500Åとマイ
クロクリスタルのようになっているが、実際はこの結晶
性の高い領域は多数あってクラスタ構造を有し、各クラ
スタ間は互いに珪素同志で結合（アンカリング) がされ
たセミアモルファス構造の被膜を形成させることができ
た。
【００３４】このような被膜において、例えばＳＩＭＳ
（二次イオン質量分析）法により深さ方向の分布測定を
行った時、添加物（不純物）として最低領域（表面また
は表面より離れた位置（内部））において酸素が３. ４
×１０19cm -3 、窒素４×１０17cm -3 を得た。また水
素は４×１０20cm -3 であり、珪素４×１０22cm -3と
して比較すると１原子％であった。
（二次イオン質量分析）法により深さ方向の分布測定を
行った時、添加物（不純物）として最低領域（表面また
は表面より離れた位置（内部））において酸素が３. ４
×１０19cm -3 、窒素４×１０17cm -3 を得た。また水
素は４×１０20cm -3 であり、珪素４×１０22cm -3と
して比較すると１原子％であった。
【００３５】この結晶化は酸素濃度が例えば３. ５×１
０19cm -3 においては１０００Åの膜厚で６００℃（４
８時間）の熱処理で可能である。これを３×１０20cm
-3 にすると膜厚を０. ３〜０. ５μｍと厚くすれば６
００℃でのアニ−ルによる結晶化が可能であったが、
０. １μｍの厚さでは６５０℃での熱処理が結晶化のた
めには必要であった。即ちより膜厚を厚くするほど、よ
り酸素等の不純物濃度を減少させるほど、結晶化がしや
すかった。
０19cm -3 においては１０００Åの膜厚で６００℃（４
８時間）の熱処理で可能である。これを３×１０20cm
-3 にすると膜厚を０. ３〜０. ５μｍと厚くすれば６
００℃でのアニ−ルによる結晶化が可能であったが、
０. １μｍの厚さでは６５０℃での熱処理が結晶化のた
めには必要であった。即ちより膜厚を厚くするほど、よ
り酸素等の不純物濃度を減少させるほど、結晶化がしや
すかった。
【００３６】結果として、被膜は実質的にグレインバウ
ンダリ(GB という) がないといってもよい状態を呈す
る。キャリアは各クラスタ間をアンカリングされた個所
を通じ互いに容易に移動し得るため、いわゆるGBの明確
に存在する多結晶珪素よりも高いキャリア移動度とな
る。即ちホ−ル移動度（μｈ）＝10〜200cm2/Vsec 、電
子移動度（μe ）＝15〜300 cm2/Vsecが得られる。
ンダリ(GB という) がないといってもよい状態を呈す
る。キャリアは各クラスタ間をアンカリングされた個所
を通じ互いに容易に移動し得るため、いわゆるGBの明確
に存在する多結晶珪素よりも高いキャリア移動度とな
る。即ちホ−ル移動度（μｈ）＝10〜200cm2/Vsec 、電
子移動度（μe ）＝15〜300 cm2/Vsecが得られる。
【００３７】他方、上記の如き中温でのアニ−ルではな
く、900 〜1200℃の高温アニ−ルにより被膜を多結晶化
すると、核からの固相成長により被膜中の不純物の偏析
がおきて、GBには酸素、炭素、窒素等の不純物が多くな
り、結晶中の移動度は大きいが、GBでのバリア（障壁）
を作ってそこでのキャリアの移動を阻害してしまう。結
果として10cm2/Vsec以上の移動度がなかなか得られない
のが実情である。
く、900 〜1200℃の高温アニ−ルにより被膜を多結晶化
すると、核からの固相成長により被膜中の不純物の偏析
がおきて、GBには酸素、炭素、窒素等の不純物が多くな
り、結晶中の移動度は大きいが、GBでのバリア（障壁）
を作ってそこでのキャリアの移動を阻害してしまう。結
果として10cm2/Vsec以上の移動度がなかなか得られない
のが実情である。
【００３８】よって、本発明の実施例ではかくの如き理
由により、セミアモルファスまたはキャリアの移動度を
高くできるなら多結晶構造を有するシリコン半導体を用
いることができる。
由により、セミアモルファスまたはキャリアの移動度を
高くできるなら多結晶構造を有するシリコン半導体を用
いることができる。
【００３９】図３(A) において、珪素膜を第１のフォト
マスクにてフォトエッチングを施し、ＰＴＦＴ用の領
域２１（チャネル巾20μm)を図面の右側に、ＮＴＦＴ用
の領域２２を左側に作製した。
マスクにてフォトエッチングを施し、ＰＴＦＴ用の領
域２１（チャネル巾20μm)を図面の右側に、ＮＴＦＴ用
の領域２２を左側に作製した。
【００４０】この上に酸化珪素膜をゲイト絶縁膜２７と
して500 〜2000Å例えば1000Åの厚さに形成した。これ
はブロッキング層としての酸化珪素膜の作製と同一条件
とした。この成膜中に弗素等のハロゲン元素を少量添加
し、ナトリウムイオンの固定化をさせてもよい。
して500 〜2000Å例えば1000Åの厚さに形成した。これ
はブロッキング層としての酸化珪素膜の作製と同一条件
とした。この成膜中に弗素等のハロゲン元素を少量添加
し、ナトリウムイオンの固定化をさせてもよい。
【００４１】さらにこの後、この上側にアルミニウム膜
を０．３μｍの厚さに形成した。これを第２のフォトマ
スクにてパタ−ニングした。そしてＰＴＦＴ用のゲイ
ト電極２６, ＮＴＦＴ用のゲイト電極２５を形成した。
例えばチャネル長１０μｍとした。
を０．３μｍの厚さに形成した。これを第２のフォトマ
スクにてパタ−ニングした。そしてＰＴＦＴ用のゲイ
ト電極２６, ＮＴＦＴ用のゲイト電極２５を形成した。
例えばチャネル長１０μｍとした。
【００４２】図３（Ｃ）において、フォトレジスト３１
をフォトマスクを用いて形成し、ＰＴＦＴ用のソ−ス
２８、ドレイン３０に対し、ホウ素を１×１０15cm -2
のド−ズ量をイオン注入法により添加した。
をフォトマスクを用いて形成し、ＰＴＦＴ用のソ−ス
２８、ドレイン３０に対し、ホウ素を１×１０15cm -2
のド−ズ量をイオン注入法により添加した。
【００４３】次に図３（Ｄ）の如く、フォトレジスト３
２をフォトマスクを用いて形成した。そしてＮＴＦＴ
用のソ−ス３５、ドレイン３３に対してリンを１×１０
15cm-2 のドーズ量でイオン注入法により添加した。
２をフォトマスクを用いて形成した。そしてＮＴＦＴ
用のソ−ス３５、ドレイン３３に対してリンを１×１０
15cm-2 のドーズ量でイオン注入法により添加した。
【００４４】これらはゲイト絶縁膜２７を通じて行っ
た。しかし図３（Ｂ）において、ゲイト電極２６、２５
をマスクとしてシリコン膜上の酸化珪素を除去し、その
後、ホウ素、リンを直接珪素膜中にイオン注入してもよ
い。
た。しかし図３（Ｂ）において、ゲイト電極２６、２５
をマスクとしてシリコン膜上の酸化珪素を除去し、その
後、ホウ素、リンを直接珪素膜中にイオン注入してもよ
い。
【００４５】次に、このフォトレジスト３２を除去した
後、６５０℃にて１０〜５０時間再び加熱アニ−ルを行
った。そしてＰＴＦＴのソ−ス２８、ドレイン３０、Ｎ
ＴＦＴのソ−ス３５、ドレイン３３領域の不純物を活性
化してｐ+ 、ｎ+ として作製した。
後、６５０℃にて１０〜５０時間再び加熱アニ−ルを行
った。そしてＰＴＦＴのソ−ス２８、ドレイン３０、Ｎ
ＴＦＴのソ−ス３５、ドレイン３３領域の不純物を活性
化してｐ+ 、ｎ+ として作製した。
【００４６】またゲイト電極２５、２６下にはチャネル
形成領域３４、２９がセミアモルファスまたは多結晶半
導体として形成されている。
形成領域３４、２９がセミアモルファスまたは多結晶半
導体として形成されている。
【００４７】かくすると、セルファライン方式でありな
がらも、すべての工程において７００℃以上に温度を加
えることがなくＣ／ＴＦＴを作ることができる。そのた
め、基板材料として、石英等の高価な基板を用いなくて
もよく、本発明の大画素の液晶表示装置にきわめて適し
ているプロセスである。
がらも、すべての工程において７００℃以上に温度を加
えることがなくＣ／ＴＦＴを作ることができる。そのた
め、基板材料として、石英等の高価な基板を用いなくて
もよく、本発明の大画素の液晶表示装置にきわめて適し
ているプロセスである。
【００４８】熱アニ−ルは図３（Ａ）, （Ｄ）で２回行
った。しかし図３（Ａ）のアニ−ルは求める特性により
省略し、双方を図３（Ｄ）の熱アニ−ルにより兼ねさせ
て製造時間の短縮を図ってもよい。
った。しかし図３（Ａ）のアニ−ルは求める特性により
省略し、双方を図３（Ｄ）の熱アニ−ルにより兼ねさせ
て製造時間の短縮を図ってもよい。
【００４９】本発明においては、ゲイト電極としてアル
ミニウムを使用しているので、図３（Ｄ）の工程でのア
ニールにより、ゲイト絶縁膜中に多数存在する水素分子
をアルミニウムの持つ作用により、水素原子に変換し
て、ゲイト絶縁膜の界面準位密度を減少させ、不要なキ
ャリアの消滅を減らすことも同時に達成できた。
ミニウムを使用しているので、図３（Ｄ）の工程でのア
ニールにより、ゲイト絶縁膜中に多数存在する水素分子
をアルミニウムの持つ作用により、水素原子に変換し
て、ゲイト絶縁膜の界面準位密度を減少させ、不要なキ
ャリアの消滅を減らすことも同時に達成できた。
【００５０】図３（Ｅ）において、ゲート電極２５、２
６を陽極酸化をもちいて、その周囲に酸化アルミニウム
を作成した。具体的には浴組成として、１３．７％の硫
酸溶液中に、陰極として炭素を用い、該当基板から３０
ｃｍ程離した状態で、１ｍＡ／ｃｍ2 の電流密度にて行
った。酸化アルミニウムの厚みを０．２〜１μｍ例えば
０．５μｍとして、本実施例では作成した。
６を陽極酸化をもちいて、その周囲に酸化アルミニウム
を作成した。具体的には浴組成として、１３．７％の硫
酸溶液中に、陰極として炭素を用い、該当基板から３０
ｃｍ程離した状態で、１ｍＡ／ｃｍ2 の電流密度にて行
った。酸化アルミニウムの厚みを０．２〜１μｍ例えば
０．５μｍとして、本実施例では作成した。
【００５１】この陽極酸化に使用する溶液としては、代
表的には硫酸、硝酸、燐酸等の強酸溶液や酒石酸、クエ
ン酸にエチレングリコールやプロピレングリコール等を
混合した混合酸等が使用できる。また、必要に応じて、
この溶液のｐＨを調整するために、塩やアルカリ溶液を
混合することも可能である。
表的には硫酸、硝酸、燐酸等の強酸溶液や酒石酸、クエ
ン酸にエチレングリコールやプロピレングリコール等を
混合した混合酸等が使用できる。また、必要に応じて、
この溶液のｐＨを調整するために、塩やアルカリ溶液を
混合することも可能である。
【００５２】まず、３％の酒石酸水溶液１に対して、９
の割合でプロピレングリコールを添加したＡＧＷ電解溶
液にこの基板を浸し、アルミニウムのゲイト電極を電源
の陽極に接続し、対する陰極として炭素を使用して直流
電力を印加した。
の割合でプロピレングリコールを添加したＡＧＷ電解溶
液にこの基板を浸し、アルミニウムのゲイト電極を電源
の陽極に接続し、対する陰極として炭素を使用して直流
電力を印加した。
【００５３】陽極酸化の条件は最初、定電流モードで電
流密度１ｍＡ／ｃｍ 2 で２０分電流を流した後、定電圧
モードで５分処理し、厚さ５０００Åの酸化アルミニウ
ムをゲイト電極の側面付近に形成した。この酸化処理と
同条件で作製した試料を用いて、この酸化アルミニウム
の絶縁性を調べたところ、比抵抗は１０ 9 Ωｍで、絶 縁
耐圧は２×１０ 5 Ｖ／ｃｍの特性を持つ酸化アルミニウ
ム膜であった。
流密度１ｍＡ／ｃｍ 2 で２０分電流を流した後、定電圧
モードで５分処理し、厚さ５０００Åの酸化アルミニウ
ムをゲイト電極の側面付近に形成した。この酸化処理と
同条件で作製した試料を用いて、この酸化アルミニウム
の絶縁性を調べたところ、比抵抗は１０ 9 Ωｍで、絶 縁
耐圧は２×１０ 5 Ｖ／ｃｍの特性を持つ酸化アルミニウ
ム膜であった。
【００５４】また、この試料の表面を走査型電子顕微鏡
にて観察したところ、約８０００倍にまで拡大してその
表面の凹凸が観察できたが、微小な穴は観察できず、良
好な絶縁被膜であった。
にて観察したところ、約８０００倍にまで拡大してその
表面の凹凸が観察できたが、微小な穴は観察できず、良
好な絶縁被膜であった。
【００５５】図３（Ｆ）において、層間絶縁物４１を前
記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はLPCVD 法、光CVD 法を用い
てもよい。例えば０. ２〜１. ０μｍの厚さに形成し
た。その後、図３（Ｆ）に示す如く、フォトマスクを
用いて電極用の窓４２を形成した。その際、ＲＩＥ方法
を用い、ゲート電極２５、２６およびその周囲の酸化ア
ルミニウム４０を利用してセルファライン的にコンタク
トホール４２の位置をチャネル近傍にまで極力接近さ
せ、ソース、ドレインへの給電点とチャネル領域との距
離Ｌを極力減らしたことに、本発明の特徴を有する。
記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はLPCVD 法、光CVD 法を用い
てもよい。例えば０. ２〜１. ０μｍの厚さに形成し
た。その後、図３（Ｆ）に示す如く、フォトマスクを
用いて電極用の窓４２を形成した。その際、ＲＩＥ方法
を用い、ゲート電極２５、２６およびその周囲の酸化ア
ルミニウム４０を利用してセルファライン的にコンタク
トホール４２の位置をチャネル近傍にまで極力接近さ
せ、ソース、ドレインへの給電点とチャネル領域との距
離Ｌを極力減らしたことに、本発明の特徴を有する。
【００５６】さらにこれら全体上にはアルミニウムを
０．５〜１μｍの厚さにスパッタ法により形成し、リ−
ド５２、５３をフォトマスクを用いて形成し、ＰＴＦ
Ｔ、ＮＴＦＴのソース領域２８、３５の電極として図３
（Ｇ）の如く作製した。
０．５〜１μｍの厚さにスパッタ法により形成し、リ−
ド５２、５３をフォトマスクを用いて形成し、ＰＴＦ
Ｔ、ＮＴＦＴのソース領域２８、３５の電極として図３
（Ｇ）の如く作製した。
【００５７】さらに表面を平坦化用有機樹脂４４例えば
透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけ
をフォトマスクにて行った。
透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけ
をフォトマスクにて行った。
【００５８】図３(F) に示す如く２つのＴＦＴを相補型
構成とし、かつその出力端を液晶装置の一方の画素の電
極を透明電極としてそれに連結するため、スパッタ法に
よりITO(インジュ−ム・スズ酸化膜）を形成した。それ
をフォトマスクによりエッチングし、電極４３を構成
させた。このITO は室温〜150 ℃で成膜し、200 〜400
℃の酸素または大気中のアニ−ルにより成就した。
構成とし、かつその出力端を液晶装置の一方の画素の電
極を透明電極としてそれに連結するため、スパッタ法に
よりITO(インジュ−ム・スズ酸化膜）を形成した。それ
をフォトマスクによりエッチングし、電極４３を構成
させた。このITO は室温〜150 ℃で成膜し、200 〜400
℃の酸素または大気中のアニ−ルにより成就した。
【００５９】かくの如くにしてＰＴＦＴ２１とＮＴＦＴ
２２と透明導電膜の電極４３を同一ガラス基板１上に作
製した。
２２と透明導電膜の電極４３を同一ガラス基板１上に作
製した。
【００６０】かかるＴＦＴの特性はＰＴＦＴの移動度は
２０cm2/Vsec、Ｖthは−５．９ＶでＮＴＦＴの移動度は
４０cm2/Vsec、Ｖthは＋５．０Ｖであった。
２０cm2/Vsec、Ｖthは−５．９ＶでＮＴＦＴの移動度は
４０cm2/Vsec、Ｖthは＋５．０Ｖであった。
【００６１】かかる半導体を用いることにより、一般に
不可能とされていたＴＦＴでも大きな移動度を作ること
ができた。そのため、初めて液晶電気光学装置の各ピク
セルに相補型ＴＦＴを構成させるアクティブ型液晶表示
装置を作ることができた。また周辺回路もオンガラス化
( 同一基板上に同様のＴＦＴの製造プロセスで形成する
方法) が可能となった。
不可能とされていたＴＦＴでも大きな移動度を作ること
ができた。そのため、初めて液晶電気光学装置の各ピク
セルに相補型ＴＦＴを構成させるアクティブ型液晶表示
装置を作ることができた。また周辺回路もオンガラス化
( 同一基板上に同様のＴＦＴの製造プロセスで形成する
方法) が可能となった。
【００６２】本実施例では液晶電気光学装置に本発明の
ＴＦＴを適用した、そのためＴＦＴの周波数特性がよい
ので、容易に動画表示を行うことができ、プロジェクシ
ョンＴＶ、ビデオムービーのビューファインダー、壁掛
けＴＶ等への応用が可能である。また、その他の応用と
して、周波数特性の良いことを利用して、１次元あるい
は２次元のイメージセンサの駆動素子として利用でき、
その読み取りスピードはＧ４規格にも十分に対応できる
ものである。
ＴＦＴを適用した、そのためＴＦＴの周波数特性がよい
ので、容易に動画表示を行うことができ、プロジェクシ
ョンＴＶ、ビデオムービーのビューファインダー、壁掛
けＴＶ等への応用が可能である。また、その他の応用と
して、周波数特性の良いことを利用して、１次元あるい
は２次元のイメージセンサの駆動素子として利用でき、
その読み取りスピードはＧ４規格にも十分に対応できる
ものである。
【００６３】前述のように、形成されたガラス基板と他
方のガラス基板上にストライプ状の透明電極による対向
電極が形成された基板とを使用して、公知の方法にて液
晶電気光学装置用セルを作製する。この液晶電気光学装
置用セル中には液晶材料が充填されており、液晶材料に
TN液晶を用いるならば、その間隔を約10μｍ程度とし、
透明導電膜双方に配向膜をラビング処理して形成させる
必要がある。
方のガラス基板上にストライプ状の透明電極による対向
電極が形成された基板とを使用して、公知の方法にて液
晶電気光学装置用セルを作製する。この液晶電気光学装
置用セル中には液晶材料が充填されており、液晶材料に
TN液晶を用いるならば、その間隔を約10μｍ程度とし、
透明導電膜双方に配向膜をラビング処理して形成させる
必要がある。
【００６４】また液晶材料にFLC(強誘電性) 液晶を用い
る場合は、動作電圧を±20Ｖとし、セルの間隔を1.5 〜
3.5 μｍ例えば2.3 μｍとし、対向電極上にのみ配向膜
を設けラビング処理を施せばよい。
る場合は、動作電圧を±20Ｖとし、セルの間隔を1.5 〜
3.5 μｍ例えば2.3 μｍとし、対向電極上にのみ配向膜
を設けラビング処理を施せばよい。
【００６５】分散型液晶またはポリマ−液晶を用いる場
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Ｖとし、セル間隔は１
〜10μｍと薄くした。
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Ｖとし、セル間隔は１
〜10μｍと薄くした。
【００６６】特に分散型液晶を用いる場合には、偏光板
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホ−ルドがないため、本発明の明確なスレッシュホ
−ルド電圧が規定されるＣ／ＴＦＴ型とすることによ
り、大きなコントラストとクロスト−ク（隣の画素との
悪干渉）を除くことができた。
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホ−ルドがないため、本発明の明確なスレッシュホ
−ルド電圧が規定されるＣ／ＴＦＴ型とすることによ
り、大きなコントラストとクロスト−ク（隣の画素との
悪干渉）を除くことができた。
【００６７】
【発明の効果】本発明は、ゲート電極材料にアルミニウ
ムを用いることで、アルミニウムの陽極酸化法による酸
化アルミニウムをその表面に設けて、その上に立体交差
を有する３次元的な配線を設けることを特徴としてい
る。また、該ゲート電極および電極周囲の酸化アルミニ
ウムによって、ソース・ドレインのコンタクトホールを
設けて給電点をチャネルに近づけることで、装置の周波
数特性の低下、ＯＮ抵抗の増加を防ぐことができた。
ムを用いることで、アルミニウムの陽極酸化法による酸
化アルミニウムをその表面に設けて、その上に立体交差
を有する３次元的な配線を設けることを特徴としてい
る。また、該ゲート電極および電極周囲の酸化アルミニ
ウムによって、ソース・ドレインのコンタクトホールを
設けて給電点をチャネルに近づけることで、装置の周波
数特性の低下、ＯＮ抵抗の増加を防ぐことができた。
【００６８】また本発明ではゲート電極にアルミニウム
を用いている為、素子形成工程中のアニール時にゲート
酸化膜中の水素を、アルミニウムの持つ触媒効果によっ
て、Ｈ2 →Ｈにして、より減少させることが出来、界面
準位密度（ＱSS）をシリコンゲートを用いた場合と比較
して、減少させることが出来、素子特性を向上させるこ
とができた。
を用いている為、素子形成工程中のアニール時にゲート
酸化膜中の水素を、アルミニウムの持つ触媒効果によっ
て、Ｈ2 →Ｈにして、より減少させることが出来、界面
準位密度（ＱSS）をシリコンゲートを用いた場合と比較
して、減少させることが出来、素子特性を向上させるこ
とができた。
【００６９】また、ＴＦＴのソース、ドレイン領域をセ
ルファラインとし、さらにソース、ドレイン領域へ給電
する電極のコンタクト部分もセルファライン的に一を定
めたため、ＴＦＴに要する素子の面積が減り、集積度を
工場させることができる。また液晶電気光学装置のアク
ティブ素子として使用した場合には液晶パネルの開口率
を上げることができた。
ルファラインとし、さらにソース、ドレイン領域へ給電
する電極のコンタクト部分もセルファライン的に一を定
めたため、ＴＦＴに要する素子の面積が減り、集積度を
工場させることができる。また液晶電気光学装置のアク
ティブ素子として使用した場合には液晶パネルの開口率
を上げることができた。
【００７０】本発明においてかかるＣ／ＴＦＴに対し、
半導体としてセミアモルファスまたはセミクリスタルを
用いた。しかし同じ目的のために可能であるならば他の
結晶構造の半導体を用いてもよい。またセルファライン
型のＣ／ＴＦＴにより高速処理を行った。しかしイオン
注入法を用いずに非セルファライン方式によりＴＦＴを
作ってもよい。またスタガー型でなく逆スタガー型のＴ
ＦＴまたはその他の方式のＴＦＴであってもよいことは
いうまでもない。
半導体としてセミアモルファスまたはセミクリスタルを
用いた。しかし同じ目的のために可能であるならば他の
結晶構造の半導体を用いてもよい。またセルファライン
型のＣ／ＴＦＴにより高速処理を行った。しかしイオン
注入法を用いずに非セルファライン方式によりＴＦＴを
作ってもよい。またスタガー型でなく逆スタガー型のＴ
ＦＴまたはその他の方式のＴＦＴであってもよいことは
いうまでもない。
【図１】 図１は本発明の絶縁ゲイト型電界効果型半導
体装置の概略断面図。
体装置の概略断面図。
【図２】 図２は従来の絶縁ゲイト型電界効果型半導体
装置の概略断面図。
装置の概略断面図。
【図３】 図３は本発明の絶縁ゲイト型電界効果型半導
体装置の作製工程。
体装置の作製工程。
【図４】 図４は本発明の絶縁ゲイト型電界効果型半導
体装置の作製工程。
体装置の作製工程。
【図５】 図５は本発明の絶縁ゲイト型電界効果型半導
体装置を応用した液晶電気光学装置の回路図。
体装置を応用した液晶電気光学装置の回路図。
１・・・基板 ２・・・半導体層 ３・・・ソース、ドレイン領域 ６・・・ゲイト絶縁膜 ７・・・ソース、ドレイン電極 ８・・・ゲイト電極 １０・・酸化アルミニウム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−178560（ＪＰ，Ａ) 特開 昭58−23479（ＪＰ，Ａ) 特開 昭59−21067（ＪＰ，Ａ) 特開 昭62−214669（ＪＰ，Ａ)
Claims (9)
- 【請求項１】 （ａ）絶縁表面を有する基板上に形成さ
れたソース領域、ドレイン領域及びこれらの領域にはさ
まれたチャネル形成領域を含む半導体膜と、 （ｂ）前記半導体膜上に形成された絶縁膜と、 （ｃ）前記チャネル形成領域上に前記絶縁膜を介して設
けられたアルミニウムよりなるゲイト電極と、 （ｄ）前記ゲイト電極の少なくとも側面を覆うよう形成
された前記アルミニウムの陽極酸化物層とを有し、 前記ソース領域および前記ドレイン領域上の前記絶縁膜
には前記ソース領域および前記ドレイン領域と同じ不純
物が添加されていることを特徴とする絶縁ゲイト型電界
効果半導体装置。 - 【請求項２】 請求項１において、前記ゲイト電極側面
の前記陽極酸化物層の端面と概略一致して前記ソース領
域または前記ドレイン領域からの取り出し電極用のコン
タクトホールとをさらに設けたことを特徴とする絶縁ゲ
イト型電界効果半導体装置。 - 【請求項３】 請求項２において、前記コンタクトホー
ルは前記ゲイト電極および前記陽極酸化物層を利用した
セルフアラインで形成された構造であることを特徴とす
る絶縁ゲイト型電界効果半導体装置。 - 【請求項４】 請求項１乃至３において、前記半導体膜
が多結晶シリコンであることを特徴とする絶縁ゲイト型
電界効果半導体装置。 - 【請求項５】 請求項１乃至３において、前記絶縁表面
を有する基板がガラス基板であることを特徴とする絶縁
ゲイト型電界効果半導体装置。 - 【請求項６】 請求項１乃至５に記載の絶縁ゲイト型電
界効果半導体装置を用いた液晶電気光学装置又はイメー
ジセンサ。 - 【請求項７】 （ａ）絶縁表面を有する基板上に半導体
島領域を形成する工程と、 （ｂ）前記半導体島領域上にアルミニウムよりなるゲイ
ト電極を絶縁膜を介して形成する工程と、 （ｃ）前記ゲイト電極をマスクとして前記半導体島領域
内に不純物イオンを注入して不純物領域を形成する工程
と、 （ｄ）前記不純物領域中の不純物を活性化する工程と、 （ｅ）前記（ｄ）の工程の後に前記ゲイト電極を陽極酸
化して前記ゲイト電極の少なくとも側面を覆う陽極酸化
物層を形成する工程と、 を有することを特徴とする絶縁ゲイト型電界効果半導体
装置の作製方法。 - 【請求項８】 請求項７において、前記陽極酸化物層の
端面と概略一致して前記不純物領域からの取り出し電極
用のコンタクトホールを設ける工程とをさらに有するこ
とを特徴とする絶縁ゲイト型電界効果半導体装置の作製
方法。 - 【請求項９】 請求項７において、（ｃ）の工程におい
て前記半導体島領域に不純物イオンを注入するのは前記
絶縁膜を介して行われることを特徴とする絶縁ゲイト型
電界効果半導体装置の作製方法。
Priority Applications (17)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065418A JP2717233B2 (ja) | 1991-03-06 | 1991-03-06 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| KR1019920003608A KR960001611B1 (ko) | 1991-03-06 | 1992-03-05 | 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법 |
| US07/846,164 US5289030A (en) | 1991-03-06 | 1992-03-05 | Semiconductor device with oxide layer |
| DE69224310T DE69224310T2 (de) | 1991-03-06 | 1992-03-06 | Gatestruktur einer Feldeffektanordnung und Verfahren zur Herstellung |
| EP92301951A EP0502749B1 (en) | 1991-03-06 | 1992-03-06 | Gate structure of field effect device and method for forming the same |
| US08/037,162 US5468987A (en) | 1991-03-06 | 1993-03-25 | Semiconductor device and method for forming the same |
| US08/147,580 US5474945A (en) | 1991-03-06 | 1993-11-05 | Method for forming semiconductor device comprising metal oxide |
| US08/209,063 US5913112A (en) | 1991-03-06 | 1994-03-11 | Method of manufacturing an insulated gate field effect semiconductor device having an offset region and/or lightly doped region |
| US08/268,446 US5854494A (en) | 1991-02-16 | 1994-06-30 | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US08/413,885 US5821559A (en) | 1991-02-16 | 1995-03-30 | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US08/620,857 USRE36314E (en) | 1991-03-06 | 1996-06-04 | Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode |
| US08/684,394 US6028333A (en) | 1991-02-16 | 1996-07-19 | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US08/841,644 US7569408B1 (en) | 1991-03-06 | 1997-04-30 | Semiconductor device and method for forming the same |
| US08/841,638 US5879969A (en) | 1991-03-06 | 1997-04-30 | Semiconductor device and method for forming the same |
| US09/124,111 US6323528B1 (en) | 1991-03-06 | 1998-07-29 | Semiconductor device |
| JP32315798A JPH11233791A (ja) | 1991-03-06 | 1998-11-13 | 薄膜トランジスタ及びアクティブマトリクス型表示装置 |
| US09/978,720 US6822261B2 (en) | 1991-03-06 | 2001-10-18 | Semiconductor device and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065418A JP2717233B2 (ja) | 1991-03-06 | 1991-03-06 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7335551A Division JP2652364B2 (ja) | 1995-12-22 | 1995-12-22 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JP33555295A Division JP2715282B2 (ja) | 1995-12-22 | 1995-12-22 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244200A JPH06244200A (ja) | 1994-09-02 |
| JP2717233B2 true JP2717233B2 (ja) | 1998-02-18 |
Family
ID=13286487
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3065418A Expired - Fee Related JP2717233B2 (ja) | 1991-02-16 | 1991-03-06 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JP32315798A Pending JPH11233791A (ja) | 1991-03-06 | 1998-11-13 | 薄膜トランジスタ及びアクティブマトリクス型表示装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32315798A Pending JPH11233791A (ja) | 1991-03-06 | 1998-11-13 | 薄膜トランジスタ及びアクティブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2717233B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2781706B2 (ja) | 1991-09-25 | 1998-07-30 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2789293B2 (ja) | 1993-07-14 | 1998-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2873632B2 (ja) | 1991-03-15 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4817946B2 (ja) * | 2005-04-15 | 2011-11-16 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP5209193B2 (ja) * | 2006-09-12 | 2013-06-12 | シチズンファインテックミヨタ株式会社 | 液晶表示装置及びそれを用いた電子ビューファインダー |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823479A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5921067A (ja) * | 1982-07-27 | 1984-02-02 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPS62214669A (ja) * | 1986-03-14 | 1987-09-21 | Nec Corp | 自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法 |
| JPH0828510B2 (ja) * | 1987-01-20 | 1996-03-21 | 富士通株式会社 | 薄膜トランジスタの形成方法 |
-
1991
- 1991-03-06 JP JP3065418A patent/JP2717233B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-13 JP JP32315798A patent/JPH11233791A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2873632B2 (ja) | 1991-03-15 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2781706B2 (ja) | 1991-09-25 | 1998-07-30 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2789293B2 (ja) | 1993-07-14 | 1998-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233791A (ja) | 1999-08-27 |
| JPH06244200A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960001611B1 (ko) | 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법 | |
| JP2873632B2 (ja) | 半導体装置 | |
| JP2717237B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| US5466617A (en) | Manufacturing electronic devices comprising TFTs and MIMs | |
| US20030201437A1 (en) | Semiconductor display devices and applications | |
| US6444390B1 (en) | Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film | |
| JPH05267666A (ja) | 半導体装置とその作製方法 | |
| JP3190483B2 (ja) | 半導体装置作製方法 | |
| JP2717233B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JP2715282B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JP2652364B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JP2717234B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JP3381184B2 (ja) | 絶縁ゲイト型電界効果半導体装置 | |
| CN108231693B (zh) | 阵列基板及其制作方法、显示装置 | |
| JP3114964B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| KR100304824B1 (ko) | 다결정실리콘박막트랜지스터액정표시기 | |
| KR0138874B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JP3161701B2 (ja) | 液晶電気光学装置の作製方法 | |
| JP3114963B2 (ja) | 絶縁ゲイト型電界効果半導体装置 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JP3057049B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| KR20020017779A (ko) | 실리콘 결정화방법 | |
| JP3383280B2 (ja) | 半導体装置の作製方法 | |
| JPH08248445A (ja) | 絶縁ゲイト型電界効果半導体装置 | |
| JPH1065173A (ja) | 薄膜トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |