JPH0828510B2 - 薄膜トランジスタの形成方法 - Google Patents

薄膜トランジスタの形成方法

Info

Publication number
JPH0828510B2
JPH0828510B2 JP62011555A JP1155587A JPH0828510B2 JP H0828510 B2 JPH0828510 B2 JP H0828510B2 JP 62011555 A JP62011555 A JP 62011555A JP 1155587 A JP1155587 A JP 1155587A JP H0828510 B2 JPH0828510 B2 JP H0828510B2
Authority
JP
Japan
Prior art keywords
gate electrode
film
layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62011555A
Other languages
English (en)
Other versions
JPS63178560A (ja
Inventor
泰史 大川
健一 梁井
賢一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62011555A priority Critical patent/JPH0828510B2/ja
Publication of JPS63178560A publication Critical patent/JPS63178560A/ja
Publication of JPH0828510B2 publication Critical patent/JPH0828510B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Description

【発明の詳細な説明】 〔概要〕 本発明は薄膜トランジスタにおいて、ゲート電極側面
部での電流リークや短絡により発生する動作不良の問題
を解決するために、所定の保護膜をマスクとしてゲート
電極に陽極酸化法を施し、ゲート電極側面を絶縁物化す
ることにより、リークや短絡の発生防止を図ったもので
ある。
〔産業上の利用分野〕
本発明は、表示装置のアドレス等に用いる薄膜トラン
ジスタの形成方法に関する。
〔従来の技術〕
液晶等の平面形ディスプレイ装置の大型化に対する要
求は、近年ますます強くなり、これに伴ってアクティブ
マトリクスやデータアドレスに用いる薄膜トランジスタ
の実用化が急がれている。この薄膜トランジスタの低コ
スト化を図るためには、簡便で安定且つ信頼性の高い構
造とプロセスの開発が必要不可欠である。
先に述べた簡略な構造及びプロセスを実現するための
一つの手段として、素子を構成する各層のうちの何個か
を連続的に積層し、これらの形状を1枚のマスクを用い
てエッチングやリフトオフ法により形成する方法が考え
られる。
第3図(a)〜(c)に上に述べた簡略な構造を持つ
薄膜トランジスタの従来の構造を示す。同図(b)は各
部の配置を示す平面図、同図(a)はA−A矢視部断面
拡大図である。
図中、1はガラス等からなる絶縁基板、2はドレイン
電極を形成するIn2O3(ITO)膜,Cr膜等からなる電極、
3は電極2上に形成されたn+a-Si層等からなるコンタク
ト層、4はa-Si:H層等からなる活性層、5はSiN膜,SiO
2膜等からなるゲート絶縁膜、6はAl膜等からなるゲー
ト電極(バスライン)である。
〔発明が解決しようとする問題点〕
従来の薄膜トランジスタでは、ゲート電極6の側面が
剥きだしになっており、この部分から電流リークを起こ
し、特性不良を引き起こす虞があった。そこで沿面距離
を大きくとるため、サイドエッチング法を用いて、同図
(c)に示すように、ゲート電極6′の側面を長さdだ
け凹ませる方法も考えられるが、この場合、サイドエッ
チ量の制御が困難であり、ゲート長Wが制御できなくな
るという問題がある。
そこで本発明においては、ゲート電極側面から電流リ
ークを生じる虞のない薄膜トランジスタの形成方法を提
供することを目的とする。
〔問題点を解決するための手段〕
本発明においては、絶縁性基板上にドレイン電極兼ド
レインバスラインとなる導電膜,コンタクト層となるn+
a-Si層,活性層となるa-Si:H層,層間絶縁膜,ゲート電
極となる陽極酸化可能な導電膜を積層し、この積層構造
のパターニングを行なって、ゲート電極,ゲート絶縁
膜,活性層を所定のパターンに形成した後、所定の保護
膜をマスクとしてゲート電極に陽極酸化法を施し、ゲー
ト電極側面に陽極酸化膜を形成する。
〔作用〕
ゲート電極上面を所定の保護膜で被覆し、これをマス
クとしてゲート電極を陽極酸化することにより、簡単に
ゲート電極側面のみに酸化膜を形成でき、前述の沿面リ
ークを防止できる。このようにして形成された酸化膜の
膜質は良好で、しかも工程の制御性も良い。
〔実施例〕
以下本発明の一実施例を、第2図(a)〜(e)によ
り説明する。
まず同図(a)に示す如く、絶縁性基板,例えばガラ
ス基板1上に、ITO或いはCr等の導電膜とその上にn+a-S
i層を積層し、これらを選択的に除去して、ドレイン電
極兼ドレインバスライン2(以後単にドレイン電極と略
記する),n+a-Siからなるコンタクト層3を形成する。
次いでその上に、同図(b)に示す如く活性層となる
例えばa-Si層8,ゲート絶縁膜となるSiN膜のような絶縁
層9,Al等のゲートメタル層10を連続的に成膜する。
更にその上に、同図(c)に示すように所定のパター
ンを有するレジスト膜11を形成する。
次いで同図(d)に示すように、まずレジスト膜11を
マスクとして、ゲートメタル10のエッチングを行ってゲ
ート電極6を形成し、更に絶縁層9,a-Si層8を同一のレ
ジスト膜をマスクとして連続的にエッチングすることに
より、ゲート絶縁膜5,活性層4を形成する。
更に同図(e)に示すように、上記マスクとして用い
たレジスト膜11を除去することなく再びマスクとして用
い、蓚酸(C2O4H2)1パーセント溶液中で、ゲート電極
6に5〜10V程の直流電圧を印加することにより、ゲー
ト電極6に陽極酸化法を施して、ゲート電極6の露出
部,即ち側面を酸化し、陽極酸化膜7を形成する。
このほかに、例えば3パーセント酒石酸アンモニウム
〔(NH4)2C4H4O6〕水溶液を用い、直流電圧を3〜40V,時
間凡そ20分で化成を行うことにより、400〜500Åの酸化
膜が形成できる。
なお陽極酸化を行うため、ゲート電極材料として本実
施例ではAlを用いたが、ゲート電極材料はこれに限定さ
れるものではなく、例えばチタン(Ti),タンタル(T
a),ニオブ(Nb),クロム(Cr)等、陽極酸化可能な
ものであれば如何なる材料を用いてもよいことは言うま
でもない。
最後にレジスト膜11を除去することにより、第1図に
示したような構造を有するTFTが完成する。
このようにして本実施例ではゲート電極のパターニン
グに用いたレジスト膜をそのまま用いて、容易にゲート
電極の陽極酸化を行うことができ、しかも得られたTFT
は、リークの生じやすいゲート電極6の側面だけに陽極
酸化膜7が形成されているため、沿面リークの発生を防
止できる。更に、ゲート電極6上面には陽極酸化膜はで
きないため、コンタクトを取るのに何ら支障はない。
また、他の実施例としては、例えばゲート材料として
多結晶シリコンを用い、この多結晶シリコン層を保護す
ると同時に低抵抗化するための不順物拡散源として、PS
G(燐・珪酸ガラス)層をゲート電極と同一パターンで
形成するような場合に、上記PSG層を陽極酸化工程のマ
スクとして用いることも可能である。
以上の如く本発明は、ゲート電極材料及び陽極酸化時
のマスク層材料のいずれも、種々選択し得るものであ
る。
〔発明の効果〕
本発明によれば、リークの発生しやすいゲート電極側
面にだけ絶縁膜が形成できるため、リーク電流の発生を
防止でき、その他、コンタクト等には何の影響も及ばな
い。しかも本発明の製造工程は単に工程を一つ追加する
のみでよく、至って容易である。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明一実施例説明図、 第3図は従来のTFTの問題点説明図である。 図において、1は絶縁性基板、2はドレイン電極兼ドレ
インバスライン、3はコンタクト層、4は活性層、5は
ゲート絶縁膜、6はゲート電極、7はゲート電極6側面
に形成した陽極酸化膜を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁性基板上に、ソース及びドレイン電
    極、コンタクト層、活性層、ゲート絶縁膜層、ゲート電
    極が逐次積層されてなる薄膜トランジスタを作成するに
    際し、 前記ゲート電極を陽極酸化可能な材料により形成の後、
    所定の保護膜をマスクとして該ゲート電極に陽極酸化法
    を施し、前記ゲート電極の側面に陽極酸化膜を形成する
    工程を含むことを特徴とする薄膜トランジスタの形成方
    法。
JP62011555A 1987-01-20 1987-01-20 薄膜トランジスタの形成方法 Expired - Lifetime JPH0828510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62011555A JPH0828510B2 (ja) 1987-01-20 1987-01-20 薄膜トランジスタの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62011555A JPH0828510B2 (ja) 1987-01-20 1987-01-20 薄膜トランジスタの形成方法

Publications (2)

Publication Number Publication Date
JPS63178560A JPS63178560A (ja) 1988-07-22
JPH0828510B2 true JPH0828510B2 (ja) 1996-03-21

Family

ID=11781192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62011555A Expired - Lifetime JPH0828510B2 (ja) 1987-01-20 1987-01-20 薄膜トランジスタの形成方法

Country Status (1)

Country Link
JP (1) JPH0828510B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2827277B2 (ja) * 1989-05-22 1998-11-25 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2739149B2 (ja) * 1991-02-04 1998-04-08 株式会社 半導体エネルギー研究所 液晶表示装置
JP2717233B2 (ja) * 1991-03-06 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP2868168B2 (ja) * 1991-08-23 1999-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW297142B (ja) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5576231A (en) * 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171859A (ja) * 1982-03-31 1983-10-08 Canon Inc 薄膜トランジスタの製造方法
JPS61176157A (ja) * 1985-01-31 1986-08-07 Nec Corp 2重ゲ−ト型薄膜トランジスタとその製造方法
JPS61185724A (ja) * 1985-02-13 1986-08-19 Sharp Corp 薄膜トランジスタの製造方法
JPS62176156A (ja) * 1986-01-29 1987-08-01 Yokogawa Electric Corp クロス・アンダ抵抗回路

Also Published As

Publication number Publication date
JPS63178560A (ja) 1988-07-22

Similar Documents

Publication Publication Date Title
JP3009438B2 (ja) 液晶表示装置
JPH0828510B2 (ja) 薄膜トランジスタの形成方法
JPH0285826A (ja) 表示パネル
JPH0580650B2 (ja)
JP3094610B2 (ja) 薄膜トランジスタの製造方法
JPH11509989A (ja) 薄膜電子デバイス及びこのデバイスの製造方法
CA1304807C (en) Metal insulation structure and liquid crystal display device
JP2752983B2 (ja) 液晶表示用薄膜トランジスタの製造方法
JP3168648B2 (ja) 薄膜トランジスタパネルの製造方法
JPH0815733A (ja) 薄膜トランジスタパネルとその製造方法
JPH0697197A (ja) 薄膜トランジスタおよびその製造方法
JPH07114043A (ja) 液晶表示装置及びその製造方法
JP2980803B2 (ja) 金属配線の形成方法
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法
JP3104356B2 (ja) 薄膜トランジスタパネルおよびその製造方法
KR970006254B1 (ko) 박막트랜지스터의 제조방법
JPH04242726A (ja) アクティブマトリクス型回路基板の製造方法
JPH06265933A (ja) 液晶表示装置及びその製造方法
JP2001033826A (ja) 薄膜トランジスタパネル及びその製造方法
JPH057001A (ja) 薄膜トランジスタおよびその製造方法
JPH05315329A (ja) アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法
JP2716106B2 (ja) アクティブマトリクス基板の製造方法
JPH1093105A (ja) アクティブマトリクス回路の製造法
KR930005561B1 (ko) 액정디스플레이 장치의 표시판넬부 및 그의 제작 방법
JPH0273640A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term