JPH05315329A - アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法 - Google Patents
アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法Info
- Publication number
- JPH05315329A JPH05315329A JP11705192A JP11705192A JPH05315329A JP H05315329 A JPH05315329 A JP H05315329A JP 11705192 A JP11705192 A JP 11705192A JP 11705192 A JP11705192 A JP 11705192A JP H05315329 A JPH05315329 A JP H05315329A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- thin film
- aluminum
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アルミニウム薄膜から成る配線またはそれを
用いた薄膜トランジスタマトリックスに関し，熱処理に
よってアルミニウム薄膜に発生するヒロックに起因す
る，ゲート絶縁膜厚の不均一性による配線の交差部また
は電極間におけるリーク電流の増大，あるいは，液晶セ
ルのギャップの不均一が生じる問題を解決することを目
的とする。 【構成】 アルミニウム薄膜を配線や電極にパターニン
グし, その表面を陽極酸化したのち, アルミニウムの再
結晶化温度以上の温度で熱処理してから, 再度陽極酸化
処理を施す。熱処理によって配線等の表面に発生したヒ
ロックには, 二回目の陽極酸化において電界が集中する
ため, 他の部分より速やかに酸化膜に変換されてしま
う。
用いた薄膜トランジスタマトリックスに関し，熱処理に
よってアルミニウム薄膜に発生するヒロックに起因す
る，ゲート絶縁膜厚の不均一性による配線の交差部また
は電極間におけるリーク電流の増大，あるいは，液晶セ
ルのギャップの不均一が生じる問題を解決することを目
的とする。 【構成】 アルミニウム薄膜を配線や電極にパターニン
グし, その表面を陽極酸化したのち, アルミニウムの再
結晶化温度以上の温度で熱処理してから, 再度陽極酸化
処理を施す。熱処理によって配線等の表面に発生したヒ
ロックには, 二回目の陽極酸化において電界が集中する
ため, 他の部分より速やかに酸化膜に変換されてしま
う。
Description
【０００１】
【産業上の利用分野】本発明は, アルミニウム配線に係
り, とくに, アクティブマトリックス型の液晶表示装置
を構成する薄膜トランジスタマトリックスにおける電極
およびバスラインに関する。
り, とくに, アクティブマトリックス型の液晶表示装置
を構成する薄膜トランジスタマトリックスにおける電極
およびバスラインに関する。
【０００２】
【従来の技術】基板上にマトリックス状に配列された薄
膜トランジスタをスイッチング素子とする液晶表示装置
においては, アドレス線（ゲートバスライン）とデータ
線（ドレインバスライン）を交差配線するために, 一方
のバスラインがパターニングされたのち, これを覆う層
間絶縁層を堆積する工程が必要となる。このような層間
絶縁層の形成は低温で行うことが望ましいために, 通
常, プラズマCVD(化学気相成長）法によって行われる。
膜トランジスタをスイッチング素子とする液晶表示装置
においては, アドレス線（ゲートバスライン）とデータ
線（ドレインバスライン）を交差配線するために, 一方
のバスラインがパターニングされたのち, これを覆う層
間絶縁層を堆積する工程が必要となる。このような層間
絶縁層の形成は低温で行うことが望ましいために, 通
常, プラズマCVD(化学気相成長）法によって行われる。
【０００３】
【発明が解決しようとする課題】しかしながら, 例えば
下層のバスラインをアルミニウム薄膜で構成した場合に
は, 上記プラズマCVD 時における基板温度においても,
アルミニウム薄膜にいわゆるヒロックと呼ばれている突
起状の凹凸が発生することが避けられない。また, 上層
のバスラインを形成後, 配向膜の塗布およびキュア（熱
処理）が行われる。この熱処理によって, 下層のバスラ
インにヒロックが成長する。同時に, 上層のバスライン
がアルミニウム薄膜で構成されている場合には, このバ
スラインにもヒロックが発生する。
下層のバスラインをアルミニウム薄膜で構成した場合に
は, 上記プラズマCVD 時における基板温度においても,
アルミニウム薄膜にいわゆるヒロックと呼ばれている突
起状の凹凸が発生することが避けられない。また, 上層
のバスラインを形成後, 配向膜の塗布およびキュア（熱
処理）が行われる。この熱処理によって, 下層のバスラ
インにヒロックが成長する。同時に, 上層のバスライン
がアルミニウム薄膜で構成されている場合には, このバ
スラインにもヒロックが発生する。
【０００４】バスラインに上記のようなヒロックが発生
すると, 次のような問題が生じる。 ゲート電極にヒロックが生じた場合，ヒロック上のゲ
ート絶縁膜が薄くなる。したがって, 薄膜トランジスタ
の特性のバラツキが大きくなり，液晶表示装置において
は，表示品質の劣化が生じる。
すると, 次のような問題が生じる。 ゲート電極にヒロックが生じた場合，ヒロック上のゲ
ート絶縁膜が薄くなる。したがって, 薄膜トランジスタ
の特性のバラツキが大きくなり，液晶表示装置において
は，表示品質の劣化が生じる。
【０００５】バスラインを覆う層間絶縁層の厚さがヒ
ロックによって不均一になる。その結果, 両バスライン
の交差部における層間絶縁層に厚さの薄い部分が生じ,
リーク電流が増加する。
ロックによって不均一になる。その結果, 両バスライン
の交差部における層間絶縁層に厚さの薄い部分が生じ,
リーク電流が増加する。
【０００６】ヒロックが成長した部分では液晶セルの
ギャップが狭くなるため，多数の液晶セルにおける電界
が不均一となり，表示品質が劣化する。従来，上記のよ
うなヒロックに起因する問題を回避するために，バスラ
インをアルミニウム薄膜とその上に形成されたチタン薄
膜またはタンタル薄膜との二層構造としたり，バスライ
ン全体を，モリブデンやクロム等の高融点金属の薄膜で
構成する等の対策が採られていた。前者は，上層の高融
点金属膜によりアルミニウム薄膜からのヒロックの成長
を抑止することを目的としたものである。金属膜は室温
近傍の基板上にに堆積されるため，絶縁膜に比べてその
中にアルミニウム薄膜からのヒロックが成長し難い。し
かし，バスラインの高さを変えずにヒロックを抑止する
ためには，アルミニウム薄膜の厚さの２分の１程度を高
融点金属膜で置き換えることが必要である。したがっ
て, 上記のような二層構造とするかあるいは後者のよう
に全体を高融点金属膜とするいずれのバスラインにおい
ても，全体がアルミニウム薄膜から成るバスラインに比
べて抵抗が大きくなることが避けられない。バスライン
の抵抗値の増大は, 伝送信号波形の鈍りにより, 液晶表
示装置の動作マージンが低下する問題を招く結果とな
る。また，二層構造のバスラインを形成するための製造
工程数や薄膜堆積装置に係るコストが増大する問題があ
る。
ギャップが狭くなるため，多数の液晶セルにおける電界
が不均一となり，表示品質が劣化する。従来，上記のよ
うなヒロックに起因する問題を回避するために，バスラ
インをアルミニウム薄膜とその上に形成されたチタン薄
膜またはタンタル薄膜との二層構造としたり，バスライ
ン全体を，モリブデンやクロム等の高融点金属の薄膜で
構成する等の対策が採られていた。前者は，上層の高融
点金属膜によりアルミニウム薄膜からのヒロックの成長
を抑止することを目的としたものである。金属膜は室温
近傍の基板上にに堆積されるため，絶縁膜に比べてその
中にアルミニウム薄膜からのヒロックが成長し難い。し
かし，バスラインの高さを変えずにヒロックを抑止する
ためには，アルミニウム薄膜の厚さの２分の１程度を高
融点金属膜で置き換えることが必要である。したがっ
て, 上記のような二層構造とするかあるいは後者のよう
に全体を高融点金属膜とするいずれのバスラインにおい
ても，全体がアルミニウム薄膜から成るバスラインに比
べて抵抗が大きくなることが避けられない。バスライン
の抵抗値の増大は, 伝送信号波形の鈍りにより, 液晶表
示装置の動作マージンが低下する問題を招く結果とな
る。また，二層構造のバスラインを形成するための製造
工程数や薄膜堆積装置に係るコストが増大する問題があ
る。
【０００７】本発明は，アルミニウム薄膜から成るバス
ラインにおけるヒロックの発生を抑制する方法，それに
よってゲート電極をもゲートバスラインと同一のアルミ
ニウム薄膜から形成可能とする方法を提供することを目
的とする。
ラインにおけるヒロックの発生を抑制する方法，それに
よってゲート電極をもゲートバスラインと同一のアルミ
ニウム薄膜から形成可能とする方法を提供することを目
的とする。
【０００８】
【課題を解決するための手段】上記目的は，絶縁性基板
上にアルミニウム薄膜から成る配線または電極を形成
し，該配線または電極に対して陽極酸化処理を施してそ
の表面に酸化アルミニウム膜を形成し，該酸化アルミニ
ウム膜が形成された該配線または電極に対してアルミニ
ウムの再結晶化温度以上の温度における熱処理を施し，
前記熱処理された該配線または電極に対して第２の陽極
酸化処理を施す諸工程を含むことを特徴とする本発明に
係るアルミニウム配線または電極の形成方法，または，
絶縁性基板と, 該絶縁性基板上に行列方向に配列され且
つ各々がゲート電極とソースおよびドレイン電極とを有
する複数の薄膜トランジスタと, 各々が同一の前記行上
の該薄膜トランジスタの該ゲート電極を接続する複数の
ゲートバスラインと, 各々が同一の前記列上の該薄膜ト
ランジスタの該ドレイン電極を接続し且つ該ゲートバス
ラインと交差する複数のドレインバスラインと, 該ゲー
ト電極および該ゲートバスラインと該ソースおよびドレ
イン電極ならびに該ドレインバスライン間に介在する絶
縁膜とを備えた薄膜トランジスタマトリックスの製造に
おいて, 絶縁性基板上に第１のアルミニウム薄膜を堆積
したのち該アルミニウム薄膜を複数の該ゲートバスライ
ンと各々の該ゲートバスラインから延伸する複数の該ゲ
ート電極に成形し，各々の該ゲートバスラインおよび該
ゲート電極の表面に対して陽極酸化処理を施し，該陽極
酸化処理が施された該ゲートバスラインおよび該ゲート
に対してアルミニウムの再結晶化温度以上の温度におけ
る熱処理を施し，該熱処理が施された該ゲートバスライ
ンおよび該ゲート電極に対して第２の陽極酸化処理を施
し，該第２の陽極酸化処理が施された該ゲートバスライ
ンおよび該ゲート電極を覆うゲート絶縁膜を該絶縁性基
板上に堆積する諸工程を含むことを特徴とする本発明に
係る薄膜トランジスタマトリックスの製造方法によって
達成される。
上にアルミニウム薄膜から成る配線または電極を形成
し，該配線または電極に対して陽極酸化処理を施してそ
の表面に酸化アルミニウム膜を形成し，該酸化アルミニ
ウム膜が形成された該配線または電極に対してアルミニ
ウムの再結晶化温度以上の温度における熱処理を施し，
前記熱処理された該配線または電極に対して第２の陽極
酸化処理を施す諸工程を含むことを特徴とする本発明に
係るアルミニウム配線または電極の形成方法，または，
絶縁性基板と, 該絶縁性基板上に行列方向に配列され且
つ各々がゲート電極とソースおよびドレイン電極とを有
する複数の薄膜トランジスタと, 各々が同一の前記行上
の該薄膜トランジスタの該ゲート電極を接続する複数の
ゲートバスラインと, 各々が同一の前記列上の該薄膜ト
ランジスタの該ドレイン電極を接続し且つ該ゲートバス
ラインと交差する複数のドレインバスラインと, 該ゲー
ト電極および該ゲートバスラインと該ソースおよびドレ
イン電極ならびに該ドレインバスライン間に介在する絶
縁膜とを備えた薄膜トランジスタマトリックスの製造に
おいて, 絶縁性基板上に第１のアルミニウム薄膜を堆積
したのち該アルミニウム薄膜を複数の該ゲートバスライ
ンと各々の該ゲートバスラインから延伸する複数の該ゲ
ート電極に成形し，各々の該ゲートバスラインおよび該
ゲート電極の表面に対して陽極酸化処理を施し，該陽極
酸化処理が施された該ゲートバスラインおよび該ゲート
に対してアルミニウムの再結晶化温度以上の温度におけ
る熱処理を施し，該熱処理が施された該ゲートバスライ
ンおよび該ゲート電極に対して第２の陽極酸化処理を施
し，該第２の陽極酸化処理が施された該ゲートバスライ
ンおよび該ゲート電極を覆うゲート絶縁膜を該絶縁性基
板上に堆積する諸工程を含むことを特徴とする本発明に
係る薄膜トランジスタマトリックスの製造方法によって
達成される。
【０００９】
【作用】アルミニウム薄膜から成る配線または電極の表
面を陽極酸化したのちアルミニウムの再結晶化温度以上
の温度で熱処理する。この熱処理によって，配線におけ
るヒロックが発生しやすい箇所に積極的にヒロックを発
生させる。次いで，二回目の陽極酸化処理を施す。配線
から突起したヒロックには電界が集中するため，他の箇
所に比べて陽極酸化が速く進む。したがって, ヒロック
は比較的速やかに酸化膜に変換されてしまうため, アル
ミニウム薄膜から成る配線または電極の表面は, ほぼ均
一な陽極酸化膜で覆われてしまう。
面を陽極酸化したのちアルミニウムの再結晶化温度以上
の温度で熱処理する。この熱処理によって，配線におけ
るヒロックが発生しやすい箇所に積極的にヒロックを発
生させる。次いで，二回目の陽極酸化処理を施す。配線
から突起したヒロックには電界が集中するため，他の箇
所に比べて陽極酸化が速く進む。したがって, ヒロック
は比較的速やかに酸化膜に変換されてしまうため, アル
ミニウム薄膜から成る配線または電極の表面は, ほぼ均
一な陽極酸化膜で覆われてしまう。
【００１０】上記のように, 配線または電極を構成する
アルミニウム薄膜は, 充分に高温の熱処理によって安定
化されるために, その後のより低温の温度上昇を伴う工
程においては, ほとんどヒロックが発生しない。したが
って, 配線または電極上の絶縁膜の厚さの均一性が維持
され, 従来のような配線間または電極間のリーク電流の
発生が回避される。また, ゲート絶縁膜の厚さの不均一
に起因する薄膜トランジスタの特性のバラツキが低減さ
れ, さらに, 液晶セルのギャップに不均一が生じる問題
も解消する。
アルミニウム薄膜は, 充分に高温の熱処理によって安定
化されるために, その後のより低温の温度上昇を伴う工
程においては, ほとんどヒロックが発生しない。したが
って, 配線または電極上の絶縁膜の厚さの均一性が維持
され, 従来のような配線間または電極間のリーク電流の
発生が回避される。また, ゲート絶縁膜の厚さの不均一
に起因する薄膜トランジスタの特性のバラツキが低減さ
れ, さらに, 液晶セルのギャップに不均一が生じる問題
も解消する。
【００１１】陽極酸化処理は，真空蒸着やスパッタリン
グあるいはCVD 等の薄膜堆積法に比べて, 装置コストが
低くかつ液晶表示装置に用いられる大型の基板を大量に
処理するのに適しており, 量産性の点で有利である。
グあるいはCVD 等の薄膜堆積法に比べて, 装置コストが
低くかつ液晶表示装置に用いられる大型の基板を大量に
処理するのに適しており, 量産性の点で有利である。
【００１２】
【実施例】図１は本発明の原理説明図であって, 例え
ば, ガラスから成る基板１の表面に堆積されたアルミニ
ウム薄膜を周知のフォトリソグラフィとドライエッチン
グ法によって, 図１(a) に示すように, 紙面に垂直な方
向に延在するストライプ状の配線２にパターニングす
る。この配線２を, 例えば酒石酸アンモニウム水溶液中
で陽極酸化し, 図１(b) に示すように, その表面に陽極
酸化膜３を形成する。
ば, ガラスから成る基板１の表面に堆積されたアルミニ
ウム薄膜を周知のフォトリソグラフィとドライエッチン
グ法によって, 図１(a) に示すように, 紙面に垂直な方
向に延在するストライプ状の配線２にパターニングす
る。この配線２を, 例えば酒石酸アンモニウム水溶液中
で陽極酸化し, 図１(b) に示すように, その表面に陽極
酸化膜３を形成する。
【００１３】次いで, 配線２を, アルミニウムの再結晶
化温度に近い温度で加熱する。その結果, 図１(c) に示
すように, 配線２からヒロック４が発生する。ヒロック
４は陽極酸化膜３を押上げ, その上の陽極酸化膜３が薄
くなったり, あるいは, 陽極酸化膜３にクラック５を生
じ, クラック５内部に配線２が露出した状態になる。
化温度に近い温度で加熱する。その結果, 図１(c) に示
すように, 配線２からヒロック４が発生する。ヒロック
４は陽極酸化膜３を押上げ, その上の陽極酸化膜３が薄
くなったり, あるいは, 陽極酸化膜３にクラック５を生
じ, クラック５内部に配線２が露出した状態になる。
【００１４】次いで, ヒロック４が生じた配線２を, 酒
石アンモニウム水溶液中で再び陽極酸化する。その結
果, 図１(d) に示すように, 個々のヒロック４の大部分
が陽極酸化膜６に変換される。したがって, 配線２は,
陽極酸化膜３および６から成るほぼ均一な厚さの絶縁膜
によって覆われることになる。
石アンモニウム水溶液中で再び陽極酸化する。その結
果, 図１(d) に示すように, 個々のヒロック４の大部分
が陽極酸化膜６に変換される。したがって, 配線２は,
陽極酸化膜３および６から成るほぼ均一な厚さの絶縁膜
によって覆われることになる。
【００１５】図２および図３は, 本発明が適用されたゲ
ート電極およびゲートバスラインを有する薄膜トランジ
スタ(TFT) マトリックスの製造工程の説明図である。図
２(a), (b)および(c) はゲートバスライン11およびこれ
から延伸するゲート電極12の形状を示す平面図, 図２
(d), (e)および(f) は, それぞれ, 図２(a), (b)および
(c) におけるX-X 断面図であって, ゲート電極12の表面
に陽極酸化膜が形成される状況を示す。図３はゲートバ
スライン11の形成以後の工程における要部断面図であ
る。
ート電極およびゲートバスラインを有する薄膜トランジ
スタ(TFT) マトリックスの製造工程の説明図である。図
２(a), (b)および(c) はゲートバスライン11およびこれ
から延伸するゲート電極12の形状を示す平面図, 図２
(d), (e)および(f) は, それぞれ, 図２(a), (b)および
(c) におけるX-X 断面図であって, ゲート電極12の表面
に陽極酸化膜が形成される状況を示す。図３はゲートバ
スライン11の形成以後の工程における要部断面図であ
る。
【００１６】図２(a) および(d) を参照して, 例えばガ
ラスから成る基板１の一表面に厚さ約0.3 μm のアルミ
ニウム薄膜をスパッタリング法によって堆積し, この薄
膜を周知のフォトリソグラフィによって幅約25μm のゲ
ートバスライン11およびゲートバスライン11から延伸す
るゲート電極12の形状にパターニングする。ゲート電極
12の幅は約12μm である。なお, 上記におけるゲートバ
スライン11およびゲート電極12のパターニングは, 塩素
ガスを含有するエッチャントを用いてRIE(反応性イオン
エッチング）法により行えばよい。
ラスから成る基板１の一表面に厚さ約0.3 μm のアルミ
ニウム薄膜をスパッタリング法によって堆積し, この薄
膜を周知のフォトリソグラフィによって幅約25μm のゲ
ートバスライン11およびゲートバスライン11から延伸す
るゲート電極12の形状にパターニングする。ゲート電極
12の幅は約12μm である。なお, 上記におけるゲートバ
スライン11およびゲート電極12のパターニングは, 塩素
ガスを含有するエッチャントを用いてRIE(反応性イオン
エッチング）法により行えばよい。
【００１７】次いで, 例えば酒石アンモニウム水溶液中
でゲートバスライン11およびゲート電極12を陽極酸化
し, 図２(b) および(e) に示すように, 厚さ800 Åの陽
極酸化膜13を形成する。この陽極酸化処理における電流
密度は２mA/cm2, 液温は20℃である。これにより緻密な
バリヤ型の陽極酸化膜が形成される。なお, ゲートバス
ライン11の端部11A は外部接続端子として用いられるの
で, レジスト膜等によって覆っておき, 陽極酸化膜13が
形成されないようにしておく。
でゲートバスライン11およびゲート電極12を陽極酸化
し, 図２(b) および(e) に示すように, 厚さ800 Åの陽
極酸化膜13を形成する。この陽極酸化処理における電流
密度は２mA/cm2, 液温は20℃である。これにより緻密な
バリヤ型の陽極酸化膜が形成される。なお, ゲートバス
ライン11の端部11A は外部接続端子として用いられるの
で, レジスト膜等によって覆っておき, 陽極酸化膜13が
形成されないようにしておく。
【００１８】次いで, ゲートバスライン11およびゲート
電極12が形成された基板１を, 窒素ガス雰囲気中で, ア
ルミニウムの再結晶温度に近い200 ℃に60分間加熱す
る。これにより, 前述のように, ゲートバスライン11お
よびゲート電極12における可能性のある箇所にヒロック
が発生する。そののち, 例えば酒石アンモニウム水溶液
中でゲートバスライン11およびゲート電極12を再び陽極
酸化し, 図２(c) および(f) に示すように, 厚さ800 Å
の陽極酸化膜14を形成する。この陽極酸化処理における
電流密度は２mA/cm2, 液温は20℃である。本実施例にお
いては, ゲートバスライン11におけるドレインバスライ
ン（図示省略）と交差する箇所11B およびゲート電極12
におけるソースおよびドレイン電極（図示省略）と重な
り合う箇所12B のみに陽極酸化膜14が形成されている。
上記のような陽極酸化膜14の選択的な形成は, 陽極酸化
膜14を形成しない部分をレジストでマスクしておくこに
より容易に可能である。端部11A を除くゲートバスライ
ン11およびゲート電極12の全表面に陽極酸化膜14を形成
しても差支えないが, 上記のような選択的陽極酸化は,
バスラインを低抵抗に維持しかつレジストの残渣により
陽極酸化が抑制され,歩留まりが低下するのを回避でき
る等の利点がある。
電極12が形成された基板１を, 窒素ガス雰囲気中で, ア
ルミニウムの再結晶温度に近い200 ℃に60分間加熱す
る。これにより, 前述のように, ゲートバスライン11お
よびゲート電極12における可能性のある箇所にヒロック
が発生する。そののち, 例えば酒石アンモニウム水溶液
中でゲートバスライン11およびゲート電極12を再び陽極
酸化し, 図２(c) および(f) に示すように, 厚さ800 Å
の陽極酸化膜14を形成する。この陽極酸化処理における
電流密度は２mA/cm2, 液温は20℃である。本実施例にお
いては, ゲートバスライン11におけるドレインバスライ
ン（図示省略）と交差する箇所11B およびゲート電極12
におけるソースおよびドレイン電極（図示省略）と重な
り合う箇所12B のみに陽極酸化膜14が形成されている。
上記のような陽極酸化膜14の選択的な形成は, 陽極酸化
膜14を形成しない部分をレジストでマスクしておくこに
より容易に可能である。端部11A を除くゲートバスライ
ン11およびゲート電極12の全表面に陽極酸化膜14を形成
しても差支えないが, 上記のような選択的陽極酸化は,
バスラインを低抵抗に維持しかつレジストの残渣により
陽極酸化が抑制され,歩留まりが低下するのを回避でき
る等の利点がある。
【００１９】上記のようにしてゲートバスライン11およ
びゲート電極12の表面に陽極酸化膜13および14が形成さ
れた基板１の表面に, 図３(a) に示すように, 例えばSi
3N4から成る厚さ約0.2 μm のゲート絶縁膜15, アモル
ファスシリコンから成る厚さ約200 Åの半導体活性層16
およびSi3N4 から成る厚さ約0.2 μm のチャネル保護膜
17を順次堆積する。これらの堆積は周知のプラズマCVD
法により行えばよい。
びゲート電極12の表面に陽極酸化膜13および14が形成さ
れた基板１の表面に, 図３(a) に示すように, 例えばSi
3N4から成る厚さ約0.2 μm のゲート絶縁膜15, アモル
ファスシリコンから成る厚さ約200 Åの半導体活性層16
およびSi3N4 から成る厚さ約0.2 μm のチャネル保護膜
17を順次堆積する。これらの堆積は周知のプラズマCVD
法により行えばよい。
【００２０】次いで, 希弗酸をエッチャントとするウエ
ットエッチング法により, チャネル保護膜17を構成する
Si3N4 膜を図３(b) に示すようにパターニングする。次
いで基板１表面に厚さ800 Åのｎ型のアモルファスシリ
コン層18および厚さ0.1 μmのモリブデン膜19を順次堆
積する。これらの堆積は, それぞれ, 周知のプラズマCV
D 法およびスパッタリング法により行えばよい。そし
て, アモルファスシリコン層18およびモリブデン膜19
を, 図示のように, 半導体活性層16に接触するソース電
極21およびドレイン電極22にパターニングする。このパ
ターニングは, 周知のドライエッチング法により行えば
よい。すなわち，アモルファスシリコン層18は塩素ガス
を含有する混合ガスをエッチャントとするRIE 法によ
り, また, モリブデン膜19は, 燐酸をエッチャントとし
てエッチングする。なお, モリブデン膜19は, チタン,
クロムあるいはタンタル等の他の高融点金属から成る薄
膜に置き換えてもよい。
ットエッチング法により, チャネル保護膜17を構成する
Si3N4 膜を図３(b) に示すようにパターニングする。次
いで基板１表面に厚さ800 Åのｎ型のアモルファスシリ
コン層18および厚さ0.1 μmのモリブデン膜19を順次堆
積する。これらの堆積は, それぞれ, 周知のプラズマCV
D 法およびスパッタリング法により行えばよい。そし
て, アモルファスシリコン層18およびモリブデン膜19
を, 図示のように, 半導体活性層16に接触するソース電
極21およびドレイン電極22にパターニングする。このパ
ターニングは, 周知のドライエッチング法により行えば
よい。すなわち，アモルファスシリコン層18は塩素ガス
を含有する混合ガスをエッチャントとするRIE 法によ
り, また, モリブデン膜19は, 燐酸をエッチャントとし
てエッチングする。なお, モリブデン膜19は, チタン,
クロムあるいはタンタル等の他の高融点金属から成る薄
膜に置き換えてもよい。
【００２１】次いで, 基板１表面に厚さ約0.6 μm のア
ルミニウム薄膜を堆積し, これを,図３(c) に示すよう
に, ドレインバスライン23にパターニングする。ドレイ
ンバスライン23は, 紙面に垂直方向に延伸し, 同一の列
上のドレイン電極22を接続する。ドレインバスライン23
のパターニングは, 前記ゲートバスライン11等のパター
ニングと同様にして行えばよい。そののち, 前記ゲート
バスライン11等と同様に, ドレインバスライン23の表面
の陽極酸化, 熱処理を行い, 再度陽極酸化を行って, バ
リヤ型の陽極酸化膜24を形成する。さらに, 基板１表面
に, 例えばスパッタリング法によって厚さ約0.15μm の
ITO(酸化インジウム錫）膜を堆積し, これをパターニン
グして, ソース電極21に接続された表示電極（図示省
略）を形成する。そののち, 基板１表示を覆う保護膜
（図示省略）を形成すれば, 液晶表示装置を構成する薄
膜トランジスタマトリックスが完成する。
ルミニウム薄膜を堆積し, これを,図３(c) に示すよう
に, ドレインバスライン23にパターニングする。ドレイ
ンバスライン23は, 紙面に垂直方向に延伸し, 同一の列
上のドレイン電極22を接続する。ドレインバスライン23
のパターニングは, 前記ゲートバスライン11等のパター
ニングと同様にして行えばよい。そののち, 前記ゲート
バスライン11等と同様に, ドレインバスライン23の表面
の陽極酸化, 熱処理を行い, 再度陽極酸化を行って, バ
リヤ型の陽極酸化膜24を形成する。さらに, 基板１表面
に, 例えばスパッタリング法によって厚さ約0.15μm の
ITO(酸化インジウム錫）膜を堆積し, これをパターニン
グして, ソース電極21に接続された表示電極（図示省
略）を形成する。そののち, 基板１表示を覆う保護膜
（図示省略）を形成すれば, 液晶表示装置を構成する薄
膜トランジスタマトリックスが完成する。
【００２２】
【発明の効果】本発明によれば，アルミニウム薄膜から
成る配線表面を覆う絶縁膜の厚さを均一化することがで
きる。したがって, 配線全体をアルミニウム薄膜で構成
することができ, 配線の低抵抗化を可能とするととも
に, 配線形成工程および装置の簡素化を可能とする。ま
た，薄膜トランジスタマトリックスにおけるゲート絶縁
膜の厚さを均一化でき，これらトランジスタの特性のバ
ラツキが低減される。さらに, 交差するバスライン間あ
るいはゲート電極とソースおよびドレイン電極間のリー
ク電流が低減される。さらにまた, 薄膜トランジスタマ
トリックスを液晶表示装置に適用する場合, 後工程にお
いてアルミニウム薄膜表面のヒロックによって液晶層に
厚さの不均一が生じる問題が無くなる。その結果, アル
ミニウム薄膜配線を用いる電子装置および薄膜トランジ
スタマトリックスもしくはそれを用いて成る液晶表示装
置の性能および製造歩留まりならびに信頼性を向上し,
かつ,製造コストを低減可能とする効果がある。
成る配線表面を覆う絶縁膜の厚さを均一化することがで
きる。したがって, 配線全体をアルミニウム薄膜で構成
することができ, 配線の低抵抗化を可能とするととも
に, 配線形成工程および装置の簡素化を可能とする。ま
た，薄膜トランジスタマトリックスにおけるゲート絶縁
膜の厚さを均一化でき，これらトランジスタの特性のバ
ラツキが低減される。さらに, 交差するバスライン間あ
るいはゲート電極とソースおよびドレイン電極間のリー
ク電流が低減される。さらにまた, 薄膜トランジスタマ
トリックスを液晶表示装置に適用する場合, 後工程にお
いてアルミニウム薄膜表面のヒロックによって液晶層に
厚さの不均一が生じる問題が無くなる。その結果, アル
ミニウム薄膜配線を用いる電子装置および薄膜トランジ
スタマトリックスもしくはそれを用いて成る液晶表示装
置の性能および製造歩留まりならびに信頼性を向上し,
かつ,製造コストを低減可能とする効果がある。
【図１】 本発明の原理説明図
【図２】 本発明によるゲート電極およびゲートバスラ
インの形成工程説明図
インの形成工程説明図
【図３】 本発明によるゲート電極およびゲートバスラ
インを有するTFT マトリックスの製造工程説明図
インを有するTFT マトリックスの製造工程説明図
１ 基板 15 ゲート絶
縁膜 ２ 配線 16 半導体活
性層 ３, ６, 13, 14, 24 陽極酸化膜 17 チャネル
保護膜 ４ ヒロック 18 ｎ型アモ
ルファスシリコン層 ５ クラック 19 モリブデ
ン膜 11 ゲートバスライン 21 ソース電
極 12 ゲート電極 22 ドレイン
電極 11A 端部 23 ドレイン
バスライン
縁膜 ２ 配線 16 半導体活
性層 ３, ６, 13, 14, 24 陽極酸化膜 17 チャネル
保護膜 ４ ヒロック 18 ｎ型アモ
ルファスシリコン層 ５ クラック 19 モリブデ
ン膜 11 ゲートバスライン 21 ソース電
極 12 ゲート電極 22 ドレイン
電極 11A 端部 23 ドレイン
バスライン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ａ 29/40 Ａ 7738−4Ｍ 29/62 Ｇ 7738−4Ｍ 29/784
Claims (6)
- 【請求項１】 絶縁性基板上にアルミニウム薄膜から成
る配線または電極を形成する工程と， 該配線または電極に対して陽極酸化処理を施してその表
面に酸化アルミニウム膜を形成する工程と， 該酸化アルミニウム膜が形成された該配線または電極に
対してアルミニウムの再結晶化温度以上の温度における
熱処理を施す工程と， 前記熱処理された該配線または電極に対して第２の陽極
酸化処理を施す工程とを含むことを特徴とするアルミニ
ウム配線または電極の形成方法。 - 【請求項２】 前記配線または電極に前記酸化アルミニ
ウムを形成したのち該配線または電極における第２の配
線または電極と交差する部分に対して選択的に前記第２
の陽極酸化処理を施すことを特徴とする請求項１記載の
アルミニウム配線または電極の形成方法。 - 【請求項３】 絶縁性基板と, 該絶縁性基板上に行列方
向に配列され且つ各々がゲート電極とソースおよびドレ
イン電極とを有する複数の薄膜トランジスタと, 各々が
同一の前記行上の該薄膜トランジスタの該ゲート電極を
接続する複数のゲートバスラインと, 各々が同一の前記
列上の該薄膜トランジスタの該ドレイン電極を接続し且
つ該ゲートバスラインと交差する複数のドレインバスラ
インと, 該ゲート電極および該ゲートバスラインと該ソ
ースおよびドレイン電極ならびに該ドレインバスライン
間に介在する絶縁膜とを備えた薄膜トランジスタマトリ
ックスの製造において, 絶縁性基板上に第１のアルミニウム薄膜を堆積したのち
該アルミニウム薄膜を複数の該ゲートバスラインと各々
の該ゲートバスラインから延伸する複数の該ゲート電極
に成形する工程と, 各々の該ゲートバスラインおよび該ゲート電極の表面に
対して陽極酸化処理を施す工程と, 該陽極酸化処理が施された該ゲートバスラインおよび該
ゲートに対してアルミニウムの再結晶化温度以上の温度
における熱処理を施す工程と， 該熱処理が施された該ゲートバスラインおよび該ゲート
電極に対して第２の陽極酸化処理を施す工程と， 該第２の陽極酸化処理が施された該ゲートバスラインお
よび該ゲート電極を覆うゲート絶縁膜を該絶縁性基板上
に堆積する工程とを含むことを特徴とする薄膜トランジ
スタマトリックスの製造方法。 - 【請求項４】 前記ゲートバスラインおよび前記ゲート
電極における前記ドレインバスラインおよび前記ソース
およびドレイン電極対とそれぞれ交差または重なり合う
領域に対して選択的に前記第２の陽極酸化処理を施すこ
とを特徴とする請求項３記載の薄膜トランジスタマトリ
ックスの製造方法。 - 【請求項５】 前記ゲート絶縁膜上に各々の前記ゲート
電極に対応する複数の島状部分を有する半導体層を堆積
する工程と， 該半導体層が堆積された前記絶縁性基板上にアルミニウ
ムを含有する第２の金属膜を堆積したのち該アルミニウ
ム薄膜を複数の前記ドレインバスラインと複数の前記ソ
ースおよびドレイン電極対に成形する工程と, 各々の該ドレインバスラインおよび該ソースおよびドレ
イン電極対の表面に対して第１の前記陽極酸化処理を施
す工程と, 該第１の陽極酸化処理が施された該ドレインバスライン
と該ソースおよびドレイン電極対に対してアルミニウム
の再結晶化温度以上の温度における熱処理を施す工程
と， 該熱処理が施された該ドレインバスラインと該ソースお
よびドレイン電極対に対して前記第２の陽極酸化処理を
施す工程とを含むことを特徴とする請求項３記載の薄膜
トランジスタマトリックスの製造方法。 - 【請求項６】 前記第１または第２の陽極酸化処理の少
なくとも一方をバリヤ型の陽極酸化膜が形成される条件
の下で行うことを特徴とする請求項１または２記載のア
ルミニウム配線または電極の形成方法または請求項３，
４または５記載の薄膜トランジスタマトリックスの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11705192A JPH05315329A (ja) | 1992-05-11 | 1992-05-11 | アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11705192A JPH05315329A (ja) | 1992-05-11 | 1992-05-11 | アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315329A true JPH05315329A (ja) | 1993-11-26 |
Family
ID=14702213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11705192A Withdrawn JPH05315329A (ja) | 1992-05-11 | 1992-05-11 | アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315329A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627084A (en) * | 1993-01-18 | 1997-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating MIS semiconductor device |
| FR2746196A1 (fr) * | 1996-03-15 | 1997-09-19 | Lg Electronics Inc | Dispositif d'affichage a cristal liquide a matrice active et son procede de fabrication |
| KR100326528B1 (ko) * | 1995-04-14 | 2002-07-03 | 야마자끼 순페이 | 표시장치의제조방법 |
-
1992
- 1992-05-11 JP JP11705192A patent/JPH05315329A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627084A (en) * | 1993-01-18 | 1997-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating MIS semiconductor device |
| US6489632B1 (en) | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
| US6995432B2 (en) | 1993-01-18 | 2006-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film with some NTFTS with LDD regions and no PTFTS with LDD regions |
| KR100326528B1 (ko) * | 1995-04-14 | 2002-07-03 | 야마자끼 순페이 | 표시장치의제조방법 |
| FR2746196A1 (fr) * | 1996-03-15 | 1997-09-19 | Lg Electronics Inc | Dispositif d'affichage a cristal liquide a matrice active et son procede de fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| US5066106A (en) | Liquid crystal display device having redundant buses | |
| KR970004885B1 (ko) | 평판표시장치 및 그 제조방법 | |
| JP3975014B2 (ja) | 液晶表示装置の製造方法 | |
| KR100309630B1 (ko) | 반도체장치제조방법 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| JPH08330592A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| US5877083A (en) | Method of manufacturing a semiconductor device | |
| JPH05315329A (ja) | アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法 | |
| JP3260975B2 (ja) | 半導体装置の作製方法 | |
| JPS6042868A (ja) | 非晶質シリコン薄膜電界効果トランジスタの製造方法 | |
| JPH06104241A (ja) | アルミニウム電極のパターニング方法 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JP2820064B2 (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JPH0527261A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPH09232585A (ja) | 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法 | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2817737B2 (ja) | 液晶表示装置 | |
| JPH07321337A (ja) | 半導体集積回路およびその作製方法 | |
| JPS6246574A (ja) | アクテイブマトリクスアレ−の製造方法 | |
| KR0127333Y1 (ko) | 박막 트랜지스터 | |
| JP2000040827A (ja) | 半導体装置並びに半導体装置の製造方法 | |
| JPS63284524A (ja) | 薄膜トランジスタアレ−の製造方法 | |
| KR0152785B1 (ko) | 액정표시소자용 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |