JPH0732255B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0732255B2 JPH0732255B2 JP5975186A JP5975186A JPH0732255B2 JP H0732255 B2 JPH0732255 B2 JP H0732255B2 JP 5975186 A JP5975186 A JP 5975186A JP 5975186 A JP5975186 A JP 5975186A JP H0732255 B2 JPH0732255 B2 JP H0732255B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- resist pattern
- thin film
- film transistor
- edge portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 20
- 239000010410 layer Substances 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000001771 vacuum deposition Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910000667 (NH4)2Ce(NO3)6 Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概要〕 逆スタガード形薄膜トランジスタのゲート電極を作る方
法としてポジ形のレジストパターンに紫外線照射とポス
トベークを行ってエッジ部が傾斜したレジストパターン
を作り、該レジストパターンを用いてプラズマエッチン
グを行い、エッジ部が傾斜したゲート電極を作り、これ
を用いて薄膜トランジスタを作ることにより電界集中に
よる絶縁破壊を無くする方法。
法としてポジ形のレジストパターンに紫外線照射とポス
トベークを行ってエッジ部が傾斜したレジストパターン
を作り、該レジストパターンを用いてプラズマエッチン
グを行い、エッジ部が傾斜したゲート電極を作り、これ
を用いて薄膜トランジスタを作ることにより電界集中に
よる絶縁破壊を無くする方法。
本発明は絶縁破壊電圧値を向上させたスタガード形薄膜
トランジスタの製造方法に関する。
トランジスタの製造方法に関する。
薄膜トランジスタ（略TFT）は化学気相成長法（略称CVD
法），真空蒸着法などの薄膜形成技術と写真蝕刻技術
（ホトリソグラフィ或いは電子線リソグラフィ）を用い
て絶縁基板上に半導体層，絶縁層，導体層などからなる
パターンを形成することにより作るもので、広い面積に
亙って多数の素子を形成できることから、液晶表示装置
やエレクトロルミネッセンス装置において駆動用のスイ
ッチング素子として使用されている。
法），真空蒸着法などの薄膜形成技術と写真蝕刻技術
（ホトリソグラフィ或いは電子線リソグラフィ）を用い
て絶縁基板上に半導体層，絶縁層，導体層などからなる
パターンを形成することにより作るもので、広い面積に
亙って多数の素子を形成できることから、液晶表示装置
やエレクトロルミネッセンス装置において駆動用のスイ
ッチング素子として使用されている。
これらの用途においては使用される多数のTFTは総て無
欠陥であることが必要である。
欠陥であることが必要である。
例えばアクティブマトリックス形の表示素子においては
マトリックス状に配列している多数の画素ごとにTFTが
付加しており、例え一個のTFTが短絡していてもバスラ
インの短絡が起こる。
マトリックス状に配列している多数の画素ごとにTFTが
付加しており、例え一個のTFTが短絡していてもバスラ
インの短絡が起こる。
ここでTFTは逆スタガード形の構造が多く使用されてい
るが、この場合に短絡欠陥は殆どの場合にゲート電極の
エッジ部で発生している。
るが、この場合に短絡欠陥は殆どの場合にゲート電極の
エッジ部で発生している。
この原因はゲート電極のエッジが鋭いための電界集中に
よる。
よる。
第３図は逆スタガード形TFTの断面構造を示すもので、
この製造法を簡単に説明すると次のようになる。
この製造法を簡単に説明すると次のようになる。
ガラス基板１の上に真空蒸着などの方法によりクローム
（Cr）を約1000Åの厚さに形成した後、写真蝕刻技術に
よりゲート電極２をパターン形成する。
（Cr）を約1000Åの厚さに形成した後、写真蝕刻技術に
よりゲート電極２をパターン形成する。
ここで、エッチングは硝酸第二セリウム・アンモン
〔（NH4）2Ce（NO3）6〕水溶液を用いて行われるが、ゲ
ート電極２のエッジ部は殆ど直角に鋭くパターン形成さ
れている。
〔（NH4）2Ce（NO3）6〕水溶液を用いて行われるが、ゲ
ート電極２のエッジ部は殆ど直角に鋭くパターン形成さ
れている。
次に、それぞれプラズマCVD法により約3000Åの厚さに
窒化シリコン（SiNx）からなるゲート絶縁層3,約1000Å
の厚さにアモルファス・シリコン（略称a-Si）からなる
動作半導体層4,約1000Åの厚さに二酸化シリコン（Si
O2）を順次に層形成する。
窒化シリコン（SiNx）からなるゲート絶縁層3,約1000Å
の厚さにアモルファス・シリコン（略称a-Si）からなる
動作半導体層4,約1000Åの厚さに二酸化シリコン（Si
O2）を順次に層形成する。
次に、ゲート電極２の上の位置にレジストパターンを作
り、SiO2層を選択エッチングして保護絶縁層５を形成す
る。
り、SiO2層を選択エッチングして保護絶縁層５を形成す
る。
次にレジストパターンをその儘にして、この上にプラズ
マCVD法により約500Åの厚さにｎ＋a-Siからなるコンタ
クト層６を、また真空蒸着法により約1000Åの厚さにア
ルミニウム（Al）を蒸着して電極層を形成した後、アセ
トンなどの溶剤を用いてレジストパターンをリフトオフ
する。
マCVD法により約500Åの厚さにｎ＋a-Siからなるコンタ
クト層６を、また真空蒸着法により約1000Åの厚さにア
ルミニウム（Al）を蒸着して電極層を形成した後、アセ
トンなどの溶剤を用いてレジストパターンをリフトオフ
する。
次にTFT形成領域に素子分離用レジストパターンを作
り、露出部のAlを化学エッチングで、またコンタクト層
6,動作半導体層4,ゲート絶縁層３を四弗化炭素（CF4）
のガスプラズマによりエッチングすることにより第２図
に示すように上部電極層をソース電極７およびドレイン
電極８とする逆スタガード形TFT素子が形成されてい
る。
り、露出部のAlを化学エッチングで、またコンタクト層
6,動作半導体層4,ゲート絶縁層３を四弗化炭素（CF4）
のガスプラズマによりエッチングすることにより第２図
に示すように上部電極層をソース電極７およびドレイン
電極８とする逆スタガード形TFT素子が形成されてい
る。
然し、先に記したようにゲート電極２のエッジ形状は鋭
く、一方ゲート電極２とソース電極７およびドレイン電
極８の間には105〜106V/cmの電界が掛かるためエッジ部
に電界集中が生じ、絶縁破壊が起こり易い。
く、一方ゲート電極２とソース電極７およびドレイン電
極８の間には105〜106V/cmの電界が掛かるためエッジ部
に電界集中が生じ、絶縁破壊が起こり易い。
これを解決する方法として従来はゲート電極を形成する
工程に工夫をこらすことにより傾斜したエッジ部をもつ
ゲート電極を形成していた。
工程に工夫をこらすことにより傾斜したエッジ部をもつ
ゲート電極を形成していた。
第４図（Ａ），（Ｂ）はこの方法を説明するもので、ガ
ラス基板１の上に真空蒸着法によりCrよりなるゲート金
属９を被覆し、この上にレジストを被覆してレジストパ
ターン10を形成した後、レジストパターン10とガラス基
板１との密着性を向上するために行うポストベーク処理
を省くか、或いは処理温度を低め、密着性の悪い状態で
〔（NH4）2Ce（NO3）6〕水溶液を用いてエッチングする
ことにより、エッチング液が界面に侵入し、同図（Ｂ）
に示すようにエッジ部が傾斜したゲート電極11が形成さ
れていた。
ラス基板１の上に真空蒸着法によりCrよりなるゲート金
属９を被覆し、この上にレジストを被覆してレジストパ
ターン10を形成した後、レジストパターン10とガラス基
板１との密着性を向上するために行うポストベーク処理
を省くか、或いは処理温度を低め、密着性の悪い状態で
〔（NH4）2Ce（NO3）6〕水溶液を用いてエッチングする
ことにより、エッチング液が界面に侵入し、同図（Ｂ）
に示すようにエッジ部が傾斜したゲート電極11が形成さ
れていた。
然し、この方法は再現性が悪く、また制御性も劣るた
め、これに代わる方法が要望されていた。
め、これに代わる方法が要望されていた。
以上記したように逆スタガード形TFTで発生し易い絶縁
破壊を少なくするには、ゲート電極のエッジを傾斜させ
て電界集中をなくすることが必要であり、効果的で且つ
再現性のよい形成法を実用化することが課題である。
破壊を少なくするには、ゲート電極のエッジを傾斜させ
て電界集中をなくすることが必要であり、効果的で且つ
再現性のよい形成法を実用化することが課題である。
上記の問題は逆スタガード形薄膜トランジスタの製造に
当たり、絶縁基板上に形成したゲート金属膜上にゲート
電極用のポジ形レジストパターンを形成した後、再び紫
外線の照射とポストベークとを行ってエッジ部が傾斜し
たレジストパターンを作り、該レジストパターンを用い
てプラズマエッチングを行い、エッジ部が傾斜したゲー
ト電極を作り、これを使用することを特徴とする薄膜ト
ランジスタの製造方法により解決することができる。
当たり、絶縁基板上に形成したゲート金属膜上にゲート
電極用のポジ形レジストパターンを形成した後、再び紫
外線の照射とポストベークとを行ってエッジ部が傾斜し
たレジストパターンを作り、該レジストパターンを用い
てプラズマエッチングを行い、エッジ部が傾斜したゲー
ト電極を作り、これを使用することを特徴とする薄膜ト
ランジスタの製造方法により解決することができる。
本発明はエッジ部が傾斜したゲート電極を形成する方法
としてゲート電極のレジストパターンをエッジ部が傾斜
した形状に作り、これにプラズマエッチングを行うこと
によりエッジ部が傾斜したゲート電極を形成するもので
ある。
としてゲート電極のレジストパターンをエッジ部が傾斜
した形状に作り、これにプラズマエッチングを行うこと
によりエッジ部が傾斜したゲート電極を形成するもので
ある。
ここでプラズマエッチングを行うエッチングガスとして
四塩化炭素（Ccl4）を使用する場合にCrとレジストのエ
ッチング比はガス圧と放電電力を調整することにより1:
1〜1:20の範囲に変えることができるが、1:2程度の条件
に保ってプラズマエッチングを行うと緩やかな傾斜をも
つゲート電極を再現性よく作ることができる。
四塩化炭素（Ccl4）を使用する場合にCrとレジストのエ
ッチング比はガス圧と放電電力を調整することにより1:
1〜1:20の範囲に変えることができるが、1:2程度の条件
に保ってプラズマエッチングを行うと緩やかな傾斜をも
つゲート電極を再現性よく作ることができる。
なお、レジストに傾斜を持たせないでプラズマエッチン
グを行ってもエッチング比のtan-1の傾斜角を得るが、
本発明を実施することにより低傾斜角のゲート電極を再
現性よく形成することができる。
グを行ってもエッチング比のtan-1の傾斜角を得るが、
本発明を実施することにより低傾斜角のゲート電極を再
現性よく形成することができる。
第１図は本発明を実施した逆スタガード形TFTの構成を
示す原理図であり、緩やかに傾斜したゲート電極12を備
えることによりソース電極7,ドレイン電極８とゲート電
極12との間に電界が印加された場合でも、電界集中は緩
和され、そのため絶縁破壊を防ぐことができる。
示す原理図であり、緩やかに傾斜したゲート電極12を備
えることによりソース電極7,ドレイン電極８とゲート電
極12との間に電界が印加された場合でも、電界集中は緩
和され、そのため絶縁破壊を防ぐことができる。
第２図は本発明に係るゲート電極を形成する工程を示す
実施例である。
実施例である。
先ず、ガラス基板１の上に真空蒸着法により約1000Åの
厚さにCr層13を形成し、この上にポジ形レジストを約１
μｍの厚さに被覆した後、幅が２μｍのゲート電極用の
レジストパターン14を形成した。（以上同図Ａ） 次に、紫外線15の露光を行うとレジストパターン14を形
成しているレジストは化学結合が破壊されて熱的に不安
定な状態となる。（以上同図Ｂ） 次に140℃,30分のポストベークを行うと粘度の低下のた
めに両側に0.2μｍづつのだれを生じた。（以上同図
Ｃ） 次にCcl4のガス圧を40Paとし、電力密度を100mW/cm2と
するとCrとレジストとのエッチング比を1:2に保つこと
ができ、この状態でプラズマエッチングを行うと、同図
（Ｄ）に示すように緩やかな傾斜をもつゲート電極12を
作ることができ、残存するレジストパターン14をアセト
ンで溶解除去することによりゲート電極12を得ることが
できた。（同図Ｅ） このように低角度の傾斜角をもつゲート電極12を用いて
形成した逆スタガード形のTFTについて絶縁耐圧を測定
した結果、従来のものは印加電圧50V程度から加速度的
に絶縁破壊が発生していたのに対し、このTFTは100Vま
で絶縁破壊は発生せず、耐圧の向上が証明された。
厚さにCr層13を形成し、この上にポジ形レジストを約１
μｍの厚さに被覆した後、幅が２μｍのゲート電極用の
レジストパターン14を形成した。（以上同図Ａ） 次に、紫外線15の露光を行うとレジストパターン14を形
成しているレジストは化学結合が破壊されて熱的に不安
定な状態となる。（以上同図Ｂ） 次に140℃,30分のポストベークを行うと粘度の低下のた
めに両側に0.2μｍづつのだれを生じた。（以上同図
Ｃ） 次にCcl4のガス圧を40Paとし、電力密度を100mW/cm2と
するとCrとレジストとのエッチング比を1:2に保つこと
ができ、この状態でプラズマエッチングを行うと、同図
（Ｄ）に示すように緩やかな傾斜をもつゲート電極12を
作ることができ、残存するレジストパターン14をアセト
ンで溶解除去することによりゲート電極12を得ることが
できた。（同図Ｅ） このように低角度の傾斜角をもつゲート電極12を用いて
形成した逆スタガード形のTFTについて絶縁耐圧を測定
した結果、従来のものは印加電圧50V程度から加速度的
に絶縁破壊が発生していたのに対し、このTFTは100Vま
で絶縁破壊は発生せず、耐圧の向上が証明された。
以上記したように本発明の実施によりスタガード形TFT
において電界集中による絶縁破壊を抑制することが可能
となり、アクティブマトリックス形液晶表示素子など無
欠陥を必要とする用途において、製造収率の向上と信頼
性の向上が可能となる。
において電界集中による絶縁破壊を抑制することが可能
となり、アクティブマトリックス形液晶表示素子など無
欠陥を必要とする用途において、製造収率の向上と信頼
性の向上が可能となる。
第１図は本発明の原理図、 第２図（Ａ）〜（Ｅ）は本発明の工程を説明する断面
図、 第３図は逆スタガード形TFTの断面構造図、 第４図（Ａ），（Ｂ）は従来のゲート電極形成法を説明
する断面図、 である。 図において、 2,11,12はゲート電極、３はゲート絶縁層、４は動作半
導体層、６はコンタクト層、７はソース電極、８はドレ
イン電極、９はゲート金属、10,14はレジストパター
ン、13はCr層 である。
図、 第３図は逆スタガード形TFTの断面構造図、 第４図（Ａ），（Ｂ）は従来のゲート電極形成法を説明
する断面図、 である。 図において、 2,11,12はゲート電極、３はゲート絶縁層、４は動作半
導体層、６はコンタクト層、７はソース電極、８はドレ
イン電極、９はゲート金属、10,14はレジストパター
ン、13はCr層 である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 立岡 浩一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭61−44468（ＪＰ，Ａ) 特開 昭55−29188（ＪＰ，Ａ)
Claims (1)
- 【請求項１】逆スタガード形薄膜トランジスタの製造に
当たり、絶縁基板上に形成したゲート金属膜上にゲート
電極用のポジ形レジストパターンを形成した後、再び紫
外線の照射とポストベークとを行ってエッジ部が傾斜し
たレジストパターンを作り、該レジストパターンを用い
てプラズマエッチングを行い、エッジ部が傾斜したゲー
ト電極を作り、これを使用することを特徴とする薄膜ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5975186A JPH0732255B2 (ja) | 1986-03-18 | 1986-03-18 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5975186A JPH0732255B2 (ja) | 1986-03-18 | 1986-03-18 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62216369A JPS62216369A (ja) | 1987-09-22 |
| JPH0732255B2 true JPH0732255B2 (ja) | 1995-04-10 |
Family
ID=13122262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5975186A Expired - Lifetime JPH0732255B2 (ja) | 1986-03-18 | 1986-03-18 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732255B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2673429B2 (ja) * | 1987-10-09 | 1997-11-05 | 株式会社フロンテック | 薄膜トランジスタの製造方法 |
| JPH022175A (ja) * | 1988-06-14 | 1990-01-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US5132745A (en) * | 1990-10-05 | 1992-07-21 | General Electric Company | Thin film transistor having an improved gate structure and gate coverage by the gate dielectric |
| CN106098542A (zh) * | 2016-06-20 | 2016-11-09 | 中国工程物理研究院电子工程研究所 | 一种提升碳化硅功率器件反向阻断电压的方法 |
-
1986
- 1986-03-18 JP JP5975186A patent/JPH0732255B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62216369A (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| KR100231936B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JPH05235034A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JPH0815218B2 (ja) | 半導体装置の製造方法 | |
| JPH0640550B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH09186345A (ja) | アレイ | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03291973A (ja) | 薄膜半導体装置 | |
| JP2737982B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100302999B1 (ko) | 이중게이트를이용한박막트랜지스터 | |
| JPH0618930A (ja) | アクティブマトリックス形液晶表示装置の製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| KR960012270B1 (ko) | 투명 도전성기관 제조방법 | |
| JP2506211B2 (ja) | 薄膜トランジスタ | |
| JPH0918005A (ja) | 液晶表示装置用薄膜トランジスター | |
| JPH0254577A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02203568A (ja) | 薄膜トランジスタ |