JP2673429B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2673429B2 JP2673429B2 JP62255948A JP25594887A JP2673429B2 JP 2673429 B2 JP2673429 B2 JP 2673429B2 JP 62255948 A JP62255948 A JP 62255948A JP 25594887 A JP25594887 A JP 25594887A JP 2673429 B2 JP2673429 B2 JP 2673429B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- etching
- film transistor
- gas
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタの製造方法に関する。
〔従来の技術〕
薄膜トランジスタを製造する際、基板等の上に半導体
膜、絶縁体膜、金属膜等を成膜し、その上にフォトリソ
グラフィー法によりマスクを施し、次いでガスプラズマ
エッチング法にて、所望の薄膜パターンを形成すること
が多々ある。 第２図によりこのような薄膜パターン形成工程の一例
を図す。 ゲート電極形成後（ブロック７）、ゲート絶縁膜、ａ
−Si:H膜、n+:a−Si:H膜を順次形成し（ブロック８）、
フォトリソグラフィー法により、レジストでマスクパタ
ーンを施し（ブロック９）ガスプラズマエッチング法に
て、薄膜パターンを形成する（ブロック10）。 その後、レジスト剥離液等を用いた一般的なレジスト
剥離方法により前記レジストパターンを除去する（ブロ
ック11、12、13）。 〔発明が解決しようとする問題点〕 従来通り、レジスト剥離液等を用いて、レジストパタ
ーンを除去した場合、レジスト剥離液が基板上のレジス
ト以外の材料、例えば、Al、Gr等の金属にダメージを与
える可能性があり、金属配線の断線を引き起こし歩留り
低下の原因となりうる。本発明は前記の問題点を解消
し、歩留りの高い薄膜トランジスタの製造方法を提供す
る事を目的とする。 〔問題点を解決するための手段〕 本発明の薄膜トランジスタの製造方法は、絶縁膜と半
導体膜を有する薄膜トランジスタを製造する過程におい
て、絶縁膜とアモルファスシリコンの半導体膜を有する
薄膜を形成する工程と、前記工程で形成された薄膜にフ
ォトリソグラフィー法を用いてレジストでマスクパター
ンを形成する工程と、前記工程の後に、ガスプラズマエ
ッチング法によりエッチングする工程と、前記エッチン
グ工程を行なった同一エッチング装置内で前記エッチン
グに用いたガスをO2ガスに変えて前記O2ガスを用いたプ
ラズマにより前記レジストを除去する工程と、を含むこ
とを特徴とする。このことによりレジスト剥離液を用い
ないで、レジストパターンを除去することができるの
で、レジスト剥離液による基板上の他の材料、例えばA
l、Cr等の金属にダメージを与えることがなくなり、歩
留りは向上する。またエッチングとレジスト剥離が同一
装置内で行えるのでプロセスの簡易化も同時に実現でき
る。 〔発明の実施例〕 以下、第１図を用いて本発明に係る薄膜トランジスタ
の製造方法の一実施例を説明する。 先ず、ゲート電極を形成した後（ブロック１）CVD法
により、ゲート絶縁膜、ａ−Si:H膜、n+:a−Si:H膜、を
順次形成する（ブロック２）。その後、前記CVD膜上
に、フォトリソグラフィー法を用いて、レジストでマス
クパターンを形成し（ブロック３）、その後、例えばCF
4を用いたガスプラズマエッチング法により薄膜パター
ンを形成する（ブロック４）。その後、本発明法により
レジスト剥離プロセスを行う（ブロック５、６）。エッ
チングが終了した後、同一装置においてガスをエッチン
グ時とは異ったガス、例えばO2に変えて流す。それによ
り、エッチング時とは異ったプラズマを起こし基板の他
の材料には影響を与えず、レジストパターンのみを除去
してしまう。 〔発明の効果〕 以上説明した如く、本発明の製造方法によれば、エッ
チング装置と同一装置でガス種をO2に変えるだけでレジ
ストパターンの除去を行うので、レジスト剥離液を使う
必要が無く、レジスト剥離液による金属等に与えるダメ
ージが無くなり、配線部の断線が引き起こされることも
無くなり歩留りが向上する。又、エッチングとレジスト
剥離を同一装置内で行うのでプロセスが簡易化され、生
産性の向上にも効果大である。
膜、絶縁体膜、金属膜等を成膜し、その上にフォトリソ
グラフィー法によりマスクを施し、次いでガスプラズマ
エッチング法にて、所望の薄膜パターンを形成すること
が多々ある。 第２図によりこのような薄膜パターン形成工程の一例
を図す。 ゲート電極形成後（ブロック７）、ゲート絶縁膜、ａ
−Si:H膜、n+:a−Si:H膜を順次形成し（ブロック８）、
フォトリソグラフィー法により、レジストでマスクパタ
ーンを施し（ブロック９）ガスプラズマエッチング法に
て、薄膜パターンを形成する（ブロック10）。 その後、レジスト剥離液等を用いた一般的なレジスト
剥離方法により前記レジストパターンを除去する（ブロ
ック11、12、13）。 〔発明が解決しようとする問題点〕 従来通り、レジスト剥離液等を用いて、レジストパタ
ーンを除去した場合、レジスト剥離液が基板上のレジス
ト以外の材料、例えば、Al、Gr等の金属にダメージを与
える可能性があり、金属配線の断線を引き起こし歩留り
低下の原因となりうる。本発明は前記の問題点を解消
し、歩留りの高い薄膜トランジスタの製造方法を提供す
る事を目的とする。 〔問題点を解決するための手段〕 本発明の薄膜トランジスタの製造方法は、絶縁膜と半
導体膜を有する薄膜トランジスタを製造する過程におい
て、絶縁膜とアモルファスシリコンの半導体膜を有する
薄膜を形成する工程と、前記工程で形成された薄膜にフ
ォトリソグラフィー法を用いてレジストでマスクパター
ンを形成する工程と、前記工程の後に、ガスプラズマエ
ッチング法によりエッチングする工程と、前記エッチン
グ工程を行なった同一エッチング装置内で前記エッチン
グに用いたガスをO2ガスに変えて前記O2ガスを用いたプ
ラズマにより前記レジストを除去する工程と、を含むこ
とを特徴とする。このことによりレジスト剥離液を用い
ないで、レジストパターンを除去することができるの
で、レジスト剥離液による基板上の他の材料、例えばA
l、Cr等の金属にダメージを与えることがなくなり、歩
留りは向上する。またエッチングとレジスト剥離が同一
装置内で行えるのでプロセスの簡易化も同時に実現でき
る。 〔発明の実施例〕 以下、第１図を用いて本発明に係る薄膜トランジスタ
の製造方法の一実施例を説明する。 先ず、ゲート電極を形成した後（ブロック１）CVD法
により、ゲート絶縁膜、ａ−Si:H膜、n+:a−Si:H膜、を
順次形成する（ブロック２）。その後、前記CVD膜上
に、フォトリソグラフィー法を用いて、レジストでマス
クパターンを形成し（ブロック３）、その後、例えばCF
4を用いたガスプラズマエッチング法により薄膜パター
ンを形成する（ブロック４）。その後、本発明法により
レジスト剥離プロセスを行う（ブロック５、６）。エッ
チングが終了した後、同一装置においてガスをエッチン
グ時とは異ったガス、例えばO2に変えて流す。それによ
り、エッチング時とは異ったプラズマを起こし基板の他
の材料には影響を与えず、レジストパターンのみを除去
してしまう。 〔発明の効果〕 以上説明した如く、本発明の製造方法によれば、エッ
チング装置と同一装置でガス種をO2に変えるだけでレジ
ストパターンの除去を行うので、レジスト剥離液を使う
必要が無く、レジスト剥離液による金属等に与えるダメ
ージが無くなり、配線部の断線が引き起こされることも
無くなり歩留りが向上する。又、エッチングとレジスト
剥離を同一装置内で行うのでプロセスが簡易化され、生
産性の向上にも効果大である。
【図面の簡単な説明】
第１図は本発明法による薄膜トランジスタの製造方法を
ブロック図で表したもので、第２図は従来法によるもの
である。
ブロック図で表したもので、第２図は従来法によるもの
である。
Claims (1)
- (57)【特許請求の範囲】 １．絶縁膜と半導体膜を有する薄膜トランジスタを製造
する過程において、絶縁膜とアモルファスシリコンの半
導体膜を有する薄膜を形成する工程と、前記工程で形成
された薄膜にフォトリソグラフィー法を用いてレジスト
でマスクパターンを形成する工程と、前記工程の後に、
ガスプラズマエッチング法によりエッチングする工程
と、前記エッチング工程を行なった同一エッチング装置
内で前記エッチングに用いたガスをO2ガスに変えて前記
O2ガスを用いたプラズマにより前記レジストを除去する
工程と、を含むことを特徴とする薄膜トランジスタの製
造方法。 ２．前記絶縁膜がゲート絶縁膜である特許請求の範囲第
１項記載の薄膜トランジスタの製造方法。 ３．前記ガスプラズマエッチング法で用いられるガスが
CF4である特許請求の範囲第１項記載の薄膜トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255948A JP2673429B2 (ja) | 1987-10-09 | 1987-10-09 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255948A JP2673429B2 (ja) | 1987-10-09 | 1987-10-09 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0198227A JPH0198227A (ja) | 1989-04-17 |
| JP2673429B2 true JP2673429B2 (ja) | 1997-11-05 |
Family
ID=17285802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62255948A Expired - Lifetime JP2673429B2 (ja) | 1987-10-09 | 1987-10-09 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2673429B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69308737T2 (de) * | 1992-11-05 | 1997-06-19 | Gec Alsthom T & D Sa | Supraleitende Wicklung, insbesondere für Strombegrenzer und Strombegrenzer mit einer solchen Wicklung |
| US6054392A (en) * | 1997-05-27 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix substrate and method of forming a contact hole in the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572585A (en) * | 1980-06-06 | 1982-01-07 | Hitachi Ltd | Forming method for aluminum electrode |
| JPH0732255B2 (ja) * | 1986-03-18 | 1995-04-10 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
-
1987
- 1987-10-09 JP JP62255948A patent/JP2673429B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0198227A (ja) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2673429B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05190508A (ja) | 薄膜のエッチング方法および積層薄膜のエッチング方法 | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| US7271102B2 (en) | Method of etching uniform silicon layer | |
| JP3413098B2 (ja) | ドライエッチ基板の表面処理方法および装置 | |
| KR100460798B1 (ko) | 반도체소자제조방법 | |
| JPS6258663A (ja) | 半導体装置の製造方法 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3409357B2 (ja) | エッチング方法 | |
| JPS63211740A (ja) | 半導体素子の配線パタ−ン形成方法 | |
| JPH02109335A (ja) | パターン形成方法 | |
| JPS6415951A (en) | Manufacture of semiconductor device | |
| JPS607728A (ja) | 半導体装置の製造方法 | |
| JPH0867993A (ja) | 半導体装置の製造方法及び半導体装置の検査方法 | |
| JPH07161657A (ja) | パターン形成方法 | |
| JPS6247161A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0243772A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02139931A (ja) | 半導体装置の製造方法 | |
| JPH04208535A (ja) | 半導体装置の製造方法 | |
| JPH01166524A (ja) | 半導体装置の製造方法 | |
| JPH0411732A (ja) | 半導体装置の製造方法 | |
| JPH01270332A (ja) | 半導体装置における電極配線の形成方法 | |
| JPS6120333A (ja) | プラズマ処理方法 | |
| JPS6122031B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |