JPH05190508A - 薄膜のエッチング方法および積層薄膜のエッチング方法 - Google Patents

薄膜のエッチング方法および積層薄膜のエッチング方法

Info

Publication number
JPH05190508A
JPH05190508A JP464592A JP464592A JPH05190508A JP H05190508 A JPH05190508 A JP H05190508A JP 464592 A JP464592 A JP 464592A JP 464592 A JP464592 A JP 464592A JP H05190508 A JPH05190508 A JP H05190508A
Authority
JP
Japan
Prior art keywords
film
thin film
etching
resist film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP464592A
Other languages
English (en)
Inventor
Yuji Mukai
裕二 向井
Koichi Kodera
宏一 小寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP464592A priority Critical patent/JPH05190508A/ja
Publication of JPH05190508A publication Critical patent/JPH05190508A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 薄膜をその断面が階段状になるようにエッチ
ング加工し、その上に積層する薄膜のステップカバレー
ジを向上する。また、積層した2つの薄膜の上層膜を下
層膜に比べて相似形で小さいパターンでエッチングする
際のレジスト膜のパターニングを1回で済ます。 【構成】 薄膜にレジスト膜16をパターニングする工
程と、薄膜をエッチングする工程と、前記レジスト膜1
6を酸素プラズマまたはオゾン雰囲気に曝す工程と、前
記薄膜を更にエッチングする工程を行う。また、上層薄
膜と下層膜からなる積層膜にレジスト膜をパターニング
する工程と、前期積層膜を連続してエッチングする工程
と、前記レジスト膜を酸素プラズマまたはオゾン雰囲気
に曝す工程と、前期上層膜を更にエッチングする工程を
行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜の断面の形状を階
段状にすることができる薄膜のエッチング方法と、特に
アクティブマトリクス方式の液晶ディスプレーの製造時
の配線等やコンタクトホール、および積層薄膜のエッチ
ング方法に関するものである。
【0002】
【従来の技術】現在、代表的なアクティブマトリクス方
式の液晶ディスプレーとして、高品質な画像表示の可能
なTFT方式が採用されている。
【0003】TFT方式は図9に示すように、ガラス基
板1上にTFT素子2と、ITOからなる画素電極3を
マトリクス状に配置して液晶層を駆動するものである。
【0004】図9においてTFT素子2は、走査信号を
伝達するゲート配線4と、画像信号を伝達するソース配
線5と、画像信号を画素電極3に伝達するドレイン配線
6と、スイッチング作用を生ぜしめるためのアモルファ
スシリコン膜7と、ゲート絶縁膜8と、オーミック接触
を行うためのn型シリコン膜9から構成されている。
【0005】また、TFT素子2を製造する際にはソー
ス配線5とドレイン配線6、およびn型シリコン薄膜9
をエッチングにより形成する際のエッチングストッパー
10を用いるのが通常である。
【0006】さらにこの従来例では、ドレイン配線6と
画素電極3を配線するためにゲート絶縁膜8にコンタク
トホール11を設けている。
【0007】このようなTFT方式の液晶ディスプレー
に用いられる材料は全て薄膜であり、そのため製造には
薄膜の成膜とエッチングを繰り返し行う。
【0008】以下、従来行われているエッチングの工程
を、図10から図12を用いて説明する。
【0009】図10(a)から図10(c)は図9のT
FT素子のゲート配線4のエッチング工程を示したもの
で、1はガラス基板、4’は成膜されたアルミニウムか
らなるゲート配線材料、12はゲート配線をエッチング
形成するためのレジスト膜である。
【0010】エッチングを行うには、図10(a)から
図10(c)に対応して以下の工程を行う。 (a)アルミニウム膜上にレジスト膜12をパターニン
グする。 (b)燐酸系のエッチャントを用いてレジスト膜12に
覆われていない部分のアルミニウム膜をウエットエッチ
ングする。 (c)レジスト膜12を除去する。 こうしてゲート配線4を形成する。
【0011】図11(a)から図11(c)は図9のコ
ンタクトホール11のエッチング工程を示したもので、
1はガラス基板、3は画素電極、8は窒化シリコンから
なるゲート絶縁膜、13はコンタクトホールを形成する
ためのレジスト膜である。
【0012】エッチングを行うには、図11(a)から
図11(c)に対応して以下の工程を行う。 (a)窒化シリコン膜8上にレジスト膜13をパターニ
ングする。 (b)弗酸系のエッチャントを用いてレジスト膜13に
覆われていない部分の窒化シリコン膜をウエットエッチ
ングする。 (c)レジスト膜13を除去する。 こうしてコンタクトホール11を形成する。
【0013】図12(a)〜(f)は、図9のアモルフ
ァスシリコン膜7とエッチングストッパー10の形成工
程をエッチングを主体に示したもので、1はガラス基
板、4は図10の工程で形成したゲート配線、8はゲー
ト絶縁膜、7’は成膜されたアモルファスシリコン膜、
14はアモルファスシリコン膜をエッチング形成するた
めのレジスト膜、10’は成膜された窒化シリコン膜か
らなるエッチングストッパー材料、15はエッチングス
トッパーをエッチング形成するためのレジスト膜であ
る。
【0014】エッチングを行うには、図12(a)から
図12(f)に対応して以下の工程を行う。 (a)アモルファスシリコン膜7’上にレジスト膜14
をパターニングする。 (b)弗酸と硝酸の混合液からなるエッチャントを用い
て、レジスト膜14に覆われていない部分のアモルファ
スシリコン膜をウエットエッチングする。 (c)レジスト膜14を除去する。 (d)窒化シリコン膜10’を形成した後、レジスト膜
15をパターニングする。 (e)弗酸系のエッチャントを用いてレジスト膜15に
覆われていない部分の窒化シリコン膜をウエットエッチ
ングする。 (f)レジスト膜15を除去する。 こうしてアモルファスシリコン膜7とエッチングストッ
パー10を形成する。
【0015】
【発明が解決しようとする課題】しかし上記従来のエッ
チング方法では以下の課題があった。
【0016】先ず、第1の課題としては、図10の方法
で形成したゲート配線4は、図10に図示したようにそ
の断面形状がほぼ矩形であるため、その上に積層して成
膜する薄膜のステップカバレージが悪いという課題があ
った。
【0017】そのため図13(a)に示したように、図
10(c)のゲート配線4の上にゲート絶縁膜8とアモ
ルファスシリコン膜7’を成膜すると、アモルファスシ
リコン膜7’にA部のような断絶部が生じ、欠陥となっ
てしまう。
【0018】ゲート配線4の膜厚が薄い場合は、ゲート
配線4の断面形状が矩形であっても断絶部は生じ難い
が、ゲート配線4の膜厚が厚くなるとステップカバレー
ジが極めて悪くなってしまう。
【0019】一方、液晶ディスプレーは大画面化が要求
されており、そのためゲート配線4の抵抗を下げる必要
があった。そのためにはゲート配線4の膜厚を厚くせざ
るを得ない。しかしこのステップカバレージの悪さに起
因する欠陥が多く発生するため大画面の液晶ディスプレ
ーを製造することが困難であった。
【0020】次に、第2の課題としては、図11の方法
で形成したコンタクトホール11は、その両側の壁面が
ほぼ垂直となってしまうため、コンタクトホール11に
埋め込む配線のステップカバレージが悪いという課題が
あった。
【0021】すなわち、図11(c)のコンタクトホー
ル11にドレイン配線6を埋め込んで配線しようとして
も、図13(b)に示したような断線部Bが生じ、接続
不良となってしまう。
【0022】このようなコンタクトホールは、上述のド
レイン配線6と画素電極3の接続だけではなく、液晶デ
ィスプレーの基板の周辺部の配線にも使用される場合が
あり、薄膜加工時に不可欠のものである。
【0023】更に、第3の課題としては、図12に示し
た方法では、アモルファスシリコン膜7とエッチングス
トッパー10のエッチング形成にレジスト膜のパターニ
ングと除去が2回必要であった。しかし、レジスト膜の
パターニングには、レジスト膜の塗布、露光、現像、洗
浄、乾燥の各工程が必要であり、液晶ディスプレーの製
造コストの低下のためにはレジスト膜のパターニング回
数を減らす必要がある。また工程の削減は、欠陥の発生
確率を減らすことにもなるため、低コスト化のためには
工程の削減は不可欠であった。
【0024】
【課題を解決するための手段】上記第1及び第2の課題
を解決する為の第1の手段として、本発明では基板上に
形成した薄膜にレジスト膜をパターニングする工程と、
前記薄膜の露出部を膜厚方向に一部エッチングする工程
と、前記レジスト膜を酸素プラズマまたはオゾン雰囲気
に曝すことにより該レジスト膜の表面部を除去する工程
と、前記薄膜を更にエッチングする工程を行なう。
【0025】あるいは、上記第1及び第2の課題を解決
する為の第2の手段として基板上に形成した薄膜にレジ
スト膜をパターニングする工程と、前記薄膜の露出部を
エッチングする工程と、前記レジスト膜を酸素プラズマ
またはオゾン雰囲気に曝すことにより該レジスト膜の表
面部を除去する工程と、前記薄膜を更に膜厚方向に一部
エッチングする工程を行なう。
【0026】また上記第3の課題を解決する為の第3の
手段として、本発明では基板上に形成した上層薄膜と下
層薄膜からなる積層薄膜にレジスト膜をパターニングす
る工程と、前記積層薄膜を連続してエッチングする工程
と、前記レジスト膜を酸素プラズマまたはオゾン雰囲気
に曝すことにより該レジスト膜の表面部を除去する工程
と、前記上層薄膜を更にエッチングする工程を行なう。
【0027】
【作用】レジスト膜は有機材料であるため、これを酸素
プラズマまたはオゾン雰囲気に曝すとその表面部が灰化
除去され、レジストパターンがその断面形状をほぼ相似
形を保ったまま小さくなる。
【0028】そこで上記第1の手段により、1回目のエ
ッチングを行って薄膜を膜厚方向に一部エッチングした
後にレジスト膜を酸素プラズマまたはオゾン雰囲気に曝
すと、レジストパターンはエッチングされた薄膜のパタ
ーンより小さくなり、エッチングされていない薄膜の表
面が露出される。
【0029】この状態で2回目のエッチングを行うと、
1回目のエッチングで膜厚が薄くなった部分と新たに露
出された表面が共にエッチングされるが、前者が全てエ
ッチングされた段階でエッチングを止めると、新たに露
出された表面の部分は膜厚方向に一部エッチングされた
状態となる。
【0030】すなわち、2回目のエッチング終了後の薄
膜の断面形状を階段状にすることができる。
【0031】階段状のパターンは従来例のような矩形の
パターンに比べて、その上に成膜する薄膜のステップカ
バレージを改善することができる。
【0032】また、上記第2の手段により、1回目のエ
ッチングで薄膜をエッチングした後、レジスト膜を酸素
プラズマまたはオゾン雰囲気に曝してレジストパターン
を相似的に小さくし、新たに露出された表面を2回目の
エッチングで膜厚方向に一部エッチングすると、薄膜の
断面形状を階段状にすることができる。
【0033】また上記第3の手段により、先ず積層膜を
連続してエッチングした後、レジスト膜を酸素プラズマ
またはオゾン雰囲気に曝してレジストパターンを相似的
に小さくし、更に再び上層膜のみをエッチングすると、
下層膜と上層膜を相似形でしかも上層膜を下層膜に比べ
て小さなパターンでエッチングすることができる。すな
わち、レジスト膜のパターニングを1回行うだけで積層
膜を異なった大きさにエッチング加工することができ
る。
【0034】
【実施例】(実施例1)以下、本発明の第1の実施例を
図1を参照しながら説明する。
【0035】図1(a)〜(d)は、図9のTFT素子
のゲート配線4のエッチング工程を示したもので、1は
ガラス基板、4’は成膜されたアルミニウムからなるゲ
ート配線材料、16はゲート配線をエッチング形成する
ためのレジスト膜である。
【0036】エッチングを行うには、図1(a)〜
(d)に対応して以下の工程を行う。 (a)アルミニウム膜4’上にレジスト膜16をパター
ニングする。 (b)燐酸系のエッチャントを用いてレジスト膜16に
覆われていない部分のアルミニウム膜を、膜厚方向に半
分程度ウエットエッチングする。 (c)レジスト膜16を酸素プラズマに曝す。これによ
り、レジスト膜の表面を灰化除去し、その断面を相似的
に小さくする。 (d)更に燐酸系のエッチャントを用いて、上記(b)
で残った部分および新たに露出した部分のアルミニウム
膜をウエットエッチングする。 この後、レジスト膜16を除去すれば断面が階段状のゲ
ート配線4を形成することができる。
【0037】このようにして形成したゲート配線4を用
いるとその上に重ねて成膜する薄膜のステップカバレー
ジを大幅に改善することができる。
【0038】図2には上記工程で形成したゲート配線4
上に、ゲート絶縁膜8およびアモルファスシリコン膜
7’を積層して成膜した状態を示す。一部A’のように
若干くびれた部分が生じるが、従来例で発生した図13
(a)のAのような断絶は発生しない。
【0039】本実施例の(c)の工程で用いる酸素プラ
ズマの発生装置の一例を図3に示す。
【0040】図3は高周波電力を用いて真空中で酸素プ
ラズマを発生するものである。17は石英製の真空容器
でこの中にレジスト膜をパターニングした基板18を配
置し、酸素ガス供給口19から酸素ガスを供給しながら
排気口20に接続した真空ポンプで真空引きして内圧を
1トールから0.001トール台程度に調節し、誘導コ
イル21に周波数13.56MHzの高周波電力を印加
することによって真空容器17内に酸素プラズマ22を
発生させ、この酸素プラズマ22に基板18を数十秒か
ら数分程度曝す。
【0041】なお、本実施例では(b)の工程でのエッ
チング量を膜厚の半分程度としたが、このエッチング量
は必要に応じて加減すればよい。
【0042】また、本実施例ではエッチングにウエット
エッチングを用いたが、当然ドライエッチングを行って
も良い。
【0043】更に、本実施例ではレジスト膜を酸素プラ
ズマに曝し再びエッチングを行う回数を1回とした。し
かし、エッチング後の薄膜の断面形状を多段とし、より
一層ステップカバレージを向上させるためには、この回
数を複数回繰り返せば良い。
【0044】本実施例では(c)の工程でレジスト膜の
表面部を灰化除去しその断面形状を相似的に小さくする
手段として、レジスト膜を酸素プラズマに曝す方法を用
いたが、この工程にレジスト膜をオゾン雰囲気に曝す方
法を用いてもよい。図4にはこの方法に用いる紫外線照
射方式のオゾン発生装置の一例を示した。
【0045】図4において23は密閉容器で、この中に
レジスト膜をパターニングした基板18を配置し、酸素
ガス供給口24から酸素ガスを供給しながら紫外線ラン
プ25で紫外線を照射するとオゾン26が発生する。こ
のオゾン26によってレジスト膜の表面部が灰化除去さ
れる。なお、27は排気口である。
【0046】(実施例2)次に、本発明の第2の実施例
を図5を参照しながら説明する。
【0047】図5(a)〜(d)は図9のコンタクトホ
ール11のエッチング工程を示したもので、1はガラス
基板、3は画素電極、8は窒化シリコンからなるゲート
絶縁膜、23はコンタクトホールを形成するためのレジ
スト膜である。
【0048】エッチングを行うには、図5(a)〜
(d)に対応して以下の工程を行う。 (a)窒化シリコン膜8上にレジスト膜23をパターニ
ングする。 (b)弗酸系のエッチャントを用いてレジスト膜23に
覆われていない部分の窒化シリコン膜を、膜厚方向に半
分程度ウエットエッチングする。 (c)レジスト膜23を酸素プラズマに曝し、レジスト
膜の表面を灰化除去する。これによりレジスト膜23の
コンタクトホールのパターンは拡大する。 (d)更に弗酸系のエッチャントを用いて、上記(b)
で残った部分および新たに露出した部分の窒化シリコン
膜をウエットエッチングする。 この後、レジスト膜23を除去すれば断面形状が階段状
のコンタクトホール11を形成することができる。
【0049】このようにして形成したコンタクトホール
11を用いると、それに埋め込む配線のステップカバレ
ージを大幅に改善することができる。
【0050】図6には上記工程で形成したコンタクトホ
ール11に、ドレイン配線6を成膜し埋め込んだ状態を
示す。一部B’のように若干くびれた部分が生じるが、
従来例で発生した図13(b)のBのような断線は発生
しない。
【0051】なお、本実施例では(b)の工程でのエッ
チング量を膜厚の半分程度としたが、このエッチング量
は必要に応じて加減すればよい。
【0052】また、本実施例ではエッチングにウエット
エッチングを用いたが、当然ドライエッチングを行って
も良い。
【0053】更に、本実施例ではレジスト膜を酸素プラ
ズマに曝し再びエッチングを行う回数を1回とした。し
かし、エッチング後の薄膜の断面形状を多段とし、より
一層ステップカバレージを向上させるためには、この回
数を複数回繰り返せば良い。
【0054】なお第1の実施例と同様に、当然この方法
でも、(c)の工程で酸素プラズマの代わりにオゾンを
用いても良い。
【0055】(実施例3)次に、本発明の第3の実施例
を図7を参照しながら説明する。
【0056】本実施例は上記第1の実施例のゲート配線
4をエッチング形成するための他の方法であり、第1の
実施例と同様に図7(a)〜(d)はゲート配線4のエ
ッチング工程を示したもので、符号は図1の第1の実施
例と同じである。
【0057】エッチングを行うには、図7(a)〜
(d)に対応して以下の工程を行う。 (a)アルミニウム膜4’上にレジスト膜16をパター
ニングする。 (b)燐酸系のエッチャントを用いてレジスト膜16に
覆われていない部分のアルミニウム膜をウエットエッチ
ングする。 (c)レジスト膜12を酸素プラズマに曝し、レジスト
膜の表面を灰化除去してその断面を相似的に小さくす
る。 (d)更に燐酸系のエッチャントを用いて、新たに露出
した部分のアルミニウム膜を膜厚の半分程度ウエットエ
ッチングする。 この後レジスト膜16を除去すれば、第1の実施例と同
様に断面が階段状のゲート配線4を形成することができ
る。
【0058】また、図5に示した第2の実施例で形成し
たコンタクトホールもこの実施例のように、1回目のエ
ッチングでゲート絶縁膜8をエッチングした後レジスト
膜23を酸素プラズマに曝して、2回目のエッチングで
ゲート絶縁膜の新たに露出した部分を膜厚の半分程度ウ
エットエッチングして形成しても良い。
【0059】なお第1および第2の実施例と同様に、当
然これらの方法でも、酸素プラズマの代わりにオゾンを
用いても良い。
【0060】(実施例4)次に、本発明の第4の実施例
を図8を参照しながら説明する。
【0061】図8は、図9のアモルファスシリコン膜7
とエッチングストッパー10の形成工程をエッチングを
主体に示したもので、1はガラス基板、4は上記第1の
実施例または第3の実施例に示した方法で形成したゲー
ト配線、8はゲート絶縁膜、7’は成膜されたアモルフ
ァスシリコン膜、10’は成膜された窒化シリコン膜か
らなるエッチングストッパー材料、24はアモルファス
シリコン膜7’およびエッチングストッパー膜10’を
エッチング形成するためのパターニングされたレジスト
膜である。
【0062】エッチングを行うには、図8(a)〜
(e)に対応して以下の工程を行う。 (a)ゲート絶縁膜8上にアモルファスシリコン膜7’
と窒化シリコン膜からなるエッチングストッパー膜1
0’を積層して連続成膜し、レジスト膜24をパターニ
ングする。 (b)弗酸系のエッチャントを用いて窒化シリコン膜1
0’をウエットエッチングし、続いて弗酸と硝酸の混合
液からなるエッチャントを用いてアモルファスシリコン
膜7’をウエットエッチングする。 (c)レジスト膜24を酸素プラズマに曝す。これによ
り、レジスト膜の表面を灰化除去し、その断面形状を相
似形を保ったまま小さくする。 (d)弗酸系のエッチャントを用いて新たに露出した窒
化シリコン膜10’をウエットエッチングする。 (e).レジスト膜24を除去する。
【0063】このように、レジスト膜のパターニングを
1回だけで窒化シリコン膜とアモルファスシリコン膜の
積層膜を相似形で異なった大きさにエッチング形成する
ことができる。
【0064】したがって、図12に示す従来例に比べて
レジスト膜のパターニング工程すなわち、レジスト膜の
塗布、露光、現像、洗浄、乾燥の各工程を1回削減する
ことができ、液晶ディスプレーの製造コストの低下と、
欠陥の発生確率を減らすことができ、低コスト化が可能
となる。
【0065】なお、上記実施例ではエッチングにウエッ
トエッチングを用いたが、当然ドライエッチングを行っ
ても良い。
【0066】更に、当然この方法でも、(c)の工程の
酸素プラズマの代わりにオゾンを用いても良い。
【0067】
【発明の効果】本発明により、薄膜の断面の形状を階段
状にエッチングすることができるため、その上に積層す
る薄膜のステップカバレージを大幅に向上することがで
きる。そのため本発明を液晶ディスプレーのゲート配線
に用いると、膜厚の厚い配線を使用することができるた
め、配線抵抗を小さくすることができ、大面積の液晶デ
ィスプレーを製造することができる。
【0068】また本発明により、コンタクトホールに埋
め込む配線の断線を防ぐことができるため、液晶ディス
プレーの製造歩留まりを向上することができる。
【0069】さらに本発明により、積層した薄膜のエッ
チングに必要なレジスト膜のパターニング工程を1回削
減することができる。そのため、工程の削減と同時に欠
陥の発生を抑制することができ、より低コストな液晶デ
ィスプレーを製造することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す工程図
【図2】第1の実施例の効果の説明図
【図3】同実施例で用いた酸素プラズマ発生装置の構成
【図4】同実施例で用いたオゾン発生装置の構成図
【図5】本発明の第2の実施例を示す工程図
【図6】第2の実施例の効果の説明図
【図7】本発明の第3の実施例を示す工程図
【図8】本発明の第4の実施例を示す工程図
【図9】液晶ディスプレー用TFTの構成図
【図10】第1の従来例を示す工程図
【図11】第2の従来例を示す工程図
【図12】第3の従来例を示す工程図
【図13】従来例の工程を用いた場合のステップカバレ
ージの説明図
【符号の説明】
1 ガラス基板 4 ゲート電極 7 アモルファスシリコン膜 8 ゲート絶縁膜 10 エッチングストッパー 16、23、24 レジスト膜 22 酸素プラズマ 26 オゾン

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板上に形成した薄膜にレジスト膜をパタ
    ーニングする工程と、前記薄膜の露出部を膜厚方向に一
    部エッチングする工程と、前記レジスト膜を酸素プラズ
    マに曝すことにより該レジスト膜の表面部を除去する工
    程と、前記薄膜を更にエッチングする工程を有する薄膜
    のエッチング方法。
  2. 【請求項2】基板上に形成した薄膜にレジスト膜をパタ
    ーニングする工程と、前記薄膜の露出部を膜厚方向に一
    部エッチングする工程と、前記レジスト膜をオゾン雰囲
    気に曝すことにより該レジスト膜の表面部を除去する工
    程と、前記薄膜を更にエッチングする工程を有する薄膜
    のエッチング方法。
  3. 【請求項3】基板上に形成した薄膜にレジスト膜をパタ
    ーニングする工程と、前記薄膜の露出部をエッチングす
    る工程と、前記レジスト膜を酸素プラズマに曝すことに
    より該レジスト膜の表面部を除去する工程と、前記薄膜
    を更に膜厚方向に一部エッチングする工程を有する薄膜
    のエッチング方法。
  4. 【請求項4】基板上に形成した薄膜にレジスト膜をパタ
    ーニングする工程と、前記薄膜の露出部をエッチングす
    る工程と、前記レジスト膜をオゾン雰囲気に曝すことに
    より該レジスト膜の表面部を除去する工程と、前記薄膜
    を更に膜厚方向に一部エッチングする工程を有する薄膜
    のエッチング方法。
  5. 【請求項5】基板上に形成した上層薄膜と下層薄膜から
    なる積層薄膜にレジスト膜をパターニングする工程と、
    前記積層薄膜を連続してエッチングする工程と、前記レ
    ジスト膜を酸素プラズマに曝すことにより該レジスト膜
    の表面部を除去する工程と、前記上層薄膜を更にエッチ
    ングする工程を有する積層薄膜のエッチング方法。
  6. 【請求項6】基板上に形成した上層薄膜と下層薄膜から
    なる積層薄膜にレジスト膜をパターニングする工程と、
    前記積層薄膜を連続してエッチングする工程と、前記レ
    ジスト膜をオゾン雰囲気に曝すことにより該レジスト膜
    の表面部を除去する工程と、前記上層薄膜を更にエッチ
    ングする工程を有する積層薄膜のエッチング方法。
JP464592A 1992-01-14 1992-01-14 薄膜のエッチング方法および積層薄膜のエッチング方法 Pending JPH05190508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP464592A JPH05190508A (ja) 1992-01-14 1992-01-14 薄膜のエッチング方法および積層薄膜のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP464592A JPH05190508A (ja) 1992-01-14 1992-01-14 薄膜のエッチング方法および積層薄膜のエッチング方法

Publications (1)

Publication Number Publication Date
JPH05190508A true JPH05190508A (ja) 1993-07-30

Family

ID=11589706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP464592A Pending JPH05190508A (ja) 1992-01-14 1992-01-14 薄膜のエッチング方法および積層薄膜のエッチング方法

Country Status (1)

Country Link
JP (1) JPH05190508A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823103A (ja) * 1994-07-05 1996-01-23 Nec Corp アクティブマトリクス基板の製造方法
FR2752481A1 (fr) * 1996-08-16 1998-02-20 United Microelectronics Corp Procede de fabrication d'un dispositif de memoire a semiconducteurs ayant un condensateur de type en arbre
JP2008193103A (ja) * 2000-02-29 2008-08-21 Samsung Electronics Co Ltd 磁気記憶セルの製造方法
JP2010245480A (ja) * 2009-04-10 2010-10-28 Hitachi Displays Ltd 表示装置
JP2014011423A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc パワーモジュール用基板及びその製造方法
JP2016181713A (ja) * 2011-01-28 2016-10-13 株式会社半導体エネルギー研究所 半導体装置
CN110416077A (zh) * 2019-07-12 2019-11-05 深圳市华星光电技术有限公司 膜层结构的干法刻蚀方法及膜层结构
CN113257665A (zh) * 2020-12-28 2021-08-13 广州粤芯半导体技术有限公司 微透镜阵列的制作方法及图像传感器的制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823103A (ja) * 1994-07-05 1996-01-23 Nec Corp アクティブマトリクス基板の製造方法
FR2752481A1 (fr) * 1996-08-16 1998-02-20 United Microelectronics Corp Procede de fabrication d'un dispositif de memoire a semiconducteurs ayant un condensateur de type en arbre
JP2008193103A (ja) * 2000-02-29 2008-08-21 Samsung Electronics Co Ltd 磁気記憶セルの製造方法
JP2010245480A (ja) * 2009-04-10 2010-10-28 Hitachi Displays Ltd 表示装置
JP2016181713A (ja) * 2011-01-28 2016-10-13 株式会社半導体エネルギー研究所 半導体装置
JP2014011423A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc パワーモジュール用基板及びその製造方法
CN110416077A (zh) * 2019-07-12 2019-11-05 深圳市华星光电技术有限公司 膜层结构的干法刻蚀方法及膜层结构
WO2021008040A1 (zh) * 2019-07-12 2021-01-21 Tcl华星光电技术有限公司 膜层结构的干法刻蚀方法及膜层结构
CN113257665A (zh) * 2020-12-28 2021-08-13 广州粤芯半导体技术有限公司 微透镜阵列的制作方法及图像传感器的制作方法

Similar Documents

Publication Publication Date Title
JP2637078B2 (ja) 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法
JP2574094B2 (ja) エッチング方法
JPH05190508A (ja) 薄膜のエッチング方法および積層薄膜のエッチング方法
TW200822208A (en) Method and system for manufacturing semiconductor device, computer storage medium, and storage medium for storing the processing recipe
JPH0918006A (ja) 薄膜トランジスタおよびその製造方法
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
JPH11274143A (ja) ドライエッチング方法及び薄膜トランジスタの製造方法
JPH02215134A (ja) 薄膜トランジスタの製造方法
JP3304263B2 (ja) Itoのパターニング方法
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
KR100190044B1 (ko) 박막트랜지스터의 게이트절연막 식각방법
JPH05326553A (ja) スタガ型薄膜トランジスタ及びその製造方法
JP3201159B2 (ja) 薄膜トランジスタの製造方法
KR100707017B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100234542B1 (ko) 반도체장치의 제조방법
JPH03242929A (ja) 半導体装置の製造方法
JP2005109321A (ja) アレイ基板の製造方法
JP3019604B2 (ja) 液晶表示装置の製造方法
KR0171976B1 (ko) 박막 트랜지스터 제조 방법
JP2001210826A (ja) 薄膜トランジスタの製造方法
JPH04302425A (ja) 半導体装置の製造方法
JPH09270407A (ja) 半導体装置の製造方法
JPH065563A (ja) レジストのアッシング方法
JPH0541390A (ja) 薄膜トランジスタの製造方法
JPH0485823A (ja) 半導体装置の製造方法