JPH04302425A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04302425A
JPH04302425A JP3089278A JP8927891A JPH04302425A JP H04302425 A JPH04302425 A JP H04302425A JP 3089278 A JP3089278 A JP 3089278A JP 8927891 A JP8927891 A JP 8927891A JP H04302425 A JPH04302425 A JP H04302425A
Authority
JP
Japan
Prior art keywords
pattern
film
processed
etching
film pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3089278A
Other languages
English (en)
Inventor
Atsushi Kamashita
敦 釜下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP3089278A priority Critical patent/JPH04302425A/ja
Publication of JPH04302425A publication Critical patent/JPH04302425A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば半導体イメージ
センサの画素部の電極として形成されたポリシリコン等
の被加工膜パターンに対してエッチングを行なう工程を
含む半導体装置の製造方法に関するものである。
【0002】
【従来の技術】半導体イメージセンサの各画素の電極と
なる例えばポリシリコン等の膜は、一般にCVD(Ch
emical  vapor  deposition
)等の方法で堆積される。
【0003】画素部の電極などは、非常に薄い均一な厚
さの膜を形成することが求められ、堆積された膜をプラ
ズマエッチング等の方法で所定の膜厚となるように薄膜
化することがしばしば行なわれていた。
【0004】
【発明が解決しようとする課題】しかし、上記のような
従来の技術においては、堆積させたポリシリコン等の膜
に対してエッチングを行なう工程(以下、エッチングし
ようとする膜を被加工膜という)に、以下に説明するよ
うな問題を有している。
【0005】プラズマエッチングは、減圧したガスに高
周波電界をかけて放電を起こし、低温プラズマ中に存在
する化学的に活性な成分(以下、活性種という)と、半
導体基板表面の被加工膜との化学反応により、蒸気圧の
高い物質が形成されることを利用して、被加工膜のエッ
チングを行なうものである。
【0006】ここで、上述した半導体イメージセンサの
画素部電極となる被加工膜は、従来、画素を構成する撮
像素子に対応して設けられており、図2に示されるよう
に(図では被加工膜(電極)だけを示す)に所定のピッ
チで配列されている。
【0007】しかし、プラズマ中の活性種と被加工膜と
の化学反応を利用するプラズマエッチングでは、外側に
エッチング対象となる被加工膜が存在しない被加工膜パ
ターン101の周辺部101aのにおける活性種の密度
が中央部よりも高くなることに起因して、周辺部101
aのエッチング速度が中央部より大きくなる。このため
、エッチング速度の大きい周辺部101a(図では周辺
部101aの被加工膜に網点を付している)の膜厚が中
央部に比べて薄くなってしまう。
【0008】ここで、撮像素子が例えばMOS−SIT
である場合、ポリシリコン電極を透過した光がエピタキ
シャル層で光電変換されて信号電荷となるわけであるが
、周辺部と中央部でポリシリコン電極の厚さが異なって
いると、ポリシリコン電極での入射光の吸収率も周辺部
と中央部で異なることになる。このため、従来の方法で
電極形成されたイメージセンサでは、周辺部と中央部で
感度に差異を生じてしまい、正確な撮像の妨げとなる。
【0009】更に、上述したポリシリコン膜を薄膜化す
るためのエッチング以外にも、配線として用いられるA
l膜や絶縁膜となるSiO2 膜に対して、配線や素子
分離パターン等を形成するためにプラズマエッチング等
でエッチングを行なう場合にも、同様の理由で問題が生
じる。
【0010】この場合、周辺部すなわち被加工膜パター
ンの密度が小さい部分で、エッチング速度が大きくなる
ため、周辺部のパターンにおいて断線や素子分離不良等
が生じることになる。
【0011】この発明は、かかる点に鑑みてなされたも
のであり、半導体基板上に形成した被加工膜パターンを
均一なエッチング速度でエッチングすることが可能な半
導体装置の製造方法を提供することを目的とするもので
ある。
【0012】
【課題を解決するための手段】本発明においては、半導
体基板上に形成された被加工膜パターンを、化学反応を
利用したドライエッチング法によってエッチングする際
に、前記被加工膜パターンの周囲に、該被加工膜パター
ンのパターン密度に応じた補助パターンを設けておくこ
とによって、上記の課題を達成している。
【0013】
【作用】上記のように、本発明では、被加工膜パターン
のエッチングを行なうにあたって、被加工膜パターンの
周囲に被加工膜パターンの密度に応じた形状の補助パタ
ーンを設けておくこととしている。
【0014】このため、実際に電極等として使用される
被加工膜パターン内においては、最外周に配列された被
加工膜についても、中央部とほぼ同様の条件で被エッチ
ング物質(補助パターン)に囲まれていることになる。 つまり、被加工膜パターンに限って言えば、エッチング
ガス中の化学種の密度が周辺部と中央部でほぼ均等とな
り、これにより、エッチング速度もほぼ等しくなる。従
って、周辺部の膜厚が中央部に比較して薄くなってしま
うという不都合が解消され、被加工膜パターン全体が均
一にエッチングされる。
【0015】一方、補助パターンの周辺部では、従来の
構成における被加工膜パターンの周辺部と同様にエッチ
ング速度が大きくなって、内側の領域よりも膜厚が薄く
なってしまう。しかし、補助パターン自体は素子の構成
要素として使用するわけではないので、何等支障は生じ
ない。補助パターンは、エッチング工程終了後、除去し
ても良いし、特に問題がなければそのまま残しても良い
。エッチング工程以外でも、被加工膜パターンの中央部
と周辺部で条件をできる限り等しくておくことは好まし
いことである。
【0016】ここで、補助パターンの形状は、パターン
密度が被加工膜パターンとほぼ同等であれば良く、必ず
しも被加工膜パターンと同一形状であるで必要はない。 つまり、被エッチング物質の密度が大差ないものであれ
ば、矩形パターンか配列された被加工膜パターンに対し
て、円形パターンが配列された補助パターンを用いても
良い。
【0017】また、補助パターンは、エッチングガス中
の化学種と被加工膜パターンの構成物質とほぼ同様に反
応するものであれば良く、必ずしも被加工膜パターンと
全く同じ物質である必要はない。
【0018】
【実施例】以下、図面を参照して被加工膜パターンをイ
メージセンサの画素部電極パターンとして形成した実施
例を説明する。まず、図1は、本実施例における被加工
膜パターンと補助パターンの平面図である。図において
、中央部に配置された斜線のないパターンが被加工パタ
ーン1(電極パターン)であり、被加工膜パターン1の
周囲を取り囲むように形成された斜線を付したパターン
が補助パターン2である。
【0019】本実施例では、被加工膜パターン1と補助
パターン2の形状は全く同じものであり、補助パターン
2を含む領域にCVD等の方法でポリシリコン膜を堆積
させ、被加工膜パターン1及び補助パターン2として残
す部分をエッチングレジストで覆ってエッチングするこ
とにより(このときのエッチングは不要部分が完全に除
去されるまで行なう)、被加工膜パターン1と補助パタ
ーン2を同時に形成する。図には示されていないが、被
加工膜パターン1下には、絶縁層を介して画素を構成す
る撮像素子の光電変換領域が形成されている。
【0020】さて次に、本実施例における被加工膜パタ
ーン1の薄膜化工程を具体的に説明する。図3は、本実
施例で使用したプラズマエッチング装置の構成を模式的
に示す構成図である。図において、真空容器4内には、
一対の平行平板電極5a,5bが配置されており、両電
極5a,5bには高周波電源8が接続されている。また
、真空容器4には、反応性ガスを流入させるためのガス
調節装置6と排気系7が備えられている。
【0021】薄膜化工程では、まず、図1に示したよう
なパターン形状でポリシリコン膜を堆積させた半導体基
板3(図ではパターンは省略してある)を真空容器4内
の一方の平板電極5bに載置し、真空容器4内を真空状
態とする。次いで、ガス調節装置6から、SF6 ガス
とC2 ClF5ガスを真空容器4内に導入する。ここ
で、ポリシリコンのエッチングガスはSF6 ガスであ
り、C2 ClF5 ガスはサイドウォールデポジショ
ンガスとして使用されるものでエッチングは行なわない
【0022】ガスの導入後、高周波電源8によって平行
平板電極5a,5b間に高周波電力を印加してプラズマ
9を発生させ、ポリシリコンのエッチングを行なう。こ
のエッチング工程で進行する反応は厳密には特定されて
いないが、基本的には、Si→SiF4 の反応によっ
て、ポリシリコンがエッチングされる。
【0023】この際、被加工膜パターン1は、図1に示
されるように、同じポリシリコンからなる補助パターン
2に取り囲まれているので、被加工膜パターン1内にお
いては、被エッチング物質であるポリシリコンに対する
F* (Fラジカル)等の化学種の密度がほぼ均一にな
る。これにより、エッチング速度もほぼ均一となり、被
加工膜パターンは周辺部も中央部も同等に薄膜化される
【0024】なお、図1の例では、11×11のマトリ
ックス上に配列されたパターンの内、内側の7×7のパ
ターンが実際に電極として使用される被加工膜パターン
1、外側の2列が補助パターン2となっているが、被加
工膜パターン1の外側のどの程度の領域に補助パターン
2を形成するかについては、エッチング条件や膜厚の要
求精度等に応じて適宜設定されるものである。
【0025】次に、被加工膜パターンとして、Al膜パ
ターンを設けた実施例について、説明する。Al膜は主
に配線として用いられ、エッチングによって配線パター
ンを形成する。使用する装置や手順はポリシリコン膜を
エッチングする場合と同様であるが、Al膜をエッチン
グする場合には、Cl2 ガスとBCl3 ガスを使用
する。ここで、Alと反応するエッチングガスはCl2
 ガスであり、BCl3 ガスは、Al膜表面の酸化膜
Al2 O3 膜をスパッタリングによって除去するた
めのガスである。
【0026】Al膜の場合も厳密な反応式は特定されて
いないが、基本的にはAl→Al2Cl3 の反応によ
ってAl膜のエッチングが行なわれる。この場合も、被
加工膜パターンの周囲に同じAlからなる補助パターン
を設けておくことによって、被加工膜パターン内におけ
るCl* (Clラジカル)等の活性種の密度がほぼ均
等になり、エッチング速度もほぼ均一となって均一なエ
ッチングが行なわれる。
【0027】続いて、被加工膜パターンとして、SiO
2 膜パターンを設けた実施例について説明する。Si
O2 膜は、主に絶縁膜として用いられ、エッチングに
よって素子分離パターンを形成する。使用する装置や手
順は上述したポリシリコン膜のエッチングと同様である
が、SiO2 膜をエッチングする場合には、CF4 
ガスとCHF3 ガスを使用する。ここで、SiO2 
と反応するエッチングガスはCl2ガスであり、CHF
3 ガスはサイドウォールデポジッションガスである。
【0028】SiO2 膜の場合も厳密な反応式は特定
されていないが、基本的にはSiO2→SiF4 ,C
O2 の反応によってSiO2 膜のエッチングが行な
われる。 この場合も、被加工膜パターンの周囲に同じSiO2 
からなる補助パターンを設けておくことによって、被加
工膜パターン内については、SiO2 に対するF* 
(Fラジカル)等の活性種の密度がほぼ均等となり、エ
ッチング速度もほぼ均一となって、均一なエッチングが
行なわれる。
【0029】なお、上記の実施例で使用したガスは、例
として示したものであり、各膜について別のガスを使用
しても良いことは言うまでもない。また、被加工膜を構
成する物質についてもポリシリコン,Al,SiO2 
以外であっても良いものである。
【0030】
【発明の効果】以上のように、本発明においては、化学
反応を利用したドライエッチング法で被加工膜パターン
の薄膜化あるいは配線や素子分離パターン等の形成を行
なうに際して、被加工膜パターンの周囲に被加工膜パタ
ーンの密度に応じた補助パターンを設けておくので、被
加工膜パターンの周辺部と中央部で、被エッチング物質
と反応する化学種の密度がほぼ同等となり、エッチング
速度もほぼ均一となって、均一なエッチングが行なわれ
る。
【0031】即ち、本発明によれば、例えばイメージセ
ンサの画素部電極やAl膜配線,SiO2 絶縁膜等を
均一にエッチングすることが可能であり、半導体基板上
に形成される各素子の場所による特性のばらつきを抑え
ることができる。
【図面の簡単な説明】
【図1】本発明実施例による被加工膜パターン(画素部
電極パターン)と補助パターンの平面図である。
【図2】従来の画素部電極パターンの平面図である。
【図3】本発明実施例で使用したプラズマエッチング装
置の模式的な構成図である。
【符号の説明】
1  被加工膜パターン(画素部電極パターン)2  
補助パターン 3  半導体基板 4  真空容器 5a,5b  平行平板電極 6  ガス調節装置 7  排気系 8  高周波電源 9  プラズマ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板上に形成された被加工膜パ
    ターンを、化学反応を利用したドライエッチング法によ
    ってエッチングを行なう工程を含む半導体装置の製造方
    法において、前記被加工膜パターンのエッチングを行な
    うに際して、前記被加工膜パターンの周囲に、該被加工
    膜パターンのパターン密度に応じた補助パターンを設け
    ておくことを特徴とする半導体装置の製造方法。
JP3089278A 1991-03-29 1991-03-29 半導体装置の製造方法 Pending JPH04302425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3089278A JPH04302425A (ja) 1991-03-29 1991-03-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3089278A JPH04302425A (ja) 1991-03-29 1991-03-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04302425A true JPH04302425A (ja) 1992-10-26

Family

ID=13966260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3089278A Pending JPH04302425A (ja) 1991-03-29 1991-03-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04302425A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194312B1 (en) 1997-07-10 2001-02-27 Nec Corporation Semiconductor device and method of manufacturing the same
JP2012209426A (ja) * 2011-03-30 2012-10-25 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194312B1 (en) 1997-07-10 2001-02-27 Nec Corporation Semiconductor device and method of manufacturing the same
JP2012209426A (ja) * 2011-03-30 2012-10-25 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の作製方法

Similar Documents

Publication Publication Date Title
JPH06260470A (ja) パターンに作成された金属層の清浄化法
US6103596A (en) Process for etching a silicon nitride hardmask mask with zero etch bias
JPH04302425A (ja) 半導体装置の製造方法
JPH04132220A (ja) プラズマテーパエッチング方法
JPH05190508A (ja) 薄膜のエッチング方法および積層薄膜のエッチング方法
JPH09270464A (ja) 微細空中配線の作製方法
JPH0621020A (ja) 半導体装置の製造方法
JPH07201822A (ja) ドライエッチング装置
KR100234542B1 (ko) 반도체장치의 제조방법
JPH05217965A (ja) 半導体装置の製造方法
JPH01119028A (ja) 半導体装置の製造方法
JPH03125427A (ja) 半導体装置の製造方法
JPH08148468A (ja) エッチング方法
JPS63213930A (ja) 半導体装置の製造方法
KR100578678B1 (ko) 집적회로 도전체 패터닝 방법
JPH09270407A (ja) 半導体装置の製造方法
KR100460798B1 (ko) 반도체소자제조방법
JPH0521431A (ja) 半導体装置の製造方法
JPS6265329A (ja) エツチング法
JPH0220021A (ja) 半導体装置の制造方法
JP2001274053A (ja) 半導体製造方法
JPS58113375A (ja) ドライエツチング方法
JPH04206928A (ja) 半導体デバイスの製造方法
JPS5812330A (ja) 半導体装置の製造方法
JPS62234333A (ja) 微細溝加工用マスクの形成方法