KR100234542B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100234542B1
KR100234542B1 KR1019970007776A KR19970007776A KR100234542B1 KR 100234542 B1 KR100234542 B1 KR 100234542B1 KR 1019970007776 A KR1019970007776 A KR 1019970007776A KR 19970007776 A KR19970007776 A KR 19970007776A KR 100234542 B1 KR100234542 B1 KR 100234542B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
predetermined
lamination
etching
Prior art date
Application number
KR1019970007776A
Other languages
English (en)
Other versions
KR19980072812A (ko
Inventor
최준영
김일호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970007776A priority Critical patent/KR100234542B1/ko
Publication of KR19980072812A publication Critical patent/KR19980072812A/ko
Application granted granted Critical
Publication of KR100234542B1 publication Critical patent/KR100234542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Abstract

본 발명은 반도체장치의 제조방법에 관한 것이다.
본 발명은, 반도체 기판에 기 형성된 메탈막 상에 소정의 막을 형성시키기 위한 반도체장치의 제조방법에 있어서, 화학기상증착법을 이용하여 상기 메탈막 상에 상기 소정의 막을 적층시키는 적층공정과, 스퍼터링법을 이용하여 기 적층된 상기 소정의 막의 일부를 식각시키는 식각공정을 동일 챔버 내에서 소정의 시간동안 주기적으로 반복수행하여 이루어짐을 특징으로 한다.
따라서, 공정수행시간을 단축시키고, 또한 소정의 막의 균일한 형성으로 제품의 신뢰도가 향상되어 전체적으로 생산성이 극대화되는 효과가 있다.

Description

반도체장치의 제조방법
본 발명은 반도체장치의 제조방법에 관한 것으로서, 보다 상세하게는 적층공정과 식각공정을 동일 챔버(Chamber) 내에서 주기적인 반복수행으로 공정수행시간을 단축시키고, 또한 제품의 신뢰도를 향상시킨 반도체장치의 제조방법에 관한 것이다.
일반적으로, 반도체장치의 제조에서는 반도체 기판 상에 패턴(Pattern)을 형성시킨 후, 그 상부에 소정의 막을 형성시키는 공정을 반복수행한다.
이러한 소정의 막은 균일하게 형성되어야 하고, 또한 패턴이 형성되어 있는 영역에는 완전히 매몰되는 형태로 형성되어야 한다.
그러나 미세한 패턴을 요구하는 최근의 반도체장치의 제조에 상기 제조공정을 이용하면 도1과 같이 반도체 기판(10) 상에 기 형성된 메탈막(12)의 패턴 영역에 적층되는 소정의 막(14)은 오버행으로 인한 보이드(Void)가 빈번하게 발생하여 제품의 신뢰도를 저하시키는 문제점이 있었다.
그래서 메탈막(Metal Film)(12) 상에 소정의 막(14)을 형성시키기 위한 종래의 공정은 두 대의 제조설비를 이용하여 두 가지 공정을 반복수행하기도 하였다.
즉, 반도체 기판(10) 상에 기 형성된 상기 메탈막(12) 상에 화학기상증착설비를 이용하여 소정의 막(14)을 적층시키는 적층공정을 수행한 후, 스퍼터링(Sputtering)설비로 이송하여 상기 적층된 소정의 막(14)의 일부를 식각시키는 식각공정을 두 세 차례에 걸쳐 반복수행하였다.
이러한 적층 및 식각 공정을 반복수행하는 것은 상기 소정의 막(14)을 균일하게 형성시키기 위한 것이고, 또한 메탈막의 패턴 영역의 모서리 부분에 오버행(Overhang)이 발생하는 것을 제거하기 위함이다.
그러나 화학기상증착설비 및 스퍼터링설비를 이용하여 소정의 막(14)을 형성시키는 종래의 공정수행은 서로 다른 설비 간의 이송으로 인해 반도체 기판이 오염원에 노출되는 문제점이 있었다.
그리고 종래의 반도체장치의 제조에서는 두 대의 설비를 이용하는 관계로 인하여 반도체 기판의 이송 등 공정수행을 위한 시간이 많이 소요되는 등의 문제점이 있었다.
따라서, 상기 문제점들을 해결하기 위하여 고밀도 플라즈마 소스(Source)를 이용한 에이치디피 화학기상증착(High Density Plasma CVD)설비를 이용하여 동일 챔버 내에서 적층 및 식각 공정을 동시에 수행하여 상기 소정의 막(14)을 형성시켰다.
상기 에이치디피 화학기상증착설비를 이용하여 동일 챔버에서 이루어지는 상기 소정의 막(14)을 형성시키는 공정수행은 적층 및 식각 공정을 동시에 수행하였기 때문에 서로 다른 공정을 반복수행하지 않아도 되는 이점은 있었으나, 상기 각각의 공정을 동일 챔버 내에서 동시에 수행함으로 인해 상기 각각의 공정을 최적의 공정 조건에서 수행하는 것은 불가능하였다.
즉, 상기 동일 챔버 내에서 동시에 수행되는 공정은 상대적으로 낮은 진공분위기에서 적층공정이 수행되어 상기 소정의 막(14)이 적층되는 시간이 많이 소요되었고, 또한 상대적으로 높은 진공분위기에서 식각공정이 수행되어 식각에 이용되는 이온(Ion)들의 직진성을 저하시켜 상기 소정의 막(14)을 균일하게 형성시키지 못하였다.
실예로 메탈막 상에 산화막을 형성시키는 공정수행은 동일 챔버 내에 상기 산화막의 적층을 위하여 실란(SiH4) 가스 및 산소가스를, 또한 식각을 위하여 아르곤(Ar) 가스를 동시에 유입시켜고, 약 5 밀리 토르(Milli Torr)의 진공분위기에서 동시에 공정을 수행하여 산화막을 형성시켰다.
그러나 화학기상증착법을 이용하여 수행되는 산화막의 적층은 상대적으로 낮은 진공분위기에서, 스퍼터링법을 이용하여 수행되는 식각은 상대적으로 높은 진공분위기에서 각각 공정을 수행하였다.
이로 인해 균일한 산화막의 형성이 곤란하였고, 또한 공정수행을 위한 시간이 많이 소요되는 문제점들이 있었다.
따라서, 종래의 메탈막 상에 소정의 막을 형성시키기 위하여 동일 챔버 내에서 동시에 수행되는 반도체장치의 제조에서 상기 문제점 등으로 인하여 생산성이 저하되는 문제점이 수반되었다.
본 발명의 목적은, 공정수행시간을 단축시키고, 또한 제품의 신뢰도를 향상시켜 생산성을 극대화시키기 위한 반도체장치의 제조방법을 제공하는 데 있다.
도 1은 종래의 반도체장치의 제조방법에 따라 제조된 반도체장치를 나타내는 단면도이다.
도 2는 본 발명의 반도체장치의 제조방법에 따라 제조된 반도체장치의 일 실시예를 나타내는 단면도이다.
도 3은 본 발명에 따른 반도체장치의 제조방법에서 시간경과에 따른 진공분위기를 설명하는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 반도체 기판12, 22 : 메탈막
14, 24 : 막
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은, 반도체 기판에 기 형성된 메탈막 상에 소정의 막을 형성시키기 위한 반도체장치의 제조방법에 있어서, 화학기상증착법을 이용하여 상기 메탈막 상에 상기 소정의 막을 적층시키는 적층공정과, 스퍼터링법을 이용하여 기 적층된 상기 소정의 막의 일부를 식각시키는 식각공정을 동일 챔버 내에서 소정의 시간동안 주기적으로 반복수행하여 이루어짐을 특징으로 한다.
상기 소정의 막이 이산화규소(SiO2)로 이루어지는 절연막임이 바람직하다.
상기 적층공정은 200 밀리 토르 내지 500 밀리 토르의 진공분위기로, 상기 식각공정은 2 밀리 토르 내지 5 밀리 토르의 진공분위기로 수행되는 것이 바람직하다.
그리고, 상기 소정의 시간을 150초 내지 210초 정도로 하고, 상기 적층 및 식각 공정은 6 : 4 내지 8 : 2의 시간간격의 주기로 반복수행하는 것이 바람직하다.
또한, 고밀도 플라즈마 소스를 이용하는 에이치디피 화학기상증착설비에 상기 동일 챔버를 구비하여 상기 적층 및 식각 공정을 주기적으로 반복수행하는 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 반도체장치의 제조방법에 따라 제조된 반도체장치의 실시예를 나타내는 단면도이고, 도 3은 본 발명에 따른 반도체장치의 제조방법에서 시간경과에 따른 진공분위기를 설명하는 그래프이다.
먼저, 도 2는 반도체 기판(20) 상에 기 형성된 메탈막(22) 상에 소정의 막(24)이 균일하게 형성되어 있는 상태를 나타내는 구성이다.
본 발명의 상기 메탈막(22)은 알루미늄막이 될 수 있고, 또한 상기 소정의 막(24)은 절연막 또는 보호막이 될 수 있으며, 실시예에서의 상기 소정의 막(24)은 이산화규소(SiO2)로 이루어지는 절연막이다.
그리고, 본 발명은 상기 메탈막(22) 상에 소정의 막(24)을 형성시키기 위하여 화학기상증착법을 이용하여 상기 소정의 막(24)을 적층시키는 적층공정과, 스퍼터링법을 이용하여 상기 소정의 막(24)의 일부를 제거하는 식각공정을 동일 챔버 내에서 소정의 시간동안 일정시간간격을 주기로 반복수행한다.
즉, 상기 적층공정을 수행한 후, 상기 식각공정을 수행하는 것을 수차례 상기 소정의 시간동안 반복수행하는 것이다.
여기서 본 발명의 소정의 시간 즉, 공정수행을 위한 소요시간은 약 150초 내지 210초 정도이고, 실시예는 180초 동안 상기 적층 및 식각 공정을 반복수행한다.
또한, 본 발명은 상기 적층 및 식각공정은 6 : 4 내지 8 : 2 정도의 시간주기로 반복수행할 수 있고, 실시예는 7 : 3 의 시간 주기로 상기 적층 및 식각공정을 반복수행한다.
그에 따라, 180초 동안의 공정수행에서 적층공정은 약 126초 정도 수행되고, 식각공정은 약 54초 정도 수행되는 것으로, 예를 들어 상기 적층 및 식각 공정을 60초의 시간간격을 주기로 반복수행한다면 먼저, 화학기상증착법을 이용한 적층공정을 수행한 다음 스퍼터링법을 이용한 식각공정을 수행하는 식으로 하여 동일 챔버 내에서 3회 반복수행하여 상기 소정의 막(24)을 형성시킨다.
그리고 본 발명에서 상기 적층공정은 200 밀리 토르 내지 500 밀리 토르의 진공분위기로 공정을 수행하고, 실시예는 300 밀리 토르의 진공분위기로 상기 적층공정을 수행한다.
또한 상기 식각공정은 2 밀리 토르 내지 5 밀리 토르의 진공분위기로 공정을 수행하고, 실시예는 3 밀리 토르의 진공분위기로 공정을 수행한다.
도 3의 그래프를 참조하면, 실시예는 최초의 t1초 까지는 300 밀리 토르의 진공분위기에서 화학기상증착법을 이용하여 적층공정을 수행하고, t1초 부터 t2초 까지는 3 밀리 토르의 진공분위기에서 스퍼터링을 이용하여 식각공정을 수행하고, 다시 t2초 부터 t3초 까지는 적층공정을, t3초 부터 t4초 까지는 식각공정을 수행하는 식으로 그 시간 주기를 7 : 3 으로 하여 반복수행한다.
그리고 본 발명은 고밀도 플라즈마 소스를 이용하는 에이치디피 화학기상증착설비에 상기 동일 챔버를 구비하여 상기 적층 및 식각공정을 수행하는 것이 효율적이다.
전술한 구성으로 이루어지는 본 발명에 대한 실시예의 작용 및 효과에 대하여 설명한다.
먼저, 화학기상증착법을 이용하는 적층공정 및 스퍼터링법을 이용하는 식각공정을 소정의 시간동안 주기적으로 반복수행하는 동일 챔버 내에서 반도체 기판(20)에 기 형성된 메탈막(22) 상에 소정의 막(24), 즉 산화규소로 이루어지는 절연막을 적층시킨다.
상기 소정의 막(24)은 실란 가스 및 산소 가스의 반응을 이용한 화학기상증착법으로 메탈막(22) 상에 산화규소로 이루어지는 절연막을 적층시키는 것으로써, 상기 적층공정시 진공분위기는 약 300 밀리 토르가 되고, RF 파워는 인가하지 않는다.
그리고 상기 적층공정이 일단락되면 상기 동일 챔버 내에서 스퍼터링법을 이용하여 기 적층된 소정의 막(24)의 일부, 즉 패턴이 형성되어 있는 영역에 오버행이 일어나는 것을 방지한다.
여기서 스퍼터링법을 이용한 상기 식각공정은 진공분위기를 약 3 밀리 토르로 하여 공정을 수행하고, RF 파워를 인가한다.
상기 스퍼터링으로 이루어지는 식각공정은 약 200V 내지 300V의 (-)전압을 가해주어 상기 소정의 막의 일부, 즉 패턴이 형성된 영역의 모서리 부분의 상기 소정의 막(24)의 일부를 식각하여 오버행으로 인한 불량을 방지한다.
계속해서 상기 식각공정이 일단락되면 상기 적층공정을 동일한 공정조건으로 수행하고, 다시 상기 식각공정을 동일한 공정조건으로 반복수행하여 상기 소정의 막(24)이 도 2와 같이 균일하게 형성된다.
여기서 상기 적층 및 식각 공정은 소정의 시간 즉, 180초 동안 3회 반복수행하는 것으로써, 먼저 상기 적층공정을 수행한 후, 식각공정을 수행하는 식으로 동일 챔버 내에서 반복수행한다.
본 발명은 각각의 공정을 최적의 공정분위기에서 수행할 수 있는 것으로써, 적층공정시 적층속도가 빨라지고, 식각공정시 아르곤의 직진성이 높아져 종래보다 단축된 공정수행시간으로 상기 소정의 막(24)을 균일하게 형성시킬 수 있다.
또한 효과적인 척 바이어스(Chuck Bias) 파워의 인가로 RF 인가 시간을 단축시킬 뿐만 아니라 척 바이어스 파워를 인가하는 정전척의 수명도 연장시킨다.
따라서, 본 발명에 의하면 공정수행시간을 단축시키고, 또한 소정의 막의 균일한 형성으로 제품의 신뢰도가 향상되어 전체적으로 생산성이 극대화되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (8)

  1. 반도체 기판에 기 형성된 메탈막(Metal Film) 상에 소정의 막을 형성시키기 위한 반도체장치의 제조방법에 있어서, 화학기상증착법을 이용하여 상기 메탈막 상에 상기 소정의 막을 적층시키는 적층공정과, 스퍼터링법(Sputtering)을 이용하여 기 적층된 상기 소정의 막의 일부를 식각시키는 식각공정을 동일 챔버(Chamber) 내에서 소정의 시간동안 주기적으로 반복수행하여 이루어짐을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 소정의 막이 절연막임을 특징으로 하는 상기 반도체장치의 제조방법.
  3. 제 2 항에 있어서, 상기 절연막은 이산화규소(SiO2)로 이루어짐을 특징으로 하는 상기 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 상기 적층공정은 200 밀리 토르(Milli Torr) 내지 500 밀리 토르의 진공분위기로 수행됨을 특징으로 하는 상기 반도체장치의 제조방법.
  5. 제 1 항에 있어서, 상기 식각공정은 2 밀리 토르 내지 5 밀리 토르의 진공분위기로 수행됨을 특징으로 하는 상기 반도체장치의 제조방법.
  6. 제 1 항에 있어서, 상기 소정의 시간을 150초 내지 210초 정도로 하여 상기 적층 및 식각 공정을 주기적으로 반복수행함을 특징으로 하는 상기 반도체장치의 제조방법.
  7. 제 1 항에 있어서, 상기 적층 및 식각 공정은 6 : 4 내지 8 : 2의 시간간격의 주기로 반복수행함을 특징으로 하는 상기 반도체장치의 제조방법.
  8. 제 1 항에 있어서, 고밀도 플라즈마 소스를 이용하는 에이치디피 화학기상증착(High Density Plasma CVD)설비에 상기 동일 챔버를 구비하여 상기 적층 및 식각 공정을 주기적으로 반복수행함을 특징으로 하는 상기 반도체장치의 제조방법.
KR1019970007776A 1997-03-07 1997-03-07 반도체장치의 제조방법 KR100234542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970007776A KR100234542B1 (ko) 1997-03-07 1997-03-07 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970007776A KR100234542B1 (ko) 1997-03-07 1997-03-07 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR19980072812A KR19980072812A (ko) 1998-11-05
KR100234542B1 true KR100234542B1 (ko) 1999-12-15

Family

ID=19499120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007776A KR100234542B1 (ko) 1997-03-07 1997-03-07 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100234542B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458851B1 (ko) * 1997-08-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의소자분리방법

Also Published As

Publication number Publication date
KR19980072812A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
JP3080843B2 (ja) 薄膜形成方法及び装置
US5783482A (en) Method to prevent oxide peeling induced by sog etchback on the wafer edge
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
JPH04132220A (ja) プラズマテーパエッチング方法
KR100234542B1 (ko) 반도체장치의 제조방법
KR20020077191A (ko) 반도체 장치 제조 방법
JP3362093B2 (ja) エッチングダメージの除去方法
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
JPS61190944A (ja) ドライエツチング装置
JP3022740B2 (ja) 半導体装置の製造方法
JPH1131683A (ja) 半導体装置の製造方法
JPH0758083A (ja) 半導体製造装置
US6020274A (en) Method and system for using N2 plasma treatment to eliminate the outgassing defects at the interface of a stop layer and an oxide layer
JPH05217965A (ja) 半導体装置の製造方法
JPS584930A (ja) ホトレジスト剥離方法
KR19980077341A (ko) 반도체소자의 소자분리막 형성방법
JPH08162449A (ja) 絶縁膜の形成方法
KR900005344B1 (ko) 반도체 기판의 평탄화 방법
KR100215913B1 (ko) 반도체소자의 금속층간평탄화방법
KR100842901B1 (ko) 반도체 소자의 소자분리막 형성방법
JPH0878515A (ja) 半導体装置の製造方法
JPH065563A (ja) レジストのアッシング方法
JPS61135125A (ja) 半導体装置の製造方法
JP2001274053A (ja) 半導体製造方法
JPS6379346A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070903

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee