JPS61135125A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61135125A
JPS61135125A JP25799484A JP25799484A JPS61135125A JP S61135125 A JPS61135125 A JP S61135125A JP 25799484 A JP25799484 A JP 25799484A JP 25799484 A JP25799484 A JP 25799484A JP S61135125 A JPS61135125 A JP S61135125A
Authority
JP
Japan
Prior art keywords
ion beam
target
ion
deposition
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25799484A
Other languages
English (en)
Inventor
Yoshiaki Tanimoto
谷本 芳昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25799484A priority Critical patent/JPS61135125A/ja
Publication of JPS61135125A publication Critical patent/JPS61135125A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造に当たって、集積度の向上
に伴ってイオンビームを用いたプロセスが多く用いられ
るようになってきているが、このようなイオンビームを
用いたプロセスの改良に関する。
イオンビームを用いるプロセスとしては、ドライプロセ
スとして、微細加工の可能なイオンビームエツチング、
あるいは、イオンビームをターゲット電極に照射してタ
ーゲット材料をウェハー上にスパツクさせ、薄膜を形成
するイオンビームデポジション等が集積回路の製造に用
いられてきている。
これらのイオンビームを用いた各プロセスは、各工程毎
に最適条件を設定する必要があるため、それぞれが独立
した工程として適用されているので、これの効果的な活
用をはかるための改善が要望される。
〔従来の技術〕
先ず、エツチング、あるいはスパッタリングを目的とす
るイオンビーム装置の構造と、その機能を図面により以
下説明する。
第2図はイオンビーム装置の概念を理解するための基本
的構成の断面図を示す。工はイオンビームソース部であ
って、真空容器2に取りつけられている。3は排気口、
4はガス導入口を示す。通常不活性のアルゴンガスを1
0−3〜10−’Torr 導入する。
イオンを発生させる方法としては種々の構造が使用され
ているが、その−例としては、熱陰極より放出された電
子と、印加された電磁界との相互作用による放電を利用
してプラズマを発生させる方法、あるいは、冷陰極を用
いて、マイクロ波電力を導入してプラズマ放電を起こさ
せる方法等が用いられている。
イオンソース部の加速グリッドにより、500v〜数K
Vで加速されて射出されたイオンビームは、対向する支
持台5に保持されたウェハー6に照射され、これによっ
てエツチング作用がおこなわれる。
イオンビームを用いて薄膜を形成するイオンビームデポ
ジションは、第3図に示す方法で行われる。イオンビー
ムは支持台7に保持された、薄膜材質よりなるターゲ・
ノド8に斜めに照射される。
イオンにより叩き出された、ターゲットの原子、あるい
は分子は斜め下に配置されたウェハー6の上に積層され
る。
上記に説明せるごとく、イオンビーム装置は薄膜の形成
とエツチングの両方のプロセスに使用可能な機能を持っ
ている。然し現時点では、その設定条件が難しいので、
それぞれ別個の装置で単独の工程として使用されている
次に、実際のrc製造工程に当てはめて以下説明する。
半導体の集積度の向上に伴って、アルミニウム配線層の
形成も一層から多層配線構造が増加している。多層配線
の形成においては、各配線層は出来るだけ段差を少ない
ことが要求されている。
−例としてイオンビームデポジションによるアルミニウ
ム配線層の形成工程を考えると、その前工程としてコン
タクト面の表面処理を行うことが必要である。
これは、MO3型ICを例にとると、アルミニウム配線
層形成の前には、ゲート領域にゲート酸化膜を形成し、
その後、ソース、およびドレイン部のコンタクトを形成
するため、その前工程で出来ているS i O2膜の除
去を行うことが必要である。通常このS i Oを膜の
除去はウェットエツチング法、即ち、弗化水素酸の水溶
液によりエツチング除去している。
次いで、基板上にアルミニウム配線層を形成するため、
イオンビームデポジションによりアルミニウム層の成長
を行うゆこのあと多層配線するためには、積層したアル
ミニウム配線層の平坦化のプロセスが必要である。
これらのプロセスにイオンビームを使用する場合、設定
条件が相違するので、通常、別の装置を使用している。
〔発明が解決しようとする問題点〕
上記に述べたごとく、従来の技術による方法では、アル
ミニウム配線層形成の前後の工程、即ちSiO□膜のエ
ツチング、アルミニウムターゲットのスパッタリングと
ウェハー上へのデポジション、アルミニウム配線層の平
坦化等のプロセスは、それぞれ別個の工程として実施し
ている。
そのため工程毎にウェハーを真空チャンバーより取り出
す必要があり、装置の増加、あるいは工数の増加は避け
られない。
配線の平坦化プロセスに関しては、イオンビームデポジ
ション法において、バイアススパッタ法が提案されてい
る。この方法は基板を搭載した電極に、ある負のバイア
ス電圧(例えばO〜−100V)を加えることにより、
平坦化プロセスもデポジションと同一の装置で実施する
方法であるが、エツチングおよびデポジションのそれぞ
れの条件の独立性に乏しく、望みの形状を傅るには条件
の設定が難しく、長時間を要する。
〔問題を解決するための手段〕
上記問題点は、イオンビームをデポジション時にはター
ゲットに照射して、対向して置かれたつエバー上にター
ゲツト材質を積層する。
次いで、平坦化プロセス時には、直接ウェハー基板をイ
オンビームで照射出来るごとく、イオンビーム、ウェハ
ー支持台、あるいはターゲット支持台を動かす方法よっ
て解決される。
〔作用〕
上記に説明せるごとく、イオンビーム装置のイオンソー
ス部、あるいはウェハー、ターゲット支持台を可動とす
ることにより、アルミニウム配線工程前のS i Oz
膜エツチング除去、アルミニウム配線層の積層、および
これの平坦化プロセスがすべて同一のチャンバー内で作
業が可能となり、装置の効率的使用、工数の削減、良好
なる配線形状の実現が可能となる。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に説明する
第1図(a)、および(b)は本発明の実施するための
イオンビーム装置の主要部の断面図である。図では機能
の説明に必要のない機構、あるいは部品は省略しである
1はイオンソース(イオンガンとも呼ばれる)、2は作
業を実施するための真空容器、3は排気口で真空ポンプ
部と連なっている。4はイオン源となるガスを導入する
ための導入口、5はウェハー等のエツチングあるいは薄
膜を形成すべき基板を保持する台で外部より機械的に位
置を変えることが可能なるごと(構成されている。
ウェハー6は通常のエツチング作業の時は、イオンビー
ムの方向、即ち、点vAA−Aに垂直な位置に保持され
ている。
デポジション工程の時は、第1図(b)に示すごとくイ
オンガンは点線の方向に中心軸を動かして、ターゲット
支持台7に保持された、スパッタ物質よりなるターゲッ
ト8を、イオンが斜めに叩くごとく構成されている。ま
たこの時ウェハーはスパッタされたターゲットの原子あ
るいは、あるいは分子を容易に補足出来るよう、その位
置を回転、あるいは移動出来るように設計されている。
以上のような装置を使用して、今−例として、MOS 
 ICのアルミニウム配線工程の前まで来た状態を考え
る。通常、アルミニウム層が直接シリコン基板に接する
コンタクトホール部は、この状態ではそれ以前の工程で
のプロセスによって、表面の汚染、あるいはSiO□膜
等が残っている。
従って、これらを除去するため通常ウエトプロセスによ
るエツチングを行う。しかる後アルミニウムの蒸着工程
に移る。
本発明による方法では、この前処理のエツチングも第1
図(alの位置で、イオンビームエツチング法によって
行うものである。
即ち、この場合のシリコンの酸化膜の除去は、不活性の
アルゴンガスのイオンのみでなく、4弗化炭素(CF4
)を混入することによって容易に除去出来る。
次いで、外部よりウェハー支持台、およびイオンガンを
動かして、装置を第1図(b)で示すデポジションの位
置に設定する。ターゲット支持台7にはアルミニウム板
を設置し、イオンビームをアルミニウムターゲット8に
照射する。
一般にイオンによるスパッタリングは、イオンの入射角
がターゲツト面に対して約45度のとき最も効率が高い
。このまま必要なるアルミニウム膜厚を得るまでスパッ
タリングを続けるとコンタクト部での段差が大きく、カ
バレージ率が低下することを避けることが出来ない。
本発明のでは、スパッタリングの工程を数回(例えば4
回)に分け、1回約15〜20秒のスパッタリング行っ
た後、ウェハー支持台、およびイオンガンの位置を−(
a)図で示す元のエツチング位置にもどす。しかる後、
全面を平坦化のためのエツチングを行う。
この場合、段差部の肩の部分はイオンが斜めに照射され
るので、最もエツチング作用を受けやすい。第4図にお
いて、9はシリコン基板、10は酸化膜を示し、11は
第1回のデポジションでの積層アルミニウムを示してい
る。平坦化エツチングプロセスでは段差の肩の部分が大
きくエツチングされ、平坦部は大きな影響を受けない。
平坦化エツチングを同じ<15〜20秒間行い、次いで
、再び装置を(bl図のデポジションの位置に戻す。第
2回目のデポジションの後には、第4図、12の点線で
示すごとく平坦化の進んだアルミニウム層を得る。
以後の工程は、前と同じくデポジション、および平坦化
エツチングを同様の工程で数回繰り返す。
以上の工程の結果として、極めて平坦なるアルミニウム
配線層を得ることが出来る。
イオンビーム装置の構造は第1図に示すものに限らない
。別の方法としてイオンビームソースを固定して、ウェ
ハーおよびターゲット支持台を動かして、第2図、第3
図で示す位置関係を得るごとき構造でも良い。
〔発明の効果〕
以上に説明せるごとく、本発明の方法を適用することに
より、アルミニウム配線工程の前工程でのSiO□膜の
除去、アルミニウム層の積層工程、および平坦化工程を
総て同一のイオンビーム装置のチャンバー内で効率良〈
実施出来、従って、設備の効率的使用、工数の節減、お
よびアルミニウム配線の品質の改善等の効果が大きい。
【図面の簡単な説明】
第1図(alおよび(blは本発明にかかわる製造方法
を用いるイオンビーム装置の主要部の断面図を示す。 第2図は、従来から一般に用いられているイオンビーム
装置の断面図を示す。 第3図は、イオンビーム装置をデポジション装置として
使用する場合の断面図を示す。 第4図は、アルミニウム配線層の平坦化のプロセスの説
明図を示す。 図面において、1はイオンソース、2は真空容器、3は
排気口、4はガス導入口、5はウェハー支持台、6はウ
ェハー、7はターゲット支持台、8はターゲット、9は
シリコン基板、10は酸化膜、11.12はアルミニウ
ム配線層をそれぞれしめす。 第1図 (b) 第2図

Claims (3)

    【特許請求の範囲】
  1. (1)イオンビームによる金属層形成工程を含む半導体
    装置の製造において、第1の照射位置においてはイオン
    ビームを金属ターゲットに照射し、該金属のスパッタリ
    ングによりウェハー上に金属層を成層する工程と、引き
    続き同一の装置内の第2の照射位置で、該ウェハーに直
    接イオンビームを照射して、金属層の平坦化エッチング
    を行うことを特徴とする半導体装置の製造方法。
  2. (2)上記特許請求範囲第(1)項記載の工程を引き続
    き複数回繰り返すことによって、配線層を形成すること
    を特徴とする半導体装置の製造方法。
  3. (3)上記特許請求範囲第(1)項、または第(2)項
    記載の工程を含み絶縁膜除去のエッチングを第2の照射
    位置で配線層形成の前に行うことを特徴とする半導体装
    置の製造方法。
JP25799484A 1984-12-05 1984-12-05 半導体装置の製造方法 Pending JPS61135125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25799484A JPS61135125A (ja) 1984-12-05 1984-12-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25799484A JPS61135125A (ja) 1984-12-05 1984-12-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61135125A true JPS61135125A (ja) 1986-06-23

Family

ID=17314058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25799484A Pending JPS61135125A (ja) 1984-12-05 1984-12-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61135125A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61281530A (ja) * 1985-06-07 1986-12-11 Rikagaku Kenkyusho ドライエツチング成膜複合装置
JPS62177925A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 表面処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61281530A (ja) * 1985-06-07 1986-12-11 Rikagaku Kenkyusho ドライエツチング成膜複合装置
JPS62177925A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 表面処理方法

Similar Documents

Publication Publication Date Title
JPH0697660B2 (ja) 薄膜形成方法
JPS60105235A (ja) アルミニウムおよびアルミニウム合金の反応性イオンエッチング法
JPS61170050A (ja) 低抵抗接点の形成方法
JPH0313743B2 (ja)
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
JP3511802B2 (ja) 金属配線の形成方法
JPH08153709A (ja) 半導体装置の製造方法
JPS63117423A (ja) 二酸化シリコンのエツチング方法
JPS61135125A (ja) 半導体装置の製造方法
JPH04132220A (ja) プラズマテーパエッチング方法
JPH03174724A (ja) パターン形成方法
JP3190830B2 (ja) 半導体装置の製造方法
US5509995A (en) Process for anisotropically etching semiconductor material
JPH01194325A (ja) ドライエッチング方法
JPS5987834A (ja) 薄膜形成方法
JPS61190944A (ja) ドライエツチング装置
JPH0950968A (ja) 半導体素子製造方法および半導体素子
JP3022740B2 (ja) 半導体装置の製造方法
KR100234542B1 (ko) 반도체장치의 제조방법
JP3326864B2 (ja) ドライエッチング方法
JPS5919325A (ja) エツチング方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
CN116988065A (zh) 一种类光栅结构金属电极制造方法和电极
JPH04150024A (ja) 半導体装置の製造方法
JPS61150336A (ja) 半導体装置の製造方法