KR900005344B1 - 반도체 기판의 평탄화 방법 - Google Patents
반도체 기판의 평탄화 방법 Download PDFInfo
- Publication number
- KR900005344B1 KR900005344B1 KR1019870011757A KR870011757A KR900005344B1 KR 900005344 B1 KR900005344 B1 KR 900005344B1 KR 1019870011757 A KR1019870011757 A KR 1019870011757A KR 870011757 A KR870011757 A KR 870011757A KR 900005344 B1 KR900005344 B1 KR 900005344B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon oxide
- film
- oxide film
- etching
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052796 boron Inorganic materials 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 239000002184 metal Substances 0.000 abstract description 12
- 238000001035 drying Methods 0.000 abstract description 2
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1a-(i)도는 일반적인 종래 반도체 기판의 평탄화 방법을 도시한 공정도.
제2a-(g)도는 본 발명 반도체 기판의 평탄화 방법을 도시한 공정도이다.
* 도면의 주요부분에 대한 부호의 설명
1,8 : 실리콘 기판 2,4,6,9,11,13 : 산화규소막
3,7,10,14 : 금속 배선막 5 : 포토레지스트
12 : 보론을 함유한 산화규소 용액
본 발명은 반도체 소자의 제조공정 중 알루미늄을 이용한 금속 배선막 또는 알루미늄을 2층이나 3층으로 배선하는 다층 배선구조에서 하부층의 패턴 형성에 의하여 발생되는 단차를 줄여 금속 배선막의 단락 및 신뢰성을 향상하기 위한 반도체 기판의 평탄화 방법에 관한 것이다.
일반적으로 반도체 기판의 평탄화를 이루는 종래 반도체 소자의 제조공정은 제1a도에 도시한 바와 같이 실리콘 기판(1)상에 절연막으로 되는 산화규소막(2)을 형성하고, 제1(b)도와 같이 상기 산화규소막(2)상에 금속 배선막(3)을 도포한 다음 제1(c)도와 같이 금속 배선막의 패턴을 형성하여 제1d도와 같이 절연막인 산화규소막(4)을 형성하며, 이어 제1(e)도와 같이 상기 산화규소막(4)상에 포토레지스트(5)을 도포하여 제1(f)도와 같이 포토레지스트(5)와 산화규소막(4)을 선택적 식각하고, 제1(g)도와 같이 포토레지스트(5)를 제거한 후 제1(h)도와 같이 절연막으로 되는 산화규소막(6)을 도포하며, 제1(i)도와 같이 상기 산화규소막(6)위에 금속 배선막(7)을 도포하여 형성하는 공정으로 이루어져 있는바, 이는 포토레지스트(5)를 사용하여 산화규소막(4)과 포토레지스트(5)의 식각률비가 1:1이 되도록 하여 하부층을 평탄화하였으나, 산화규소막(4)과 포토레지스트(5)의 식각률비를 1:1로 유지하기가 힘들고, 웨이퍼내의 식각률 균일도가 좋지 않아 두꺼운 포토레지스트(5)를 식각할 때 웨이퍼 내에서 균일한 평탄화가 이루어지지 않아 단차가 발생될 뿐만 아니라 식각후 남은 포토레지스트(5)의 제거시 포토레지스트(5)가 완전히 제거되지 않을 경우 다음 공정에서 잔류 포토레지스트에 의한 오염이 발생되는 등의 문제점이 있었다.
본 발명은 이와 같은 문제점을 감안하여 단차를 제거하기 위해 단자가 발생되는 기판상에 산화규소막을 화학증착 방법으로 도포시킨 후 그 위에 보론이 함유된 산화규소 용액을 코팅시키고 베이크를 실시하며, 습식 또는 건식 식각방법을 사용하여 산화규소막과 보론이 함유된 산화규소 용액에 의해 형성된 막을 식각 속도가 다르게 선택적으로 식각하여 단차가 없도록 평탄화를 함으로써 단차에 의한 금속막의 단락을 방지하고 스텝커버리지 특성을 개선하고자 발명한 것으로 이를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
제2도는 본 발명 반도체 기판의 평탄화 방법을 도시한 공정도로서, 제2(a)도에서와 같이 실리콘 기판(8)상에 절연막으로 되는 산화규소막(9)을 형성하여, 제2(b)도와 같이 상기 산화규소막(9)상에 금속 배선막(10)을 도포한 다음, 이어 제2(c)도와 같이 패턴을 형성하고, 제2d도와 같이 절연막인 산화규소막(11)을 도포하며, 계속하여 제2(e)도와 같이 단차가 있는 상기 산화규소막(11)의 함몰부분에 보론이 함유된 산화규소 용액(12)을 스핀-온(SPIN-ON)방법으로 도포하여 채우고, 100℃, 250℃, 400℃에서 각각 30분씩 상압의 질소(N2) 분위기에서 건조 경화시킨후, 제2(f)도와 같이 HF+NH4F+H2O 용액에 습식식각을 하거나 플라즈마에서 반응성 이온 식각을 하며, 이어 제2(g)도와 같이 산화규소막(13)을 도포하여 식각과정에서 손실된 산화규소막(11)의 두께를 보충한 다음 금속 배선막(14)을 도포하여 기판의 평탄화를 이룬다.
상기 HF+NH4F+H2O 용액에서의 습식식각 또는 플라즈마에서의 반응성 이온 식각에서 불순물이 함유되지 않은 산화규소막(11)보다 보론이 함유된 산화규소막 용액(12)으로 형성된 산화규소막이 식각속도가 작으므로 식각후에는 제2(f)도와 같이 된다.
이상에서와 같이 본 발명은 반도체 소자 제작시 알루미늄등의 금속막을 도포할 때 하부층의 단차에 의하여 발생하기 쉬운 금속막의 단락, 스텝커버리지 저하등의 문제점을 단차가 있는 하부층의 평탄화로 단차를 완화시키거나 제거하므로서 다층금속 배선을 가능하게 하여 소자의 신뢰성과 수율을 향상시킬 수 있는 장점이 있다.
Claims (4)
- 반도체 소자의 제조공정 중 반도체 기판의 평탄화 방법에 있어서, 산화규소막(11)위에 보론이 함유된 산화규소 용액(12)을 도포시킨 후 건조경화를 시키고 식각 속도의 차이를 이용하여 식각함을 특징으로 한 반도체 기판의 평탄화 방법.
- 제1항에 있어서, 산화규소막(11)위에 보론이 함유된 산화규소 용액(12)을 스핀-온(SPIN-ON)방법에 의하여 도포함을 특징으로 한 반도체 기판의 평탄화 방법.
- 제1항에 있어서, 산화규소 용액(12)의 건조경화는 산화규소막(11)위에 도포후 100℃, 250℃, 400℃에서 각각 30분씩 상압의 질소(N2) 분위기에서 건조 경화함을 특징으로 한 반도체 기판의 평탄화 방법.
- 제1항에 있어서, 식각은 HF+NH4F+H2O 용액에서 습식 식각을 하거나 플라즈마에서 반응성 이온식각을 함을 특징으로 한 반도체 기판의 평탄화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870011757A KR900005344B1 (ko) | 1987-10-22 | 1987-10-22 | 반도체 기판의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870011757A KR900005344B1 (ko) | 1987-10-22 | 1987-10-22 | 반도체 기판의 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890007385A KR890007385A (ko) | 1989-06-19 |
| KR900005344B1 true KR900005344B1 (ko) | 1990-07-27 |
Family
ID=19265379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870011757A KR900005344B1 (ko) | 1987-10-22 | 1987-10-22 | 반도체 기판의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900005344B1 (ko) |
-
1987
- 1987-10-22 KR KR1019870011757A patent/KR900005344B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890007385A (ko) | 1989-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6890865B2 (en) | Low k film application for interlevel dielectric and method of cleaning etched features | |
| US4676868A (en) | Method for planarizing semiconductor substrates | |
| US20090075479A1 (en) | Method of manufacturing semiconductor device | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
| US5783482A (en) | Method to prevent oxide peeling induced by sog etchback on the wafer edge | |
| US6184123B1 (en) | Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation | |
| KR900005344B1 (ko) | 반도체 기판의 평탄화 방법 | |
| KR100200297B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| US5372677A (en) | Method of manufacturing semiconductor devices | |
| JPH1131683A (ja) | 半導体装置の製造方法 | |
| KR100874429B1 (ko) | 반도체소자 제조시의 갭 매립방법 | |
| US7226875B2 (en) | Method for enhancing FSG film stability | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| KR0176195B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| KR100234542B1 (ko) | 반도체장치의 제조방법 | |
| JPS6348951B2 (ko) | ||
| JPH088231A (ja) | 膜の平坦化方法 | |
| KR19980077341A (ko) | 반도체소자의 소자분리막 형성방법 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH08162449A (ja) | 絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050607 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |