JP3402937B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3402937B2 JP3402937B2 JP17029596A JP17029596A JP3402937B2 JP 3402937 B2 JP3402937 B2 JP 3402937B2 JP 17029596 A JP17029596 A JP 17029596A JP 17029596 A JP17029596 A JP 17029596A JP 3402937 B2 JP3402937 B2 JP 3402937B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- plasma teos
- etching
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、さらに詳しく言えば、金属配線間の層間絶
縁膜形成に有機SOG膜のエッチバックを用いて行うプ
ロセスにおいて、エッチバックした際に形成されるエッ
チングデポ物を除去することで、その後に形成するプラ
ズマTEOS(テトラエトキシシラン)膜との密着性を
向上させる技術に関する。 【0002】 【従来の技術】近年、半導体集積回路の高速化・高集積
化に伴い、配線部の多層化が図られている。この多層配
線技術において、特に層間絶縁膜の製造方法は、平坦性
や電気特性を左右する重要な技術である。そこで、従来
の半導体装置の製造方法、特に層間絶縁膜の製造方法に
ついて図8乃至図12を基に説明する。 【0003】図8において、51は半導体基板で、該基
板51上に図示しないLOCOS酸化膜や層間絶縁膜と
してのBPSG膜を介してアルミニウム合金から成る下
層金属配線53を形成する。次に、図9に示すように前
記下層金属配線53を被覆するようにおよそ4000Å
乃至7000Åの膜厚のプラズマTEOS(テトラエキ
シシラン)膜54を形成し、図10に示すようにおよそ
2000Å乃至4000Åの膜厚の有機SOG(スピン
オングラス)膜55を回転塗布し、およそ400℃のN
2 雰囲気中で熱処理した後に、例えば、CHF3、CF4
等のエッチングガスを用いたドライエッチング法によ
り、該SOG膜55とプラズマTEOS膜とのエッチン
グレートがおよそ1.0以下となる条件で、図11に示
すようにおよそ3000Å乃至6000Åほどエッチバ
ックする。 【0004】続いて、図12に示すようにおよそ300
0Å乃至5000Åの膜厚のプラズマTEOS膜56を
形成し、前述したプラズマTEOS膜54、SOG膜5
5及びプラズマTEOS膜56から成る3層の層間絶縁
膜57を形成する。そして、図示しないが前記層間絶縁
膜57に前記下層金属配線53上にコンタクトするコン
タクト孔を形成し、該コンタクト孔を介して上層金属配
線を形成して、多層配線構造を形成する。 【0005】 【発明が解決しようとする課題】前述した有機SOG膜
のエッチバック工程において、有機SOG膜のエッチバ
ック条件として有機SOG膜とプラズマTEOS膜との
エッチングレートが1.0以下ほどに小さくした場合、
図11に示すようにエッチバック後の有機SOG膜上に
CHF3、CF4等のエッチングガス及び有機SOG膜と
が反応して生成されるエッチングデポ物XがプラズマT
EOS膜54や有機SOG55膜の表面に多数堆積して
しまい、その後に形成するプラズマTEOS膜56との
密着性が著しく低下するという問題があった。 【0006】また、後工程で形成するコンタクト孔部分
に前記エッチングデポ物が存在することになり、コンタ
クトエッチング後のレジスト膜除去でコンタクト孔側壁
に露出しているデポ物が除去され、前記側壁がえぐれる
ことによる金属配線のステップカバレッジ悪化が発生し
ていた。尚、有機SOG膜とプラズマTEOS膜とのエ
ッチングレートを例えば、1.2以上の比較的高い値に
設定すると、前述したエッチングデポ物の生成は極端に
少なくなり、前述した問題はほぼなくなるが、平坦性を
考慮すると、有機SOG膜とプラズマTEOS膜のエッ
チングレートを1.0以下に設定する必要がある。 【0007】従って、本発明ではエッチングレートを小
さくしたエッチング条件で有機SOG膜のエッチバック
を行うものにおいて、安定な層間絶縁膜を形成する技術
を提供することを目的とする。 【0008】 【課題を解決するための手段】そこで、本発明は半導体
基板上に下層金属配線を形成した後に、前記基板全面に
前記下層金属配線を被覆するようにプラズマTEOS膜
を形成し、該プラズマTEOS膜上に有機SOG膜を形
成する。続いて、前記SOG膜をエッチバックし、該S
OG膜をエッチバックした際に形成されるエッチングデ
ポ物をプラズマTEOS膜形成直前の一瞬だけ高圧酸素
プラズマ処理して前記エッチングデポ物を除去した後
に、全面にプラズマTEOS膜を形成する工程とを具備
したものである。 【0009】 【発明の実施の形態】以下、本発明の半導体装置の製造
方法、特に層間絶縁膜の製造方法について図1乃至図7
を基に説明する。図1において、1は半導体基板で、該
基板1上に図示しないLOCOS酸化膜や層間絶縁膜と
してのBPSG膜を介してアルミニウム合金から成るお
よそ5000Å乃至7000Åの膜厚の下層金属配線3
を形成する。 【0010】次に、図2に示すように前記第1層の金属
配線3を被覆するようにおよそ4000Å乃至7000
Åの膜厚のプラズマTEOS(テトラエキシシラン)膜
4を形成し、図3に示すようにおよそ2000Å乃至4
000Åの膜厚の有機SOG(スピンオングラス)膜5
を回転塗布し、およそ400℃のN2 雰囲気中で熱処理
した後に、例えば、CHF3、CF4等のエッチングガス
を用いたドライエッチング法により、該有機SOG膜と
プラズマTEOS膜とのエッチングレートが1.0以下
となる条件でおよそ3000Å乃至5000Åほど有機
SOG膜をエッチバックする。 【0011】このエッチバック時に、図4に示すように
プラズマTEOS膜4及び有機SOG膜5上にCHF
3、CF4等のエッチングガス及び有機SOG膜とが反応
して生成されるエッチングデポ物Xが多数堆積してしま
う。ここで、例えば2.2Torrほどの高圧酸素(O
2 )プラズマ処理を行い、図5に示すようにプラズマT
EOS膜4及び有機SOG膜5上のエッチングデポ物を
エッチング除去する。このように有機SOG膜5のエッ
チバック時に生成されるエッチングデポ物を酸素プラズ
マ処理にて除去しているため、図6に示すようにその後
工程で形成するプラズマTEOS膜6との密着性の向上
が図れる。 【0012】尚、この酸素プラズマ処理は、プラズマT
EOS膜形成用のデポ装置内で行うことで、TAT(タ
ーンアラウンドタイム)及びコスト面で有利となる。図
7はプラズマTEOS膜形成のシーケンスを示す図であ
り、例えば、O2 流量6.0SCCM、RF電力HF:
0.77KW,LF:0.23KW、圧力2.2Tor
r、処理時間1.5分乃至2.5分(形成する膜厚によ
り異なる)の条件にてプラズマTEOS膜を形成する装
置において、以下、当該装置内に前述した有機SOG膜
がエッチバック処理されたウエハが挿入された後のエッ
チングデポ物の除去工程及びプラズマTEOS膜6形成
工程を図7に示すシーケンスに基づいて説明する。 【0013】図7に示すようにチャンバ内に最初に酸素
(O2 )が供給されて、ある時点でTEOS膜形成用ガ
スを供給し始めると共に、前述したRF電力をかけるこ
とでプラズマTEOS膜が形成されるためにチャンバ内
にTEOS膜形成用ガスが充満するまでの期間のプラズ
マTEOS膜が形成される直前(図7に示すA区間、例
えばおよそ6秒間)でウエハの表面が高圧酸素(O2 )
プラズマ処理されて、表面のエッチングデポ物が除去さ
れ、続いて、プラズマTEOS膜6が形成される(図7
に示すB区間)。これにより、1枚目のウエハへの処理
が終了し、本実施の形態の装置は連続式であるため、同
様にして2枚目、それ以降のウエハへの処理が実行され
る。また、枚葉式の場合は、プラズマTEOS膜の形成
直前に高圧の酸素(O2 )プラズマ処理を行えば、同様
の効果が得られる。 【0014】尚、本工程では例えば2.2Torrほど
の高圧酸素プラズマ処理をプラズマTEOS膜形成の直
前に一瞬だけ行っているため、エッチングデポ物が除去
された後の有機SOG膜5の表面の無機化はほとんど発
生しないと共に、コンタクト孔の側壁にエッチングデポ
物が露出することによる後工程で形成する上層金属配線
9のステップカバレッジ悪化が防止できる。 【0015】続いて、図6に示すようにおよそ3000
Å乃至5000Åの膜厚のプラズマTEOS膜6を形成
し、前述したプラズマTEOS膜4、SOG膜5及びプ
ラズマTEOS膜6から成る3層の層間絶縁膜7を形成
する。そして、図示しないレジスト膜を介して前記層間
絶縁膜7に前記下層金属配線3上にコンタクトするコン
タクト孔8を形成し、該コンタクト孔8を介して上層金
属配線9を形成する。 【0016】以上、説明したように本発明では有機SO
G膜のエッチバック工程において生成されるエッチング
デポ物を高圧酸素プラズマ処理することで除去したた
め、当該有機SOG膜及びプラズマTEOS膜と後工程
で形成されるプラズマTEOS膜との密着性が向上でき
る。また、本実施の形態では下層、上層金属配線間の層
間絶縁膜形成に有機SOG膜のエッチバックを用いて行
うプロセスについて説明したが、本発明はこれに限ら
ず、例えば最上層のパッシベーション膜形成に有機SO
G膜のエッチバックを用いて行うプロセスに対しても適
用でき、有機SOG膜のエッチバックを行うことで発生
するエッチングデポ物の除去することで、パッシベーシ
ョン膜の膜質の向上を図るものに適用される。 【0017】更に、本発明は有機SOG膜に限らず、無
機SOG膜のエッチバックを行うプロセスに適用するこ
とも可能である。 【0018】 【発明の効果】以上、本発明によれば有機SOG膜のエ
ッチバック工程において生成されるエッチングデポ物を
プラズマTEOS膜形成直前の一瞬だけ高圧酸素プラズ
マ処理することで除去したため、当該SOG膜及びプラ
ズマTEOS膜と後工程で形成されるプラズマTEOS
膜との密着性が向上し、安定な層間絶縁膜が形成でき
る。 【0019】また、高圧酸素プラズマ処理をプラズマT
EOS膜形成用のデポ装置内で行うことで、TAT(タ
ーンアラウンドタイム)及びコスト面で有利である。
方法に関し、さらに詳しく言えば、金属配線間の層間絶
縁膜形成に有機SOG膜のエッチバックを用いて行うプ
ロセスにおいて、エッチバックした際に形成されるエッ
チングデポ物を除去することで、その後に形成するプラ
ズマTEOS(テトラエトキシシラン)膜との密着性を
向上させる技術に関する。 【0002】 【従来の技術】近年、半導体集積回路の高速化・高集積
化に伴い、配線部の多層化が図られている。この多層配
線技術において、特に層間絶縁膜の製造方法は、平坦性
や電気特性を左右する重要な技術である。そこで、従来
の半導体装置の製造方法、特に層間絶縁膜の製造方法に
ついて図8乃至図12を基に説明する。 【0003】図8において、51は半導体基板で、該基
板51上に図示しないLOCOS酸化膜や層間絶縁膜と
してのBPSG膜を介してアルミニウム合金から成る下
層金属配線53を形成する。次に、図9に示すように前
記下層金属配線53を被覆するようにおよそ4000Å
乃至7000Åの膜厚のプラズマTEOS(テトラエキ
シシラン)膜54を形成し、図10に示すようにおよそ
2000Å乃至4000Åの膜厚の有機SOG(スピン
オングラス)膜55を回転塗布し、およそ400℃のN
2 雰囲気中で熱処理した後に、例えば、CHF3、CF4
等のエッチングガスを用いたドライエッチング法によ
り、該SOG膜55とプラズマTEOS膜とのエッチン
グレートがおよそ1.0以下となる条件で、図11に示
すようにおよそ3000Å乃至6000Åほどエッチバ
ックする。 【0004】続いて、図12に示すようにおよそ300
0Å乃至5000Åの膜厚のプラズマTEOS膜56を
形成し、前述したプラズマTEOS膜54、SOG膜5
5及びプラズマTEOS膜56から成る3層の層間絶縁
膜57を形成する。そして、図示しないが前記層間絶縁
膜57に前記下層金属配線53上にコンタクトするコン
タクト孔を形成し、該コンタクト孔を介して上層金属配
線を形成して、多層配線構造を形成する。 【0005】 【発明が解決しようとする課題】前述した有機SOG膜
のエッチバック工程において、有機SOG膜のエッチバ
ック条件として有機SOG膜とプラズマTEOS膜との
エッチングレートが1.0以下ほどに小さくした場合、
図11に示すようにエッチバック後の有機SOG膜上に
CHF3、CF4等のエッチングガス及び有機SOG膜と
が反応して生成されるエッチングデポ物XがプラズマT
EOS膜54や有機SOG55膜の表面に多数堆積して
しまい、その後に形成するプラズマTEOS膜56との
密着性が著しく低下するという問題があった。 【0006】また、後工程で形成するコンタクト孔部分
に前記エッチングデポ物が存在することになり、コンタ
クトエッチング後のレジスト膜除去でコンタクト孔側壁
に露出しているデポ物が除去され、前記側壁がえぐれる
ことによる金属配線のステップカバレッジ悪化が発生し
ていた。尚、有機SOG膜とプラズマTEOS膜とのエ
ッチングレートを例えば、1.2以上の比較的高い値に
設定すると、前述したエッチングデポ物の生成は極端に
少なくなり、前述した問題はほぼなくなるが、平坦性を
考慮すると、有機SOG膜とプラズマTEOS膜のエッ
チングレートを1.0以下に設定する必要がある。 【0007】従って、本発明ではエッチングレートを小
さくしたエッチング条件で有機SOG膜のエッチバック
を行うものにおいて、安定な層間絶縁膜を形成する技術
を提供することを目的とする。 【0008】 【課題を解決するための手段】そこで、本発明は半導体
基板上に下層金属配線を形成した後に、前記基板全面に
前記下層金属配線を被覆するようにプラズマTEOS膜
を形成し、該プラズマTEOS膜上に有機SOG膜を形
成する。続いて、前記SOG膜をエッチバックし、該S
OG膜をエッチバックした際に形成されるエッチングデ
ポ物をプラズマTEOS膜形成直前の一瞬だけ高圧酸素
プラズマ処理して前記エッチングデポ物を除去した後
に、全面にプラズマTEOS膜を形成する工程とを具備
したものである。 【0009】 【発明の実施の形態】以下、本発明の半導体装置の製造
方法、特に層間絶縁膜の製造方法について図1乃至図7
を基に説明する。図1において、1は半導体基板で、該
基板1上に図示しないLOCOS酸化膜や層間絶縁膜と
してのBPSG膜を介してアルミニウム合金から成るお
よそ5000Å乃至7000Åの膜厚の下層金属配線3
を形成する。 【0010】次に、図2に示すように前記第1層の金属
配線3を被覆するようにおよそ4000Å乃至7000
Åの膜厚のプラズマTEOS(テトラエキシシラン)膜
4を形成し、図3に示すようにおよそ2000Å乃至4
000Åの膜厚の有機SOG(スピンオングラス)膜5
を回転塗布し、およそ400℃のN2 雰囲気中で熱処理
した後に、例えば、CHF3、CF4等のエッチングガス
を用いたドライエッチング法により、該有機SOG膜と
プラズマTEOS膜とのエッチングレートが1.0以下
となる条件でおよそ3000Å乃至5000Åほど有機
SOG膜をエッチバックする。 【0011】このエッチバック時に、図4に示すように
プラズマTEOS膜4及び有機SOG膜5上にCHF
3、CF4等のエッチングガス及び有機SOG膜とが反応
して生成されるエッチングデポ物Xが多数堆積してしま
う。ここで、例えば2.2Torrほどの高圧酸素(O
2 )プラズマ処理を行い、図5に示すようにプラズマT
EOS膜4及び有機SOG膜5上のエッチングデポ物を
エッチング除去する。このように有機SOG膜5のエッ
チバック時に生成されるエッチングデポ物を酸素プラズ
マ処理にて除去しているため、図6に示すようにその後
工程で形成するプラズマTEOS膜6との密着性の向上
が図れる。 【0012】尚、この酸素プラズマ処理は、プラズマT
EOS膜形成用のデポ装置内で行うことで、TAT(タ
ーンアラウンドタイム)及びコスト面で有利となる。図
7はプラズマTEOS膜形成のシーケンスを示す図であ
り、例えば、O2 流量6.0SCCM、RF電力HF:
0.77KW,LF:0.23KW、圧力2.2Tor
r、処理時間1.5分乃至2.5分(形成する膜厚によ
り異なる)の条件にてプラズマTEOS膜を形成する装
置において、以下、当該装置内に前述した有機SOG膜
がエッチバック処理されたウエハが挿入された後のエッ
チングデポ物の除去工程及びプラズマTEOS膜6形成
工程を図7に示すシーケンスに基づいて説明する。 【0013】図7に示すようにチャンバ内に最初に酸素
(O2 )が供給されて、ある時点でTEOS膜形成用ガ
スを供給し始めると共に、前述したRF電力をかけるこ
とでプラズマTEOS膜が形成されるためにチャンバ内
にTEOS膜形成用ガスが充満するまでの期間のプラズ
マTEOS膜が形成される直前(図7に示すA区間、例
えばおよそ6秒間)でウエハの表面が高圧酸素(O2 )
プラズマ処理されて、表面のエッチングデポ物が除去さ
れ、続いて、プラズマTEOS膜6が形成される(図7
に示すB区間)。これにより、1枚目のウエハへの処理
が終了し、本実施の形態の装置は連続式であるため、同
様にして2枚目、それ以降のウエハへの処理が実行され
る。また、枚葉式の場合は、プラズマTEOS膜の形成
直前に高圧の酸素(O2 )プラズマ処理を行えば、同様
の効果が得られる。 【0014】尚、本工程では例えば2.2Torrほど
の高圧酸素プラズマ処理をプラズマTEOS膜形成の直
前に一瞬だけ行っているため、エッチングデポ物が除去
された後の有機SOG膜5の表面の無機化はほとんど発
生しないと共に、コンタクト孔の側壁にエッチングデポ
物が露出することによる後工程で形成する上層金属配線
9のステップカバレッジ悪化が防止できる。 【0015】続いて、図6に示すようにおよそ3000
Å乃至5000Åの膜厚のプラズマTEOS膜6を形成
し、前述したプラズマTEOS膜4、SOG膜5及びプ
ラズマTEOS膜6から成る3層の層間絶縁膜7を形成
する。そして、図示しないレジスト膜を介して前記層間
絶縁膜7に前記下層金属配線3上にコンタクトするコン
タクト孔8を形成し、該コンタクト孔8を介して上層金
属配線9を形成する。 【0016】以上、説明したように本発明では有機SO
G膜のエッチバック工程において生成されるエッチング
デポ物を高圧酸素プラズマ処理することで除去したた
め、当該有機SOG膜及びプラズマTEOS膜と後工程
で形成されるプラズマTEOS膜との密着性が向上でき
る。また、本実施の形態では下層、上層金属配線間の層
間絶縁膜形成に有機SOG膜のエッチバックを用いて行
うプロセスについて説明したが、本発明はこれに限ら
ず、例えば最上層のパッシベーション膜形成に有機SO
G膜のエッチバックを用いて行うプロセスに対しても適
用でき、有機SOG膜のエッチバックを行うことで発生
するエッチングデポ物の除去することで、パッシベーシ
ョン膜の膜質の向上を図るものに適用される。 【0017】更に、本発明は有機SOG膜に限らず、無
機SOG膜のエッチバックを行うプロセスに適用するこ
とも可能である。 【0018】 【発明の効果】以上、本発明によれば有機SOG膜のエ
ッチバック工程において生成されるエッチングデポ物を
プラズマTEOS膜形成直前の一瞬だけ高圧酸素プラズ
マ処理することで除去したため、当該SOG膜及びプラ
ズマTEOS膜と後工程で形成されるプラズマTEOS
膜との密着性が向上し、安定な層間絶縁膜が形成でき
る。 【0019】また、高圧酸素プラズマ処理をプラズマT
EOS膜形成用のデポ装置内で行うことで、TAT(タ
ーンアラウンドタイム)及びコスト面で有利である。
【図面の簡単な説明】
【図1】本発明一実施の形態の半導体装置の製造方法を
示す第1の断面図である。 【図2】本発明一実施の形態の半導体装置の製造方法を
示す第2の断面図である。 【図3】本発明一実施の形態の半導体装置の製造方法を
示す第3の断面図である。 【図4】本発明一実施の形態の半導体装置の製造方法を
示す第4の断面図である。 【図5】本発明一実施の形態の半導体装置の製造方法を
示す第5の断面図である。 【図6】本発明一実施の形態の半導体装置の製造方法を
示す第6の断面図である。 【図7】プラズマTEOS膜形成のシーケンスを示す図
である。 【図8】従来の半導体装置の製造方法を示す第1の断面
図である。 【図9】従来の半導体装置の製造方法を示す第2の断面
図である。 【図10】従来の半導体装置の製造方法を示す第3の断
面図である。 【図11】従来の半導体装置の製造方法を示す第4の断
面図である。 【図12】従来の半導体装置の製造方法を示す第5の断
面図である。
示す第1の断面図である。 【図2】本発明一実施の形態の半導体装置の製造方法を
示す第2の断面図である。 【図3】本発明一実施の形態の半導体装置の製造方法を
示す第3の断面図である。 【図4】本発明一実施の形態の半導体装置の製造方法を
示す第4の断面図である。 【図5】本発明一実施の形態の半導体装置の製造方法を
示す第5の断面図である。 【図6】本発明一実施の形態の半導体装置の製造方法を
示す第6の断面図である。 【図7】プラズマTEOS膜形成のシーケンスを示す図
である。 【図8】従来の半導体装置の製造方法を示す第1の断面
図である。 【図9】従来の半導体装置の製造方法を示す第2の断面
図である。 【図10】従来の半導体装置の製造方法を示す第3の断
面図である。 【図11】従来の半導体装置の製造方法を示す第4の断
面図である。 【図12】従来の半導体装置の製造方法を示す第5の断
面図である。
フロントページの続き
(58)調査した分野(Int.Cl.7,DB名)
H01L 21/3205
H01L 21/3213
H01L 21/768
H01L 21/316
H01L 21/3065
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 下層配線と上層配線との間の層間絶縁膜
として少なくとも第1のプラズマTEOS膜、有機SO
G膜及び第2のプラズマTEOS膜とを含む配線構造を
有する半導体装置の製造方法において、 半導体基板上に前記下層配線を形成する工程と、 前記基板全面に前記下層電極を被覆するように第1のプ
ラズマTEOS膜を形成する工程と、 前記第1のプラズマTEOS膜上に有機SOG膜を形成
した後に該有機SOG膜をエッチバックする工程と、 前記有機SOG膜がエッチバックされた前記基板をプラ
ズマTEOS形成装置内に挿入し、該装置のチャンバ内
に最初に酸素を供給し、その後TEOS膜形成用ガスを
供給すると共にRF電力をかけることにより、酸素プラ
ズマ処理とその後の前記第2のプラズマTEOS膜の形
成を連続して行うようにしたことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17029596A JP3402937B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17029596A JP3402937B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1022382A JPH1022382A (ja) | 1998-01-23 |
JP3402937B2 true JP3402937B2 (ja) | 2003-05-06 |
Family
ID=15902320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17029596A Expired - Fee Related JP3402937B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3402937B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8497196B2 (en) | 2009-10-04 | 2013-07-30 | Tokyo Electron Limited | Semiconductor device, method for fabricating the same and apparatus for fabricating the same |
JP6226004B2 (ja) * | 2016-02-29 | 2017-11-08 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
1996
- 1996-06-28 JP JP17029596A patent/JP3402937B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1022382A (ja) | 1998-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
JPH08264530A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
JP3193335B2 (ja) | 半導体装置の製造方法 | |
US5366850A (en) | Submicron planarization process with passivation on metal line | |
JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
JP2985789B2 (ja) | 半導体装置の製造方法 | |
US20050136686A1 (en) | Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device | |
TWI236094B (en) | Method for forming multi-layer metal line of semiconductor device | |
KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
JPH10173052A (ja) | 半導体装置及びその製造方法 | |
US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
JPH10303295A (ja) | 半導体装置の製造方法 | |
JP3402937B2 (ja) | 半導体装置の製造方法 | |
US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
JPH09321053A (ja) | 半導体装置及びその製造方法 | |
KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
JP3010824B2 (ja) | 半導体装置及びその製造方法 | |
JP3022740B2 (ja) | 半導体装置の製造方法 | |
KR0171953B1 (ko) | 반도체 소자의 층간절연막 형성방법 | |
JPH1012616A (ja) | 半導体装置の製造方法 | |
KR100209376B1 (ko) | 에프. 이. 램의 평탄화 방법 | |
JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
KR19990057932A (ko) | 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 | |
US6777326B2 (en) | Method for forming multi-layer metal line of semiconductor device | |
JPH09139428A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |