JPH1012616A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1012616A JPH1012616A JP16190496A JP16190496A JPH1012616A JP H1012616 A JPH1012616 A JP H1012616A JP 16190496 A JP16190496 A JP 16190496A JP 16190496 A JP16190496 A JP 16190496A JP H1012616 A JPH1012616 A JP H1012616A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- semiconductor device
- sog film
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 エッチングレートを小さくしたエッチング条
件でＳＯＧ膜のエッチバックを行うものにおいて、安定
な層間絶縁膜を形成する技術を提供する。 【解決手段】 半導体基板１上に下層金属配線３を形成
した後に、前記基板全面に前記下層金属配線３を被覆す
るようにプラズマＴＥＯＳ膜４を形成し、該プラズマＴ
ＥＯＳ膜４上に有機ＳＯＧ膜５を形成する。続いて、前
記ＳＯＧ膜５をエッチバックし、該ＳＯＧ膜５をエッチ
バックした際に形成されるエッチングデポ物Ｘを低圧酸
素プラズマ処理した後に、全面にプラズマＴＥＯＳ膜を
形成する工程とを具備したものである。
件でＳＯＧ膜のエッチバックを行うものにおいて、安定
な層間絶縁膜を形成する技術を提供する。 【解決手段】 半導体基板１上に下層金属配線３を形成
した後に、前記基板全面に前記下層金属配線３を被覆す
るようにプラズマＴＥＯＳ膜４を形成し、該プラズマＴ
ＥＯＳ膜４上に有機ＳＯＧ膜５を形成する。続いて、前
記ＳＯＧ膜５をエッチバックし、該ＳＯＧ膜５をエッチ
バックした際に形成されるエッチングデポ物Ｘを低圧酸
素プラズマ処理した後に、全面にプラズマＴＥＯＳ膜を
形成する工程とを具備したものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、さらに詳しく言えば、金属配線間の層間絶
縁膜形成に有機ＳＯＧ膜あるいは無機ＳＯＧ膜のエッチ
バックを用いて行うプロセスにおいて、エッチバックし
た際に形成されるエッチングデポ物を除去することで、
その後に形成するプラズマＴＥＯＳ（テトラエトキシシ
ラン）膜との密着性を向上させる技術に関する。
方法に関し、さらに詳しく言えば、金属配線間の層間絶
縁膜形成に有機ＳＯＧ膜あるいは無機ＳＯＧ膜のエッチ
バックを用いて行うプロセスにおいて、エッチバックし
た際に形成されるエッチングデポ物を除去することで、
その後に形成するプラズマＴＥＯＳ（テトラエトキシシ
ラン）膜との密着性を向上させる技術に関する。
【０００２】
【従来の技術】近年、半導体集積回路の高速化・高集積
化に伴い、配線部の多層化が図られている。この多層配
線技術において、特に層間絶縁膜の製造方法は、平坦性
や電気特性を左右する重要な技術である。そこで、従来
の半導体装置の製造方法、特に層間絶縁膜の製造方法に
ついて図７乃至図１１を基に説明する。
化に伴い、配線部の多層化が図られている。この多層配
線技術において、特に層間絶縁膜の製造方法は、平坦性
や電気特性を左右する重要な技術である。そこで、従来
の半導体装置の製造方法、特に層間絶縁膜の製造方法に
ついて図７乃至図１１を基に説明する。
【０００３】図７において、５１は半導体基板で、該基
板５１上に図示しないＬＯＣＯＳ酸化膜や層間絶縁膜と
してのＢＰＳＧ膜を介してアルミニウム合金から成る下
層金属配線５３を形成する。次に、図８に示すように前
記下層金属配線５３を被覆するようにおよそ４０００Å
乃至７０００Åの膜厚のプラズマＴＥＯＳ（テトラエキ
シシラン）膜５４を形成し、図９に示すようにおよそ２
０００Å乃至４０００Åの膜厚の有機ＳＯＧ（スピンオ
ングラス）膜５５を回転塗布し、およそ４００℃のＮ2
雰囲気中で熱処理した後に、例えば、ＣＨＦ3、ＣＦ4等
のエッチングガスを用いたドライエッチング法により、
該ＳＯＧ膜５５とプラズマＴＥＯＳ膜とのエッチングレ
ートがおよそ１．０以下となる条件で、図１０に示すよ
うにおよそ３０００Å乃至６０００Åほどエッチバック
する。
板５１上に図示しないＬＯＣＯＳ酸化膜や層間絶縁膜と
してのＢＰＳＧ膜を介してアルミニウム合金から成る下
層金属配線５３を形成する。次に、図８に示すように前
記下層金属配線５３を被覆するようにおよそ４０００Å
乃至７０００Åの膜厚のプラズマＴＥＯＳ（テトラエキ
シシラン）膜５４を形成し、図９に示すようにおよそ２
０００Å乃至４０００Åの膜厚の有機ＳＯＧ（スピンオ
ングラス）膜５５を回転塗布し、およそ４００℃のＮ2
雰囲気中で熱処理した後に、例えば、ＣＨＦ3、ＣＦ4等
のエッチングガスを用いたドライエッチング法により、
該ＳＯＧ膜５５とプラズマＴＥＯＳ膜とのエッチングレ
ートがおよそ１．０以下となる条件で、図１０に示すよ
うにおよそ３０００Å乃至６０００Åほどエッチバック
する。
【０００４】続いて、図１１に示すようにおよそ３００
０Å乃至５０００Åの膜厚のプラズマＴＥＯＳ膜５６を
形成し、前述したプラズマＴＥＯＳ膜５４、ＳＯＧ膜５
５及びプラズマＴＥＯＳ膜５６から成る３層の層間絶縁
膜５７を形成する。そして、図示しないが前記層間絶縁
膜５７に前記下層金属配線５３上にコンタクトするコン
タクト孔を形成し、該コンタクト孔を介して上層金属配
線を形成して、多層配線構造を形成する。
０Å乃至５０００Åの膜厚のプラズマＴＥＯＳ膜５６を
形成し、前述したプラズマＴＥＯＳ膜５４、ＳＯＧ膜５
５及びプラズマＴＥＯＳ膜５６から成る３層の層間絶縁
膜５７を形成する。そして、図示しないが前記層間絶縁
膜５７に前記下層金属配線５３上にコンタクトするコン
タクト孔を形成し、該コンタクト孔を介して上層金属配
線を形成して、多層配線構造を形成する。
【０００５】
【発明が解決しようとする課題】前述した有機ＳＯＧ膜
のエッチバック工程において、有機ＳＯＧ膜のエッチバ
ック条件として有機ＳＯＧ膜とプラズマＴＥＯＳ膜との
エッチングレートが１．０以下ほどに小さくした場合、
図１０に示すようにエッチバック後の有機ＳＯＧ膜上に
ＣＨＦ3、ＣＦ4等のエッチングガス及び有機ＳＯＧ膜と
が反応して生成されるエッチングデポ物ＸがプラズマＴ
ＥＯＳ膜５４や有機ＳＯＧ５５膜の表面に多数堆積して
しまい、その後に形成するプラズマＴＥＯＳ膜５６との
密着性が著しく低下するという問題があった。
のエッチバック工程において、有機ＳＯＧ膜のエッチバ
ック条件として有機ＳＯＧ膜とプラズマＴＥＯＳ膜との
エッチングレートが１．０以下ほどに小さくした場合、
図１０に示すようにエッチバック後の有機ＳＯＧ膜上に
ＣＨＦ3、ＣＦ4等のエッチングガス及び有機ＳＯＧ膜と
が反応して生成されるエッチングデポ物ＸがプラズマＴ
ＥＯＳ膜５４や有機ＳＯＧ５５膜の表面に多数堆積して
しまい、その後に形成するプラズマＴＥＯＳ膜５６との
密着性が著しく低下するという問題があった。
【０００６】また、後工程で形成するコンタクト孔部分
に前記エッチングデポ物が存在することになり、コンタ
クトエッチング後のレジスト膜除去でコンタクト孔側壁
に露出しているデポ物が除去され、前記側壁がえぐれる
ことによる金属配線のステップカバレッジ悪化が発生し
ていた。尚、有機ＳＯＧ膜とプラズマＴＥＯＳ膜とのエ
ッチングレートを例えば、１．２以上の比較的高い値に
設定すると、前述したエッチングデポ物の生成は極端に
少なくなり、前述した問題はほぼなくなるが、平坦性を
考慮すると、有機ＳＯＧ膜とプラズマＴＥＯＳ膜のエッ
チングレートを１．０以下に設定する必要がある。
に前記エッチングデポ物が存在することになり、コンタ
クトエッチング後のレジスト膜除去でコンタクト孔側壁
に露出しているデポ物が除去され、前記側壁がえぐれる
ことによる金属配線のステップカバレッジ悪化が発生し
ていた。尚、有機ＳＯＧ膜とプラズマＴＥＯＳ膜とのエ
ッチングレートを例えば、１．２以上の比較的高い値に
設定すると、前述したエッチングデポ物の生成は極端に
少なくなり、前述した問題はほぼなくなるが、平坦性を
考慮すると、有機ＳＯＧ膜とプラズマＴＥＯＳ膜のエッ
チングレートを１．０以下に設定する必要がある。
【０００７】従って、本発明ではエッチングレートを小
さくしたエッチング条件で有機ＳＯＧ膜のエッチバック
を行うものにおいて、安定な層間絶縁膜を形成する技術
を提供することを目的とする。
さくしたエッチング条件で有機ＳＯＧ膜のエッチバック
を行うものにおいて、安定な層間絶縁膜を形成する技術
を提供することを目的とする。
【０００８】
【課題を解決するための手段】そこで、本発明は半導体
基板上に下層金属配線を形成した後に、前記基板全面に
前記下層金属配線を被覆するようにプラズマＴＥＯＳ膜
を形成し、該プラズマＴＥＯＳ膜上に有機ＳＯＧ膜ある
いは無機ＳＯＧ膜を形成する。続いて、前記ＳＯＧ膜を
エッチバックし、該ＳＯＧ膜をエッチバックした際に形
成されるエッチングデポ物を低圧酸素プラズマ処理した
後に、全面にプラズマＴＥＯＳ膜を形成する工程とを具
備したものである。
基板上に下層金属配線を形成した後に、前記基板全面に
前記下層金属配線を被覆するようにプラズマＴＥＯＳ膜
を形成し、該プラズマＴＥＯＳ膜上に有機ＳＯＧ膜ある
いは無機ＳＯＧ膜を形成する。続いて、前記ＳＯＧ膜を
エッチバックし、該ＳＯＧ膜をエッチバックした際に形
成されるエッチングデポ物を低圧酸素プラズマ処理した
後に、全面にプラズマＴＥＯＳ膜を形成する工程とを具
備したものである。
【０００９】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法、特に層間絶縁膜の製造方法について図１乃至図６
を基に説明する。図１において、１は半導体基板で、該
基板１上に図示しないＬＯＣＯＳ酸化膜や層間絶縁膜と
してのＢＰＳＧ膜を介してアルミニウム合金から成るお
よそ５０００Å乃至７０００Åの膜厚の下層金属配線３
を形成する。
方法、特に層間絶縁膜の製造方法について図１乃至図６
を基に説明する。図１において、１は半導体基板で、該
基板１上に図示しないＬＯＣＯＳ酸化膜や層間絶縁膜と
してのＢＰＳＧ膜を介してアルミニウム合金から成るお
よそ５０００Å乃至７０００Åの膜厚の下層金属配線３
を形成する。
【００１０】次に、図２に示すように前記第１層の金属
配線３を被覆するようにおよそ４０００Å乃至７０００
Åの膜厚のプラズマＴＥＯＳ（テトラエキシシラン）膜
４を形成し、図３に示すようにおよそ２０００Å乃至４
０００Åの膜厚の有機ＳＯＧ（スピンオングラス）膜５
を回転塗布し、およそ４００℃のＮ2 雰囲気中で熱処理
した後に、例えば、ＣＨＦ3、ＣＦ4等のエッチングガス
を用いたドライエッチング法により、該有機ＳＯＧ膜と
プラズマＴＥＯＳ膜とのエッチングレートが１．０以下
となる条件でおよそ３０００Å乃至５０００Åほど有機
ＳＯＧ膜をエッチバックする。
配線３を被覆するようにおよそ４０００Å乃至７０００
Åの膜厚のプラズマＴＥＯＳ（テトラエキシシラン）膜
４を形成し、図３に示すようにおよそ２０００Å乃至４
０００Åの膜厚の有機ＳＯＧ（スピンオングラス）膜５
を回転塗布し、およそ４００℃のＮ2 雰囲気中で熱処理
した後に、例えば、ＣＨＦ3、ＣＦ4等のエッチングガス
を用いたドライエッチング法により、該有機ＳＯＧ膜と
プラズマＴＥＯＳ膜とのエッチングレートが１．０以下
となる条件でおよそ３０００Å乃至５０００Åほど有機
ＳＯＧ膜をエッチバックする。
【００１１】このエッチバック時に、図４に示すように
プラズマＴＥＯＳ膜４及び有機ＳＯＧ膜５上にＣＨＦ
3、ＣＦ4等のエッチングガス及び有機ＳＯＧ膜とが反応
して生成されるエッチングデポ物Ｘが多数堆積してしま
う。ここで、例えば０．２Ｔｏｒｒほどの低圧酸素（Ｏ
2 ）プラズマ処理を行い、図５に示すようにプラズマＴ
ＥＯＳ膜４及び有機ＳＯＧ膜５上のエッチングデポ物を
エッチング除去する。このように有機ＳＯＧ膜５のエッ
チバック時に生成されるエッチングデポ物を酸素プラズ
マ処理にて除去しているため、図６に示すようにその後
工程で形成するプラズマＴＥＯＳ膜６との密着性の向上
が図れる。尚、本工程では例えば０．２Ｔｏｒｒほどの
低圧で酸素プラズマ処理を行っているため、エッチング
デポ物が除去された後の有機ＳＯＧ膜５の表面がわずか
に無機化されるだけで済む。
プラズマＴＥＯＳ膜４及び有機ＳＯＧ膜５上にＣＨＦ
3、ＣＦ4等のエッチングガス及び有機ＳＯＧ膜とが反応
して生成されるエッチングデポ物Ｘが多数堆積してしま
う。ここで、例えば０．２Ｔｏｒｒほどの低圧酸素（Ｏ
2 ）プラズマ処理を行い、図５に示すようにプラズマＴ
ＥＯＳ膜４及び有機ＳＯＧ膜５上のエッチングデポ物を
エッチング除去する。このように有機ＳＯＧ膜５のエッ
チバック時に生成されるエッチングデポ物を酸素プラズ
マ処理にて除去しているため、図６に示すようにその後
工程で形成するプラズマＴＥＯＳ膜６との密着性の向上
が図れる。尚、本工程では例えば０．２Ｔｏｒｒほどの
低圧で酸素プラズマ処理を行っているため、エッチング
デポ物が除去された後の有機ＳＯＧ膜５の表面がわずか
に無機化されるだけで済む。
【００１２】また、本工程では、例えば０．２Ｔｏｒｒ
ほどの低圧で酸素プラズマ処理を行うため、コンタクト
孔の側壁にエッチングデポ物が露出することによる後工
程で形成する上層金属配線９のステップカバレッジ悪化
が防止できる。続いて、図６に示すようにおよそ３００
０Å乃至５０００Åの膜厚のプラズマＴＥＯＳ膜６を形
成し、前述したプラズマＴＥＯＳ膜４、ＳＯＧ膜５及び
プラズマＴＥＯＳ膜６から成る３層の層間絶縁膜７を形
成する。
ほどの低圧で酸素プラズマ処理を行うため、コンタクト
孔の側壁にエッチングデポ物が露出することによる後工
程で形成する上層金属配線９のステップカバレッジ悪化
が防止できる。続いて、図６に示すようにおよそ３００
０Å乃至５０００Åの膜厚のプラズマＴＥＯＳ膜６を形
成し、前述したプラズマＴＥＯＳ膜４、ＳＯＧ膜５及び
プラズマＴＥＯＳ膜６から成る３層の層間絶縁膜７を形
成する。
【００１３】そして、図示しないレジスト膜を介して前
記層間絶縁膜７に前記下層金属配線３上にコンタクトす
るコンタクト孔８を形成し、該コンタクト孔８を介して
上層金属配線９を形成する。以上、説明したように本発
明では有機ＳＯＧ膜のエッチバック工程において生成さ
れるエッチングデポ物を低圧酸素プラズマ処理すること
で除去したため、当該有機ＳＯＧ膜及びプラズマＴＥＯ
Ｓ膜と後工程で形成されるプラズマＴＥＯＳ膜との密着
性が向上できる。
記層間絶縁膜７に前記下層金属配線３上にコンタクトす
るコンタクト孔８を形成し、該コンタクト孔８を介して
上層金属配線９を形成する。以上、説明したように本発
明では有機ＳＯＧ膜のエッチバック工程において生成さ
れるエッチングデポ物を低圧酸素プラズマ処理すること
で除去したため、当該有機ＳＯＧ膜及びプラズマＴＥＯ
Ｓ膜と後工程で形成されるプラズマＴＥＯＳ膜との密着
性が向上できる。
【００１４】また、本実施の形態では下層、上層金属配
線間の層間絶縁膜形成に有機ＳＯＧ膜のエッチバックを
用いて行うプロセスについて説明したが、本発明はこれ
に限らず、例えば最上層のパッシベーション膜形成に有
機ＳＯＧ膜のエッチバックを用いて行うプロセスに対し
ても適用でき、有機ＳＯＧ膜のエッチバックを行うこと
で発生するエッチングデポ物の除去することで、パッシ
ベーション膜の膜質の向上を図るものに適用される。
線間の層間絶縁膜形成に有機ＳＯＧ膜のエッチバックを
用いて行うプロセスについて説明したが、本発明はこれ
に限らず、例えば最上層のパッシベーション膜形成に有
機ＳＯＧ膜のエッチバックを用いて行うプロセスに対し
ても適用でき、有機ＳＯＧ膜のエッチバックを行うこと
で発生するエッチングデポ物の除去することで、パッシ
ベーション膜の膜質の向上を図るものに適用される。
【００１５】更に、本発明は有機ＳＯＧ膜に限らず、無
機ＳＯＧ膜のエッチバックを行うプロセスに適用するこ
とも可能である。
機ＳＯＧ膜のエッチバックを行うプロセスに適用するこ
とも可能である。
【００１６】
【発明の効果】以上、本発明によれば有機ＳＯＧ膜ある
いは無機ＳＯＧ膜のエッチバック工程において生成され
るエッチングデポ物を低圧酸素プラズマ処理することで
除去したため、当該ＳＯＧ膜及びプラズマＴＥＯＳ膜と
後工程で形成されるプラズマＴＥＯＳ膜との密着性が向
上し、安定な層間絶縁膜が形成できる。
いは無機ＳＯＧ膜のエッチバック工程において生成され
るエッチングデポ物を低圧酸素プラズマ処理することで
除去したため、当該ＳＯＧ膜及びプラズマＴＥＯＳ膜と
後工程で形成されるプラズマＴＥＯＳ膜との密着性が向
上し、安定な層間絶縁膜が形成できる。
【図１】本発明一実施の形態の半導体装置の製造方法を
示す第１の断面図である。
示す第１の断面図である。
【図２】本発明一実施の形態の半導体装置の製造方法を
示す第２の断面図である。
示す第２の断面図である。
【図３】本発明一実施の形態の半導体装置の製造方法を
示す第３の断面図である。
示す第３の断面図である。
【図４】本発明一実施の形態の半導体装置の製造方法を
示す第４の断面図である。
示す第４の断面図である。
【図５】本発明一実施の形態の半導体装置の製造方法を
示す第５の断面図である。
示す第５の断面図である。
【図６】本発明一実施の形態の半導体装置の製造方法を
示す第６の断面図である。
示す第６の断面図である。
【図７】従来の半導体装置の製造方法を示す第１の断面
図である。
図である。
【図８】従来の半導体装置の製造方法を示す第２の断面
図である。
図である。
【図９】従来の半導体装置の製造方法を示す第３の断面
図である。
図である。
【図１０】従来の半導体装置の製造方法を示す第４の断
面図である。
面図である。
【図１１】従来の半導体装置の製造方法を示す第５の断
面図である。
面図である。
Claims (3)
- 【請求項１】 金属配線間の層間絶縁膜形成にＳＯＧ膜
のエッチバックを用いて行う半導体装置の製造方法にお
いて、前記ＳＯＧ膜をエッチバックした際に形成される
エッチングデポ物を低圧酸素プラズマ処理して除去する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 下層金属配線と上層金属配線との間の層
間絶縁膜として少なくともプラズマＴＥＯＳ膜及びＳＯ
Ｇ膜を含む多層金属配線構造の半導体装置の製造方法に
おいて、半導体基板上に前記下層金属配線を形成する工
程と、 前記基板全面に前記下層金属配線を被覆するようにプラ
ズマＴＥＯＳ膜を形成する工程と、 前記プラズマＴＥＯＳ膜上にＳＯＧ膜を形成した後に該
ＳＯＧ膜をエッチバックする工程と、 前記ＳＯＧ膜をエッチバックした際に形成されるエッチ
ングデポ物を低圧酸素プラズマ処理した後に全面にプラ
ズマＴＥＯＳ膜を形成する工程とを具備することを特徴
とする半導体装置の製造方法。 - 【請求項３】 前記ＳＯＧ膜は、有機ＳＯＧ膜あるいは
無機ＳＯＧ膜であることを特徴とする請求項第１項ある
いは請求項第２項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16190496A JPH1012616A (ja) | 1996-06-21 | 1996-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16190496A JPH1012616A (ja) | 1996-06-21 | 1996-06-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012616A true JPH1012616A (ja) | 1998-01-16 |
Family
ID=15744237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16190496A Pending JPH1012616A (ja) | 1996-06-21 | 1996-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012616A (ja) |
-
1996
- 1996-06-21 JP JP16190496A patent/JPH1012616A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| JPH05243402A (ja) | 半導体装置の製造方法 | |
| US20010030351A1 (en) | Low temperature process for forming intermetal gap-filling insulating layers in silicon wafer integrated circuitry | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003258090A (ja) | 半導体装置の製造方法 | |
| JPH10303295A (ja) | 半導体装置の製造方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1012616A (ja) | 半導体装置の製造方法 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
| JPH0846045A (ja) | 半導体装置 | |
| JPH0547759A (ja) | 半導体装置の製造方法 | |
| JPH09139428A (ja) | 半導体装置 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JPH06216264A (ja) | 半導体装置及びその製造方法 | |
| KR100287893B1 (ko) | 반도체소자의제조방법 | |
| KR100403354B1 (ko) | 반도체소자의콘택홀형성방법 |