JPH0547759A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0547759A
JPH0547759A JP3206702A JP20670291A JPH0547759A JP H0547759 A JPH0547759 A JP H0547759A JP 3206702 A JP3206702 A JP 3206702A JP 20670291 A JP20670291 A JP 20670291A JP H0547759 A JPH0547759 A JP H0547759A
Authority
JP
Japan
Prior art keywords
condensation reaction
dehydration condensation
sog
hole
water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3206702A
Other languages
English (en)
Other versions
JP2928409B2 (ja
Inventor
Takumasa Fujiwara
琢正 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP20670291A priority Critical patent/JP2928409B2/ja
Publication of JPH0547759A publication Critical patent/JPH0547759A/ja
Application granted granted Critical
Publication of JP2928409B2 publication Critical patent/JP2928409B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 SOGに起因する水分によりスルーホールの
接続不良を引き起こすことの無い優れた多層配線を提供
する。 【構成】 接続不良の無いスルーホール7を提供するた
めSOG5を塗布した後高い温度でSi−OHの脱水宿
合反応を起こし焼き締める工程と、引き続く低い温度で
Si−OHの脱水宿合反応を起こさずに発生した水分を
除去する工程と、その上に低温且つ堆積までの予備加熱
を短時間で絶縁膜を堆積する工程からなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に多層金属配線の形成に関する。
【0002】
【従来の技術】近年半導体装置の微細化、高速化の要求
から半導体装置に於て、トランジスタ等の素子間を接続
する金属配線は、2層以上のアルミニウム配線が多用さ
れるようになった。
【0003】多層アルミニウム配線では下層のアルミニ
ウム配線の段差により、上層のアルミニウム配線の段切
れが生じないよう各種平坦化技術が用いられる。
【0004】平坦化法のうち、スピンオングラス等の塗
布膜を用いて平坦化を行なうものとして、図1の方法が
広く用いられている。しかしながら、上記従来の方法で
は工程中にシラノールを主成分とするスピンオングラス
(以下SOGと略す)から発生する水分もしくはSOG
に吸着した水分が原因で各金属配線層間を接続するスル
ーホールにおいて接続不良、断線等の不良を引き起こし
易い。以下図1を用いて従来の平坦化技術で、どの様に
してスルーホールの接続不良が発生するかを説明する。
【0005】シリコン基板1.にトランジスタ等の素子
を作りこんだ後、絶縁膜2.を介して800nmの膜厚
を有する第1のアルミニウム配線3.を形成する、その
上に公知のプラズマCVD法を用い390℃の堆積温度
で第1のプラズマ酸化膜4.を500nmの厚さで堆積
する。
【0006】次にシラノールを主成分とするスピンオン
グラス5.を平坦部で200nm厚に回転塗布し、凹部
を埋め段差を緩和する、次に450℃窒素雰囲気中で3
0分間焼き締める、この焼き締めによりSOG5.中の
SiーOHの脱水縮合反応により水が生成し、SOG
5.にSiーOの結合が形成される。ただし450℃の
熱処理では脱水縮合反応は完結せずSi−OHも膜中に
同時に存在する。
【0007】この焼き締め工程で発生した水の大部分は
外部に放出されるが、一部は第1のプラズマ酸化膜4.
の中に取り込まれ、又一部はSOG5.自身に取り込ま
れ、後の工程でスルーホールの接続不良を引き起こす。
この段階は図1(a)に示す。
【0008】次に、390℃の堆積温度で第2のプラズ
マ酸化膜6.を500nm堆積したものが図1(b)で
ある。プラズマ酸化膜6.堆積直前には390℃の温度
でSOG5.中のSiーOHの脱水縮合反応により再び
水が生成し、直後のプラズマ酸化膜6.堆積により、S
OG〜第2のプラズマ酸化膜の間に水分が閉じ込められ
この水分もまた、後の工程でスルーホールの接続不良を
引き起こす。
【0009】次に図1(c)で第1のアルミニウム配線
に到達するスルーホール7.を開孔し、図1(d)でス
パッタリング装置中によりアルミニウムを蒸着した後、
公知のフォトエッチング技術により第2のアルミニウム
配線8.を形成するのである。前述の各工程においてS
OG5.中またはプラズマ酸化膜4.6.中に取り込ま
れた水分は、第2のアルミニウム配線8.を蒸着する際
の温度上昇によりスルーホール側壁から水分が吹き出し
スルーホール7.側壁にアルミニウムが付かない事によ
るスルーホール7.の接続不良を引き起こす。この例を
図2に示す。
【0010】上記問題点を解決するためにSOGの一部
をエッチングしてスルーホール側壁にSOGが露出しな
い用にする方法が提案されているが、工程が増加するこ
と、SOGをエッチングすることで平坦度が悪くなるこ
と、等の問題点があり必ずしも有効な方法ではない。
【0011】
【発明が解決しようとする課題】上記したように従来の
半導体装置の製造方法ではSOGに起因する水分のため
スルーホールの接続不良が発生しやすい問題点があっ
た。
【0012】本発明は上記問題点を解決し、接続不良の
無いスルーホールを提供するためのものである。
【0013】
【課題を解決するための手段】本発明では、上記課題を
解決し、接続不良の無いスルーホールを提供するためス
ピンオングラスを塗布した後、高い温度でSi−OHの
脱水縮合反応を起こしSOGを焼き締める工程と、引き
続く低い温度でSi−OHの脱水縮合反応を起こさずに
発生した水分を除去する工程と、その上に、SOGから
SiーOHの脱水縮合反応で水分が発生しないよう、低
温かつ堆積までの予備加熱を短時間で絶縁膜を堆積する
工程とからなる。
【0014】
【作用】図3はSOGを基板上に150nmの厚さで塗
布した後窒素雰囲気中で450℃30分の熱処理を施し
た試料を真空中で昇温したときの水分放出量を四重極分
析計で測定したものである。横軸が温度で、縦軸が水分
放出量である。スペクトルは2つのピークからなり25
0℃にピークをもつものがSOGに吸着した水分が脱離
したもので、400℃にピークを持つものがSiーOH
の脱水縮合反応で発生した水分である。250℃のピー
クはいったん温度を室温まで戻し再び昇温すると消滅す
るが、400℃にピークを持つものは消滅しない。
【0015】接続不良の無いスルーホールを提供するた
めにはそれぞれの熱処理工程においてSOG中もしくは
絶縁膜中に残存する水分を徹底的に排除する必要があ
る。SOGに加える熱処理においてSiーOHの脱水縮
合反応で水分が発生する温度領域と、SOG中に取り込
まれた水分のみが脱離していく温度領域の2種類がある
ので、SOG塗布後の熱処理の温度範囲を適当に選ぶこ
とで、SOGもしくは絶縁膜中に残存する水分を最小に
することができる。
【0016】
【実施例】本発明を用いた半導体装置の製造方法を図1
を用いて説明する。
【0017】シリコン基板1.にトランジスタ等の素子
を作りこんだ後、絶縁膜2.を介して800nmの膜厚
を有する第1のアルミニウム配線3.を形成する、その
上に公知のプラズマCVD法を用い390℃の堆積温度
で第1のプラズマ酸化膜4.を500nmの厚さで堆積
する。
【0018】次にスピンオングラス5.を平坦部で20
0nm厚に回転塗布し、凹部を埋め段差を緩和する、次
に450℃窒素雰囲気中で30分間焼き締める、この焼
き締めによりSOG5.中のSiーOHの脱水縮合反応
により水が生成し、SOG5.にSiーOの結合が形成
される。ただし450℃の熱処理では脱水縮合反応は完
結せずSi−OHも膜中に同時に存在する。この焼き締
め工程で発生した水の大部分は外部に放出されるが、一
部は第1のプラズマ酸化膜4.の中に取り込まれ、又一
部はSOG5.自身に取り込まれている。引続き0.6
Torrの減圧下において窒素ガス500sccmを流
しながら250℃120分の熱処理を行う。この熱処理
でSOG5.またはプラズマ酸化膜中に残存する水分の
大部分が除去される。
【0019】250℃ではSiーOHの脱水縮合反応は
ほとんど進まないので新たに水分が生成し、SOG5.
中もしくはプラズマ酸化膜4.中に取り込まれることは
ない。この段階を図1(a)に示す。
【0020】次に、250℃の堆積温度で第2のプラズ
マ酸化膜6.を500nm堆積したものが図1(b)で
ある。プラズマ酸化膜6.堆積までの予備加熱を30秒
とすることでSOG5.中のSiーOHの脱水縮合反応
により再び水が生成することもない。
【0021】次に図1(c)で第1のアルミニウム配線
に到達するスルーホール7.を開孔したのち、引続き
0.6Torrの減圧下において窒素ガス500scc
mを流しながら250℃120分の熱処理を行う。この
熱処理でSOG5.またはプラズマ酸化膜4.6.中に
残存するまたは途中工程で吸着した水分及の大部分が除
去される。しかも250℃ではSiーOHの脱水縮合反
応はほとんど進まないので新たに水分が生成し、SOG
5.中もしくはプラズマ酸化膜4.6.中に取り込まれ
ることはない。
【0022】図1(d)でスパッタリング装置中により
アルミニウムを蒸着した後、公知のフォトエッチング技
術により第2のアルミニウム配線8.を形成するのであ
る。前述の各工程においてSOG5.中またはプラズマ
酸化膜4.6.中に取り込まれた水分を充分除去してい
るので、第2のアルミニウム配線8.を蒸着する際の温
度上昇によりスルーホール7.側壁から水分が吹き出し
スルーホール側壁7.にアルミニウムが付かない等のス
ルーホール7.の接続不良を引き起こす事が無い。
【0023】この様にして得られた多層配線構造では、
スルーホールの口径が1μm程度の微細なものでも歩
留、信頼性に優れた物となる。
【0024】なお上記実施例では、シラノールを主成分
とするSOGの場合について述べたが、シラノールの一
部をメチル基で置換したSOG等についても応用できる
ことは言うまでもない。また上記実施例では2層金属配
線について述べたが、3層以上の多層配線に適用しても
同様の効果が得られる。
【0025】
【発明の効果】本発明によれば、第2のアルミニウム配
線を蒸着する際の温度上昇によりスルーホール側壁から
水分が吹き出しスルーホール側壁にアルミニウムが付か
ない等のスルーホールの接続不良を引き起こす事が無
い。また この様にして得られた多層配線構造では、ス
ルーホールの口径が1μm程度の微細なものでも歩留、
信頼性に優れた物となる。
【図面の簡単な説明】
【図1】本発明の一実施例の工程順及び従来例の工程順
を示す断面図
【図2】従来例の課題を説明する断面図
【図3】SOGからの水分放出量を説明する図
【符号の説明】
1 シリコン基板 2 絶縁膜 3 第1のアルミニウム配線 4 第1のプラズマ酸化膜 5 SOG 6 第2のプラズマ酸化膜 7 スルーホール 8 第2のアルミニウム配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成された第1の金属配線
    上に、第1の絶縁膜を形成する工程と、前記第1の絶縁
    膜上にスピンオングラスを塗布する工程と、前記スピン
    オングラス中のSi−OHが脱水縮合反応を起こす温度
    で焼き締める第1の熱処理工程と、引続きSi−OHの
    脱水縮合反応を起こさない、前記焼き締め温度より低い
    温度の第2の熱処理工程と、第2の絶縁膜を形成する工
    程と、第1の金属配線に到達する接続孔を形成する工程
    と、引続きSi−OHの脱水縮合反応を起こさない温度
    範囲の第3の熱処理工程と、第2の金属配線を蒸着、パ
    ターニング形成する工程を含むことを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】スピンオングラスを焼き締めた後基板をS
    i−OHの脱水縮合反応が起こらない温度範囲及び予備
    加熱時間で絶縁膜を堆積することを特徴とする半導体装
    置の製造方法。
JP20670291A 1991-08-19 1991-08-19 半導体装置の製造方法 Expired - Fee Related JP2928409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20670291A JP2928409B2 (ja) 1991-08-19 1991-08-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20670291A JP2928409B2 (ja) 1991-08-19 1991-08-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0547759A true JPH0547759A (ja) 1993-02-26
JP2928409B2 JP2928409B2 (ja) 1999-08-03

Family

ID=16527706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20670291A Expired - Fee Related JP2928409B2 (ja) 1991-08-19 1991-08-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2928409B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133137A (en) * 1997-09-02 2000-10-17 Nec Corporation Semiconductor device and method of manufacturing the same
US6444571B1 (en) 1998-11-27 2002-09-03 Nec Corporation Process for fabricating a semiconductor device with improved step coverage and reliability of a lower aluminum line
JP2007067324A (ja) * 2005-09-02 2007-03-15 Sony Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133137A (en) * 1997-09-02 2000-10-17 Nec Corporation Semiconductor device and method of manufacturing the same
US6444571B1 (en) 1998-11-27 2002-09-03 Nec Corporation Process for fabricating a semiconductor device with improved step coverage and reliability of a lower aluminum line
KR100374981B1 (ko) * 1998-11-27 2003-03-29 엔이씨 일렉트로닉스 코포레이션 하부 알루미늄 배선의 신뢰성을 저하시키지 않고 스텝커버리지를 개선한 반도체장치 제조방법
JP2007067324A (ja) * 2005-09-02 2007-03-15 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2928409B2 (ja) 1999-08-03

Similar Documents

Publication Publication Date Title
JP2792335B2 (ja) 半導体装置の製造方法
JP2518435B2 (ja) 多層配線形成法
JPH05235184A (ja) 半導体装置の多層配線構造体の製造方法
JPH06208993A (ja) 半導体装置の製造方法
JPH11260815A (ja) 半導体装置の製造方法
JPH10242139A (ja) 半導体装置の製造方法
JPH10173052A (ja) 半導体装置及びその製造方法
JPH07335748A (ja) 半導体素子の製造方法
JP2928409B2 (ja) 半導体装置の製造方法
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH0629400A (ja) 半導体装置及びその製造方法
JPH06244286A (ja) 半導体装置の製造方法
JPH10214892A (ja) 半導体装置の製造方法
JPH05243226A (ja) 半導体装置の製造方法
JP2776397B2 (ja) 半導体装置の製造方法
JPH0536839A (ja) 半導体装置の製造方法
JP2900718B2 (ja) 半導体装置及びその製造方法
JPH05121560A (ja) 半導体装置の製造方法
JPH05109911A (ja) 半導体装置及びその製造方法
JPH1012616A (ja) 半導体装置の製造方法
JP3624823B2 (ja) 半導体装置及びその製造方法
JPH06349951A (ja) 半導体装置の製造方法
JPH1022382A (ja) 半導体装置の製造方法
JP3641488B2 (ja) 多層配線構造の形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees