JPH11260815A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11260815A
JPH11260815A JP10059690A JP5969098A JPH11260815A JP H11260815 A JPH11260815 A JP H11260815A JP 10059690 A JP10059690 A JP 10059690A JP 5969098 A JP5969098 A JP 5969098A JP H11260815 A JPH11260815 A JP H11260815A
Authority
JP
Japan
Prior art keywords
insulating film
organic
film
containing coating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10059690A
Other languages
English (en)
Other versions
JP3362662B2 (ja
Inventor
Koji Kishimoto
光司 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP05969098A priority Critical patent/JP3362662B2/ja
Priority to KR1019990007927A priority patent/KR100346294B1/ko
Priority to TW088103679A priority patent/TW396509B/zh
Priority to US09/268,507 priority patent/US6271119B1/en
Priority to CN99102968A priority patent/CN1229273A/zh
Publication of JPH11260815A publication Critical patent/JPH11260815A/ja
Application granted granted Critical
Publication of JP3362662B2 publication Critical patent/JP3362662B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Abstract

(57)【要約】 【課題】多層配線構造を有する半導体装置の製造方法に
おいて、ヴィア不良やクラック不良を防止する。 【解決手段】シリコン基板１０１上に絶縁膜１０２を介
して下層配線１０７ａ〜ｅを形成し（図１（ａ））、そ
の上にプラズマＣＶＤ法を用いて第１の絶縁膜１０８を
オーバーハング形状に形成する（図１（ｂ））。この上
に有機含有塗布絶縁膜１０９材料を塗布し焼成した後、
エッチバックする（図１（ｄ））。第１の絶縁膜１０８
がオーバーハング形状であるため、微細配線間のみに有
機含有塗布絶縁膜１０８が残存する。その後、第２の絶
縁膜を形成し、平坦化した後、金属埋め込み層を形成し
て半導体装置を完成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層配線構造を有す
る半導体装置の製造方法に関し、特に微細配線間に低誘
電率の絶縁膜を形成し、チップサイズで平坦化する層間
絶縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の動作速度は、配線抵抗
（Ｒ）と配線間の寄生容量（Ｃ）との積ＲＣ（時定数）
の増加に従って小さくなり、配線間の寄生容量（Ｃ）は
配線間隔に逆比例して増加する。したがって半導体装置
の動作速度を向上するためには、配線間の寄生容量を減
少することが重要である。
【０００３】ここで異層間の寄生容量は層間絶縁膜の膜
厚を増加することで減少することが可能である。一方、
同層間の寄生容量を減少するためには、配線間隔を拡大
するか、配線高さを減少するか、低比誘電率の層間絶縁
膜を用いるか、いずれかの手段を採ることが必要とな
る。このうち配線間隔の拡大および配線高さの減少は、
近年における半導体素子の微細化に伴う配線間隔の縮小
化および配線間アスペクト比（配線の膜厚（＝配線の高
さ）／配線間の間隔）の増大傾向に反するものであり、
適切な手段とはいえない。そこで同層配線間に対しては
低比誘電率の層間絶縁膜を充填し寄生容量の減少を図る
必要がある。特に配線間隔の狭い部分や配線間アスペク
ト比の高い部分は、前述のようにＲＣ（時定数）が本来
的に高いので低比誘電率の層間絶縁膜を充填する必要性
が高い。
【０００４】一方、半導体素子の微細化に伴い、多層配
線が広く用いられるようになってきた。この多層配線を
有する半導体装置の層間絶縁膜としては、シリコン酸化
膜系の絶縁膜が用いられが、配線材料としてアルミ等の
金属を用いた場合、層間絶縁膜の成膜温度は４５０℃以
下に限定される。このため層間絶縁膜としてＰＥ−ＴＥ
ＯＳ膜が広く用いられている。ＰＥ−ＴＥＯＳ膜とは、
ＴＥＯＳ（テトラエチルオルソシリケート）を原料とす
るプラズマ化学気相成長（Ｐｌａｓｍａ Ｅｎｈａｎｃ
ｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法によるシリコン酸化膜をいう。ＰＥ−ＴＥＯ
Ｓ膜の比誘電率は４．２ないし４．４程度である。とこ
ろがＰＥ−ＴＥＯＳ膜のみで埋め込み絶縁層を形成した
場合、以下のような点で改善の余地を有していた。すな
わち配線間隔０．５μｍ以下でアスペクト比１以上の配
線間を完全に埋め込むことができず、微細配線間にボイ
ドが形成されてしまうことがあった。また、表面部分の
凹凸が激しくなる傾向があり、上層金属配線のドライエ
ッチング時の金属エッチング残りや上層配線自身の断線
等の原因となる場合があった。
【０００５】以上のことから、低比誘電率の絶縁膜を微
細な配線間に埋め込み、かつ、その表面を平坦化する技
術が必要とされてきた。このような技術として、従来、
以下のようなものが知られている。
【０００６】第１の従来技術として、１９９５年のＳｙ
ｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩＴｅｃｈｎｏｌｏｇｙ
において、Ｆｕｒｕｓａｗａらが発表している技術があ
る。この技術は３．０の低比誘電率である有機スピンオ
ングラス（Ｓｐｉｎ ＯｎＧｌａｓｓ：ＳＯＧ）膜を比
誘電率４．５のＰＥ−ＴＥＯＳ膜で上下に挟んで、サン
ドイッチ構造にした層間絶縁膜を用いている。ここで、
有機ＳＯＧ膜をエッチバックすることなく全面に残して
いる（ノンエッチバックプロセス）。よって、ヴィアホ
ールの側壁部分に有機ＳＯＧ膜が露出した構造となって
いる。
【０００７】図６は第１の従来技術を表す半導体装置の
製造方法を工程順に表わした半導体装置の断面図であ
る。まず、図６（ａ）に示すように、シリコン基板６０
１上に全面に絶縁膜６０２を形成後、アルミ等を主成分
とする金属膜をフォトリソグラフィー技術とドライエッ
チング技術を用いて下層配線６０３ａから６０３ｃを形
成する。これらの上にＰＥ−ＴＥＯＳ膜からなる第１シ
リコン酸化膜６０４を薄く密着層として形成する。さら
にその上に比誘電率３．０の有機含有スピンオングラス
（有機ＳＯＧ）膜６０５を塗布・焼成法により形成す
る。最後に全面にＰＥ−ＴＥＯＳ膜からなる第２シリコ
ン酸化膜６０６を形成する。第１シリコン酸化膜６０４
と有機ＳＯＧ膜６０５、第２シリコン酸化膜６０６の３
層からなる層間絶縁膜６１５が形成される。
【０００８】次に、図６（ｂ）に示すように、フォトリ
ソグラフィー技術とドライエッチング技術を用いて、フ
ォトレジスト６０７をマスクとして、ヴィアホール６０
８ａと６０８ｂを形成する。酸素プラズマ６０９でフォ
トレジスト６０７を除去するときに以下の方法を用いて
いる。第１段階として１．２ｍＴｏｒｒの低圧下で、酸
素の反応性イオンエッチング法を用いて、ヴィアホール
６０８ａと６０８ｂの側壁に露出した有機ＳＯＧ膜６０
５の表面をガラス化する。第２段階として１Ｔｏｒｒの
低圧下で、酸素のアッシング処理を行い、フォトレジス
ト６０７を除去する。図６（ｂ）は特にこの段階を示し
ている。最後に残さとして残ったフォトレジストを完全
に取り除くためにウェット系のフォトレジスト剥離を行
う。以上の方法で層間絶縁膜６１５に所望のヴィアホー
ル６０８ａと６０８ｂを形成する。
【０００９】最後に、図６（ｃ）に示すように、スパッ
タ法を用いて、チタン膜６１０及び窒化チタン膜６１１
を全面に形成する。その後、熱ＣＶＤ法を用いて、タン
グステン膜６１２を形成する。
【００１０】第２の従来技術として、特開平８−１０７
１４９号公報に開示された技術がある。この公報におい
て、塗布系の有機含有絶縁膜を応用できるものは同公報
中の第１実施例と第３実施例が相当する。図７は第２の
従来技術の工程断面図であり、特に同公報中の第３実施
例に相当する。第１実施例と第３実施例の違いは金属導
線７０３の上部に第１酸化物上部層７０４を持つか持た
ないかの違いである。両実施例ともに酸化物ライナ７０
６と低誘電率部材７０８と第２酸化物上部層７０９の３
層からなるサンドイッチ構造の層間絶縁膜７１０を用い
ている。特徴的なのは、金属導線７０３を形成する際に
下地の絶縁膜７０２を掘り下げることと、酸化物ライナ
７０６の厚さが、配線の頂部よりも配線の側面において
薄いことである。このことより、配線間に充分な量の低
誘電率材料７０８を埋め込むことができ、配線間の寄生
容量を小さくできるという利点がある。以下、この技術
について図７を参照して説明する。
【００１１】まず、図７（ａ）に示すように、シリコン
基板７０１上に全面に絶縁膜７０２を形成後、アルミニ
ウム・銅合金を主成分とする金属膜とその上部にある酸
化物をフォトリソグラフィー技術とドライエッチング技
術を用いて、第１酸化物上層部７０４と金属導線７０３
を形成する。この時、絶縁物７０２を約１００ｎｍ程度
掘り下げる。これらの上にＰＥ−ＴＥＯＳ膜からなる酸
化膜ライナー７０６を成膜する。この時、酸化物ライナ
７０６の厚さが、配線の頂部よりも配線の側面において
薄くなるように形成する。
【００１２】次に、図７（ｂ）に示すように、有機物の
スピン・オン・ガラスからなる低誘電率部材７０７を塗
布・焼成法により形成する。
【００１３】次に、図７（ｃ）に示すように、低誘電率
部材７０７が酸化物ライナー７０６の頂部より低い高さ
にまで、時間を指定したエッチバックを行い、金属導線
間に低誘電率部材７０８を形成する。その後、全面にＰ
Ｅ−ＴＥＯＳ膜からなる第２酸化物上層部７０９を形成
する。その結果、酸化物ライナー７０６と低誘電率部材
７０８、第２酸化物上層部７０９の３層からなる層間絶
縁膜７１０が形成される。
【００１４】
【発明が解決しようとする課題】ところが上記第１の従
来技術において、図６（ｂ）に示すように、フォトレジ
スト６０７を酸素プラズマ６０９でアッシング除去する
ときに、ヴィアホール６０８ａと６０８ｂの側壁に露出
した有機ＳＯＧ膜６０５が収縮、後退してしまうことが
あった。有機ＳＯＧ膜を用いる場合、比誘電率低減のた
め有機成分含有率を高くする必要がある。有機成分含有
率を高くすると有機ＳＯＧ膜表面でガラス化する成分が
少なくなり、これにより耐酸素プラズマエッチング特性
が劣化する。このため上記のような現象が生じるのであ
る。
【００１５】また第１の従来技術において、図６（ｃ）
に示すようにタングステン膜６１２を全面に形成する場
合、ヴィアホール６０８ａと６０８ｂの部分でボイド６
１３ａと６１３ｂが形成されてしまうことがあった。い
わゆるポイズンド・ビアの不良である。この現象の起こ
る第一の理由は、タングステン膜６１２の成膜時に有機
ＳＯＧ膜６０５から吸湿していた水が放出されるためで
ある。また第二の理由は、前述した有機ＳＯＧ膜６０５
の収縮、後退が起こり、その後のチタン膜６１０及び窒
化チタン膜６１１のスパッタ成膜においてヴィアホール
の側壁にチタン膜６１０及び窒化チタン膜６１１が成膜
されないためである。
【００１６】以上述べた第１の従来技術の有していた課
題に関し、さらに詳しく説明する。一般に、有機ＳＯＧ
膜はシリコン酸化膜を母材とし、メチル基（ＣＨ3−）
等の有機成分を含む。有機成分を含有し、また二酸化シ
リコン膜に比べて密度が低いため、有機ＳＯＧ膜の比誘
電率は、二酸化シリコン膜の比誘電率（ε＝３．９）よ
りも低い。有機ＳＯＧ膜の誘電率は有機成分含有率が高
いほど下がる。また、有機ＳＯＧ膜は有機成分を有する
ため疎水性を帯び、ポーラスであるにも関わらず無機系
ＳＯＧ膜に比べて吸湿性が低い。このため吸湿による比
誘電率の増加は通常起こらない。しかし酸素プラズマ処
理により有機成分が酸化され、ポーラスな無機系シリコ
ン酸化膜になると吸湿しはじめる。よって、誘電率が低
く、かつ、有機成分が多い有機ＳＯＧ膜に関しては、層
間絶縁膜にフォトリソグラフィー技術とドライエッチン
グ技術を用いてヴィアホールを形成した後に、フォトレ
ジストの除去のために酸素プラズマアッシング処理を行
うと、ヴィアホール側壁部に露出した有機ＳＯＧ膜の有
機成分が酸化・除去される。酸化に伴い、側壁部に露出
した有機ＳＯＧ膜は収縮、後退してしまう。また、収縮
した有機ＳＯＧ膜はヴィアホールの近傍で無機化し、吸
湿しはじめる。その後に上層配線をスパッタ法で形成す
る場合、ヴィアホール部の有機ＳＯＧ膜から吸湿した水
が蒸発し、体積膨張のためにポイズンド・ビアの不良と
なる。
【００１７】第１の従来技術の場合、酸素の反応性イオ
ンエッチングによって、ヴィアホール側壁部に露出した
有機ＳＯＧ膜をガラス（無機）化することでポイズンド
・ビアの不良を抑えている。しかし、誘電率を下げよう
と有機成分含有率を高めると、ガラス化する成分が低く
なるので上記の問題点が現れてくる。
【００１８】また第１の従来技術において、図６（ｃ）
に示すようにタングステン膜６１２を全面に形成する場
合、大面積部分（配線間隔の広い部分）に厚い有機ＳＯ
Ｇ膜が形成されるため、層間絶縁膜６１５にクラック６
１４が形成されてしまうことがあった。これは、ブラン
ケットタングステン成長や焼き締めなどの４００℃程度
の熱処理が加えられるたびに塗布・焼成法により形成さ
れた有機ＳＯＧ膜６０５が収縮してしまい、内部応力が
発生するためである。チップ全体での平坦性は有機ＳＯ
Ｇ膜６０５の塗布特性に依存しており、十分な平坦性を
得るため有機ＳＯＧ膜を厚く形成する必要がある。しか
し有機ＳＯＧ膜６０５の膜厚が増すと、内部応力（引っ
張り応力）も増大する。この内部応力が一定以上になる
とクラック６１４が発生する。この問題は特に積層構造
にしたときに顕著となる。
【００１９】また第２の従来技術において、図７（ｃ）
に示すように、有機ＳＯＧ膜７０７のエッチバック法で
は十分な平坦性を得ることが困難である。これは、前述
したポイズンド・ビアの不良を避けるためには有機ＳＯ
Ｇ膜７０７をヴィアホール形成領域から完全に除去する
ためにオーバーエッチをしなければならないことによ
る。すなわち、有機ＳＯＧ膜の塗布特性として、大面積
の金属導線７０３上には、金属導線の無い領域と同じ膜
厚で、有機ＳＯＧ膜が形成されてしまう。金属導線上の
有機ＳＯＧ膜を完全に除去すると、下地の酸化膜ライナ
ーがエッチングされにくいために、結果的に、平坦性が
劣化してしまう。さらに、酸化膜ライナー７０６の厚さ
が配線頂部よりも配線の側面において薄いだけでは、エ
ッチバック時に微細配線間の有機ＳＯＧ膜７０７もエッ
チングされてしまうからである。
【００２０】さらに、上記第１および第２の従来技術に
おいて、積層構造とするとチップ全体での平坦性が得ら
れず、微細な配線及び微細なヴィアホールの形成が困難
である。その理由は、有機ＳＯＧ膜の塗布特性として、
大面積の金属導線上には金属導線の無い領域と同じ膜厚
で有機ＳＯＧ膜が形成されてしまうからである。よって
大面積の金属導線の絶対段差はそのまま残る。配線層を
２層、３層と積層することでこの段差がさらに加算さ
れ、絶対段差がフォトリソグラフィー技術でのフォーカ
スマージンを越えてしまい、微細な配線及び微細なヴィ
アホールのレジストパターンの形成は困難となる。
【００２１】
【課題を解決するための手段】本発明は、高集積化した
高速デバイスを得るため、微細配線間容量を低減し、か
つ、チップサイズでの平坦性を得ることを目的とする。
その方法として、微細配線間のみに低誘電率の有機含有
塗布絶縁膜を埋め込むことを特徴としている。
【００２２】本発明によれば、（Ａ）半導体基板上に絶
縁膜を形成した後、該絶縁膜を介して複数の下層配線を
形成する工程と、（Ｂ）前記下層配線表面及び前記絶縁
膜表面を覆う第１の絶縁膜をプラズマ化学気相成長法に
よりオーバーハング形状に形成する工程と、（Ｃ）前記
第１の絶縁膜上に回転塗布法で有機含有塗布絶縁膜を形
成する工程と、（Ｄ）前記有機含有塗布絶縁膜を焼成す
る工程と、（Ｅ）ドライエッチング法により前記有機含
有塗布絶縁膜の一部をエッチバックする工程と、（Ｆ）
前記第１の絶縁膜上及び前記有機含有塗布絶縁膜上に第
２の絶縁膜をプラズマ化学気相成長法により形成する工
程と、（Ｇ）化学的機械研磨法により前記第２の絶縁膜
を研磨し、表面を平坦化する工程とを有することを特徴
とする半導体装置の製造方法、が提供される。
【００２３】また本発明によれば、上記半導体装置の製
造方法において（Ｇ）の工程の後に、さらに、（Ｈ）前
記第１の絶縁膜および前記第２の絶縁膜の所定部分をエ
ッチングし、前記下層配線に達するホールを形成する工
程と、（Ｉ）前記ホールを金属材料からなる膜で埋め込
む工程とを有することを特徴とする半導体装置の製造方
法が提供される。
【００２４】これらの発明において、上記工程（Ｂ）に
て第１の絶縁膜をプラズマ化学気相成長法によりオーバ
ーハング形状に形成する。「オーバーハング形状に形成
する」とは、側壁部がオーバーハング形状となるように
形成する、との意味である。オーバーハング形状とは、
たとえば図１（ｂ）の第１の絶縁膜（第１シリコン酸化
膜１０８）のような形状をいう。すなわち、隣接する下
層配線１００間の間隔が、底部よりも頂部において狭く
なっており、開口部が狭くなっている形状をいう。この
ような形状とすることにより、工程（Ｅ）により有機含
有塗布絶縁膜１０９をエッチバックした際、図１（ｄ）
に示すような形状となり、以下の効果が得られる。開
口部が狭い形状となるため、マイクロローディング効果
により、狭い配線間に形成された低誘電率の有機含有塗
布絶縁膜１０９がエッチング除去されずに残存する（図
１（ｄ））。前述のように配線間隔の狭い部分や配線間
アスペクト比の高い部分はＲＣ値（時定数）が本来的に
高く、特に低誘電率の膜を埋め込むことが必要とされ
る。本発明はかかる要求を満たすものである。なお配線
間隔の広い部分にもある程度の厚みの有機含有塗布絶縁
膜１０９が残存する（図１（ｄ））。第１の絶縁膜１
０８の上部に形成された有機含有塗布絶縁膜１０９はエ
ッチングにより除去される（図１（ｄ））。このため第
１の絶縁膜１０８の上部には第２の絶縁膜（第２シリコ
ン酸化膜１１１）が直接、堆積されることとなる（図２
（ｅ））。したがって工程（Ｈ）において第１および第
２の絶縁膜をエッチングしてホールを形成する際、ホー
ル側壁には第２の絶縁膜１１１が露出し、有機ＳＯＧ膜
１０８が露出することがない（図２（ｆ））。従来技術
においては図６（ｂ）のように有機ＳＯＧ膜６０５が露
出し、この露出面がオーバーエッチされ、ホールに対す
る金属材料の埋め込み性の低下の原因となっていたが、
本発明はこの点について改善が図られ埋め込み性が改良
される。配線間隔の広い部分には図１（ｄ）のように
側壁部のみに有機ＳＯＧ膜が形成された状態となる（１
１０ａ、ｂ、ｃ）。従来技術においてはこのような部分
は有機ＳＯＧ膜により完全に埋め込まれて厚膜の有機Ｓ
ＯＧ膜が形成され、クラック発生の原因となっていたが
（図６（ｃ））、本発明はこの点について改善が図られ
ている。
【００２５】本発明においては、上記の効果を得るた
め、（Ｅ）の工程におけるエッチバックを、前記下層配
線の上部で行い、かつ、前記第１の絶縁膜の上部に形成
された有機含有塗布絶縁膜が実質的に完全に除去される
まで行うことが好ましい。
【００２６】また本発明によれば、（Ａ）半導体基板上
に絶縁膜を形成した後、該絶縁膜を介して複数の下層配
線を形成する工程と、（Ｂ）前記下層配線表面及び前記
絶縁膜表面を覆う第１の絶縁膜をプラズマ化学気相成長
法によりオーバーハング形状に形成する工程と、（Ｃ）
前記第１の絶縁膜上に回転塗布法で第１の有機含有塗布
絶縁膜を形成する工程と、（Ｄ）回転除去法により前記
第１の有機塗布絶縁膜の一部を除去する工程と、（Ｅ）
前記第１の有機含有塗布絶縁膜を焼成する工程と、
（Ｆ）前記第１の絶縁膜及び第１の有機含有塗布絶縁膜
の上に回転塗布法で第２の有機含有塗布絶縁膜を形成す
る工程と、（Ｇ）前記第２の有機含有塗布絶縁膜を焼成
する工程と、（Ｈ）ドライエッチング法により前記第１
の有機含有塗布絶縁膜及び前記第２の有機含有塗布絶縁
膜の一部をエッチバックする工程と、（Ｉ）前記第１の
絶縁膜、前記第１の有機含有塗布絶縁膜、及び前記第２
の有機含有塗布絶縁膜の上に、第２の絶縁膜をプラズマ
化学気相成長法により形成する工程と、（Ｊ）化学的機
械研磨法により前記第２の絶縁膜を研磨し、表面を平坦
化する工程とを有することを特徴とする半導体装置の製
造方法、が提供される。
【００２７】また本発明によれば、上記半導体装置の製
造方法において（Ｊ）の工程の後に、さらに、（Ｋ）前
記第１の絶縁膜および前記第２の絶縁膜の所定部分をエ
ッチングし、前記下層配線に達するホールを形成する工
程と、（Ｌ）前記ホールを金属材料からなる膜で埋め込
む工程とを有することを特徴とする半導体装置の製造方
法、が提供される。
【００２８】これらの発明は、有機含有塗布絶縁膜の回
転塗布、回転除去を所定回数繰り返すことを特徴として
おり、１回の回転塗布では微細配線間にボイドが残存し
やすい場合に特に有効である。微細配線間にボイドが残
存しやすい場合とは、配線間の開口部が非常に小さい場
合や埋め込み性の劣る有機含有塗布絶縁膜材料を用いる
場合などである。本発明において、第一回目の有機含有
塗布絶縁膜の回転塗布とそれ以降の回転塗布との間で、
有機含有塗布絶縁膜材料の溶液の濃度を変えてもよい。
固形成分が減少すると、一回に塗れる膜厚は減少するが
埋め込み性は向上する。したがって第一回目の塗布にお
いて溶液の濃度を低くすることにより埋め込み性の向上
を図ることができる。
【００２９】なお上記発明において、前述したの効果
を得るため、（Ｈ）の工程におけるエッチバックを、前
記下層配線の上部で行い、かつ、前記第１の絶縁膜の上
部に形成された有機含有塗布絶縁膜が実質的に完全に除
去されるまで行うことが好ましい。
【００３０】本発明においては、回転塗布法で有機含有
塗布絶縁膜を形成する。回転塗布法とは、シリコン基板
を水平にセットし、下方から真空チャックにてシリコン
基板を吸着し、その表面に有機含有絶縁膜材料をアルコ
ールやケトン等の溶剤に溶かした溶液を滴下した後に、
回転することにより基板表面に均一な有機含有塗布絶縁
膜を形成する。回転数と回転時間を設定することで、膜
厚の制御を行う。有機ＳＯＧ膜の場合、含有材料として
は酸化シリコン材を母材として、有機系の側鎖、例え
ば、メチル基やエチル基、フェノール基等の側鎖を分子
内に持っている。酸化シリコン材の含有量が少ないほ
ど、比誘電率は減少する。回転除去法とは、一旦回転塗
布した有機含有絶縁膜に熱処理を加える前に、溶剤で回
転除去する方法である。
【００３１】また有機含有塗布絶縁膜の焼成は、最初、
ホットプレート上で、２００℃以下の熱処理により、溶
剤を蒸発させ、次に、熱処理炉で３５０℃以上の熱処理
により、有機含有絶縁膜材料を縮合し、固めるのが一般
的である。ホットプレート上での熱処理は数段に分かれ
ることが有るが、温度をステップごとに上げる方法が取
られる。
【００３２】
【発明の実施の形態】本発明において、（Ｂ）前記下層
配線表面及び前記絶縁膜表面を覆う第１の絶縁膜をプラ
ズマ化学気相成長法によりオーバーハング形状に形成す
る工程と、（Ｃ）前記第１の絶縁膜上に回転塗布法で第
１の有機含有塗布絶縁膜を形成する工程との間に、前記
第１の絶縁膜をスパッタエッチする工程を設けてもよ
い。
【００３３】このようにすることによって、例えば図１
（ｂ）に示すように下地の絶縁膜１０２が掘り下げら
れ、配線間に充分な量の低誘電率材料（有機ＳＯＧ膜）
を埋め込むことができる。これにより寄生容量の低減を
図ることができる。
【００３４】また本発明において、第１の絶縁膜を形成
する際のプラズマ化学気相成長法として、（ａ）モノシ
ラン（ＳｉＨ4）と、（ｂ）酸素もしくは酸素含有化合
物とを原料に用いたプラズマ化学気相成長法を用いるこ
とが好ましい。例えば、ＳｉＨ4とＯ2を原料としたプラ
ズマＣＶＤ法によりシリコン酸化膜を堆積する。このよ
うにすることによって容易にオーバーハング形状の第１
の絶縁膜を形成することができる。さらにプラズマＣＶ
Ｄ法としてシリコン基板に高周波電力を印加する高密度
プラズマＣＶＤ法を用いれば、より微細な配線間隔に対
しても所望のオーバーハング形状にて絶縁膜を成膜する
ことができる。
【００３５】本発明において、第１の絶縁膜は、シリコ
ン酸化膜、表面が窒化されたシリコン酸化膜、シリコン
酸窒化膜などとすることができる。表面が窒化されたシ
リコン酸化膜、またはシリコン酸窒化膜とすると、有機
含有塗布絶縁膜のエッチバック工程において下地となる
第１の絶縁膜と有機含有塗布絶縁膜との選択比を上げる
ことができ、より微細な配線間隔の多層配線構造を形成
することができる。
【００３６】本発明の半導体装置の製造方法は、下層配
線の間隔が狭い場合に特に有効である。すなわち、下層
配線の最小間隔が０．５μｍ以下の場合により有効であ
り、０．３５μｍ以下の場合にさらに有効である。
【００３７】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【００３８】（実施例１）図１及び図２は本発明の半導
体装置の製造方法における第１の実施例を説明するため
のものであり、半導体装置の製造工程順の断面図であ
る。
【００３９】まず、図１（ａ）に示すように、シリコン
基板１０１表面に所定の半導体素子（図示せず）を形成
後に、全面に下地絶縁膜として例えばＢＰＳＧ（Ｂｏｒ
ｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）膜等
を堆積した。次いでＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌｉｎｇ）法により焼き固めた絶縁膜１
０２を形成し、所要のコンタクトホール（図示せず）を
形成した。次に膜厚３０ｎｍ程度のチタン膜１０３、膜
厚１００ｎｍ程度の窒化チタン膜１０４、膜厚４５０ｎ
ｍ程度のアルミ−銅合金膜１０５及び膜厚５０ｎｍ程度
の窒化チタン膜１０６を順次にスパッタリング法で積層
して、膜厚約６３０ｎｍの積層金属膜を形成し、これを
公知の方法でパターニングして下層配線１０７ａから１
０７ｅを形成した。ここで、下層配線１０７ａ等のエッ
チング後に下地の絶縁膜１０２を０．２μｍ程度掘り下
げた（図１（ｂ））。これら下層配線１０７ａ等の最小
スペース間隔は約０．３μｍとした。このような部分で
の２つの下層配線に挟まれた空隙部のアスペクト比は最
大約２．８となる。
【００４０】次に図１（ｂ）に示すように、絶縁膜１０
２上及び下層配線１０７ａ等の上に平行平板型プラズマ
ＣＶＤ装置を用いて、第１シリコン酸化膜（第１の絶縁
膜）１０８を約３００ｎｍ堆積した。この際、第１シリ
コン酸化膜１０８の堆積条件として、ＳｉＨ4とＮ2Ｏを
原料とし、対向電極に１３．５６ＭＨｚの高周波電圧を
約０．８Ｗ／ｃｍ2印可した。また、成膜圧力を約２．
２Ｔｏｒｒ、ＳｉＨ4流量に対するＮ2Ｏの流量比を約２
０とした。さらに、膜成長時の基板温度を約４００℃に
保持した。この段階で、下層配線１０７ａ等の微細配線
間では、第１シリコン酸化膜１０８が下層配線の肩の部
分で出っ張りが出るために、オーバーハング形状とな
る。ＳｉＨ4を原料としたプラズマＣＶＤ法の場合、気
相での反応が主となり、ＴＥＯＳ（テトラエチルオルソ
シリケート）を原料とするプラズマＣＶＤ法に比べて、
極端なオーバーハング形状となる。ここで、オーバーハ
ング部どうしが接触しない程度に、微細配線間に溝を故
意に形成した。 通常、実際の配線パターン上に絶縁膜
を形成し、断面ＳＥＭ（二次電子像）観察により確認
し、膜厚等の条件を決定する。また、最小配線間隔は回
路・マスク設計の段階で決められており、世代ごとに条
件を変更する。この際、溝の開口部は、後の工程で有機
含有塗布絶縁膜１０９が埋め込める程度に開いていれば
良く、その間隔は有機含有塗布絶縁膜１０９の埋め込み
特性に応じて適宜設定される。
【００４１】次に、図１（ｃ）に示すように、全面に有
機含有塗布絶縁膜１０９を塗布・焼成した。有機含有塗
布絶縁膜１０９としては、日立化成工業社製の有機ＳＯ
Ｇ膜ＨＳＧ−２２０９Ｓ−Ｒ７を用いた。塗布後にホッ
トプレート上で約１４０℃、３分間と約２７５℃、３分
間の熱処理を行った。この後、熱処理炉を用いて４５０
℃、窒素雰囲気中で１時間の熱処理を行う。有機含有塗
布絶縁膜１０９は第１シリコン酸化膜１０８上では埋め
込み性が良く、微細な配線間にも埋め込むことができ
る。本実施例の場合は、幅５００ｎｍ程度とした。な
お、有機含有塗布絶縁膜は有機成分含有率が高いほど微
細な配線間への埋め込み性が向上する。これは、通常の
無機系ＳＯＧ膜の場合、分子の末端はシラノール結合
（Ｓｉ−ＯＨ）で終端されているために、下地シリコン
酸化膜との間に水素結合が容易に形成されるために却っ
て埋め込み性が悪化するのに対して、−ＣＨ3等の有機
成分を含有する有機含有塗布絶縁膜の場合、有機成分は
下地シリコン酸化膜に対して弾くために却って埋め込み
性が良くなるのである。有機成分含有率が非常に大きい
場合は、ＳＯＧ膜に、下地の凹凸形状に依存したまだら
模様が生じるが、この場合でも微細配線間内には有機含
有塗布絶縁膜が残存し完全に埋め込める。前述のように
低誘電率のＳＯＧ膜の埋め込みが特に必要とされるのは
配線間隔の狭い部分であるから、−ＣＨ3等の有機成分
は多い方が好ましい。なお埋め込み性及び濡れ性は溶液
中の固形成分にも依存する。固形成分が減少すると、一
回に塗れる膜厚は減少するが、埋め込み性は向上する。
【００４２】本実施例では、図１（ａ）の工程で絶縁膜
１０２を掘り下げたことと、図１（ｂ）での第１シリコ
ン酸化膜１０８がオーバーハング形状となっていること
から、微細配線間は十分な量の低誘電率有機含有塗布絶
縁膜１０９で埋め込まれる。このことで微細配線間の誘
電率の低下が図られる。
【００４３】次に図１（ｄ）に示すように、有機含有塗
布絶縁膜１０９の全面をエッチバックする。この際、Ｃ
Ｆ4等のフルオロカーボン系のガスにＯ2を導入すること
で、有機成分を含んだ有機含有塗布絶縁膜１０９を選択
的にエッチングすることができる。具体的には、平行平
板型エッチング装置を用いてＣ2Ｆ6とＯ2とＨｅからな
る混合ガスを導入し、これらの比を約５：１：１５にし
た。圧力を約２４０Ｐａとし、約２Ｗ／ｃｍのパワーで
全面エッチバックを行った。フルオロカーボン系のガス
流量に対するＯ2流量の比率を大きくするほど有機含有
塗布絶縁膜１０９はエッチングされやすくなり、エッチ
ングされない第１シリコン酸化膜１０８との間で高い選
択比が得られる。この選択比は、有機含有塗布絶縁膜１
０９の有機成分含有率が高いほど大きくなる。
【００４４】また、微細配線間の有機含有塗布絶縁膜１
１０ｃと１１０ｄ、１１０ｅでは、下地の第１シリコン
酸化膜１０８のオーバーハング形状によるマイクロロー
ディング効果のためにエッチバックされない。これに反
して、大面積の有機含有塗布絶縁膜（配線間隔の広い部
分）は、ほとんどエッチバックされる。その結果、大面
積部分では配線の側壁のみに有機含有塗布絶縁膜１１０
ａ、１１０ｂ、１１０ｆが残存する。この時、ヴィアホ
ールを形成する下層配線上の有機含有塗布絶縁膜を完全
にエッチバックし、かつ、積層配線構造を形成した場合
に下層配線が無い大面積の所でクラックが起こらない程
度にエッチバックを行えば良い。
【００４５】次に、図２（ｅ）に示すように、平行平板
型プラズマＣＶＤ装置を用いて、ＴＥＯＳとＯ2を原料
として、第１シリコン酸化膜１０８及び有機含有塗布絶
縁膜１１０ａから１１０ｆ上に第２シリコン酸化膜１１
１を約１．６μｍの膜厚で堆積した。ここで、第２シリ
コン酸化膜１１１内に「す」が残存しないようにして、
下層配線１０７ａ等の上面よりも高く、第２シリコン酸
化膜１１１を堆積した。
【００４６】その後、図２（ｆ）に示すように、化学的
機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）法を用いて、第２シリコ
ン酸化膜１１１を研磨し表面を平坦化した。この時、下
層配線１０７ａ等の上の第１シリコン酸化膜１０８と第
２シリコン酸化膜１１１の総膜厚を約８００ｎｍに残し
て研磨・平坦化した。その後、約４００℃の窒素雰囲気
中で約１０分間の熱処理を行い、第１シリコン酸化膜１
０８と有機含有塗布絶縁膜１１０ａ〜１１０ｆ、第２シ
リコン酸化膜１１２からなる平坦化された層間絶縁膜１
２０を形成した。次に、フォトリソグラフィー技術及び
ドライエッチング技術を用いて、下層配線１０７ｂと１
０７ｄ上にヴィアホール１１３ａと１１３ｂを形成し
た。この時、ヴィアホール底部の窒化チタン膜１０６を
完全に除去し、アルミ−銅合金膜１０５の表面を露出さ
せた。
【００４７】最後に、図２（ｇ）に示すように、スパッ
タ法を用いて全面にチタン膜１１４及び窒化チタン膜１
１５を形成した後、ＣＶＤ法により全面にタングステン
膜を堆積し、ついで、全面エッチバックを行うことによ
りヴィアホール１１３ａと１１３ｂ内にのみタングステ
ン膜１１６ａと１１６ｂを埋め込んだ状態とした。次
に、スパッタ法を用いてアルミニウム−銅合金膜１１
７、窒化チタン膜１１８を形成した後、フォトリソグラ
フィー技術及びドライエッチング技術を用いて上層配線
１１９を形成することにより、２層配線構造を有する半
導体装置を完成した。作製された半導体装置は、ヴィア
不良やクラックの発生が認められなかった。
【００４８】本実施例の場合、図１（ｂ）において、Ｓ
ｉＨ4とＮ2Ｏを原料として、平行平板型プラズマＣＶＤ
装置を用いて、第１シリコン酸化膜１０８を堆積した
が、オーバーハング形状を示すシリコン酸化膜ならばど
のような方法でも良い。例えば、高密度プラズマＣＶＤ
法により、ＳｉＨ4とＯ2を原料として、シリコン酸化膜
を堆積しても良い。この場合、堆積条件としては、シリ
コン基板１０１に１３．５６ＭＨｚの高周波電圧を約
１．０Ｗ／ｃｍ2印可する。また、高周波電力のソース
パワーを約３０００Ｗ、圧力を約６ｍＴｏｒｒ、ＳｉＨ
4流量に対するＯ2流量比を約２．０とする。この場合で
も、微細配線間にはオーバーハング形状のシリコン酸化
膜を形成することができる。
【００４９】また本実施例では、図１（ｂ）において微
細配線間で上部が接触しない場合の例を示したが、上部
が接触し、配線間にボイドが生じても問題ではない。上
部が接触した場合、微細配線間の溝を開口するためにＡ
ｒスパッタエッチングを行う。Ａｒスパッタエッチング
は例えば以下のようにして行う。平行平板型プラズマ処
理装置を用いてＡｒを導入し、チャンバー内圧力約２０
ｍＴｏｒｒで基板電極側に１３．５６ＭＨｚの高周波電
圧を約１．０Ｗ／ｃｍ2印可する。さらに、ＣＦ4等のフ
ルオロカーボン系のガスを導入して、反応性イオンエッ
チバックを行っても良い。この場合、全面でエッチバッ
クが起こるために、全面での膜減りが発生する。
【００５０】また本実施例の場合、図２（ｅ）におい
て、平行平板型プラズマＣＶＤ装置を用いて、ＴＥＯＳ
とＯ2を原料として、第２シリコン酸化膜を形成した
が、「す」が残存しなければどのような方法でも良い。
例えば、基板に高周波電力を印可する高密度プラズマＣ
ＶＤ法により、ＳｉＨ4とＯ2とＡｒを原料として、第２
シリコン酸化膜１１１を堆積しても良い。以下、堆積条
件の一例を示す。シリコン基板１０１に１３．５６ＭＨ
ｚの高周波電圧を印可する。また、高周波電力のソース
パワーを約３０００Ｗ、基板に印可する高周波電源のパ
ワーを約７．５Ｗ／ｃｍ2、圧力を約６ｍＴｏｒｒ、Ｓ
ｉＨ4流量に対するＯ2流量比を約１．４とする。
【００５１】（実施例２）図３は本発明の半導体装置の
製造方法において第２の実施例を説明するための工程断
面図である。本実施例は、有機含有塗布絶縁膜の塗布時
に回転塗布と回転除去を繰り返すことを特徴としてい
る。本実施例に示す方法は、１回の回転塗布では微細配
線間にボイドが残存してしまう場合、例えば、下地の第
１シリコン酸化膜１０８が微細配線間の開口部が非常に
小さいか、有機含有塗布絶縁膜３０１の埋め込み性が悪
い場合に有効な方法である。具体的には、下地の第１シ
リコン酸化膜１０８が微細配線間の開口部が５００ｎｍ
以下と小さい場合や、有機含有塗布絶縁膜３０１の粘性
が高い場合に有効である。
【００５２】本実施例では、まず実施例１の図１（ａ）
及び図１（ｂ）と同じ工程を行った。すなわち、図１
（ａ）と同じ方法で下地の微細配線の形成および第１シ
リコン酸化膜の形成を行った。
【００５３】次いで図３（ａ）に示すように、全面に有
機含有塗布絶縁膜３０１を回転塗布した。有機含有塗布
絶縁膜３０１としては、Ａｌｌｉｅｄ Ｓｉｇｎａｌ社
製の有機絶縁膜ＦＬＡＲＥ １．０（Ｆｌｕｉｒｉｎａ
ｔｅｄ Ｐｏｌｙ ａｒｙｌｅｔｈｅｒ）を用いる。塗
布した段階で、微細配線間にボイド３０２ａ及び３０２
ｂ、３０２ｃが形成され、このままホットプレートと炉
で焼成するとこれらのボイドが残存してしまう。そこで
図３（ｂ）に示すように、有機含有塗布絶縁膜３０１の
塗布直後に、溶剤で回転除去した。回転除去の特性とし
て、微細な配線間の有機含有塗布膜は除去できないが、
広いパターン上、又はパターンが無い上では、有機含有
塗布膜はすべて取り去ることができる。このため、微細
配線間には第１有機含有塗布絶縁膜３０３ｄと３０３
ｅ、３０３ｆが残存する。一方、下層配線の無い広い平
坦部分では、第１有機含有塗布絶縁膜３０３ａと３０３
ｂ、３０３ｃ、３０３ｇが下層配線１０７ａと１０７ｂ
と１０７ｅの側壁部の隅に残存する。ここで、一回の回
転塗布と回転除去を行っても微細配線間にボイドが残存
する場合は、数度、回転塗布と回転除去を繰り返すこと
によりボイドを完全に除去することができる。
【００５４】上記のようにして回転塗布を行った後、ホ
ットプレート上で約８０℃、１分間と約１１０℃、１分
間、約１５０℃、１分間の熱処理を行う。この後、熱処
理炉を用いて室温で入出炉を行い、４００℃、窒素雰囲
気中、１時間の熱処理を行った。
【００５５】次に、図３（ｃ）に示すように、全面に第
２有機含有塗布絶縁膜３０４を塗布・焼成した。第２有
機含有塗布絶縁膜３０４としては、シューマッカー社製
の有機絶縁膜ＰＡＥ２（Ｐｏｌｙ ａｒｙｌｅｔｈｅ
ｒ）を用いて、塗布後にホットプレート上で約８０℃、
２分間と約２８０℃、２分間の熱処理を行った。この
後、熱処理炉を用いて４２５℃、２０％酸素含有窒素雰
囲気中、２０分間の熱処理を行った。この段階で、実施
例１の図１（ｃ）における有機含有塗布絶縁膜１０９
が、図３（ｂ）、（ｃ）においては、第１有機含有塗布
絶縁膜３０３ａ〜３０３ｇと第２有機含有塗布絶縁膜３
０４の二層になっている。
【００５６】図３（ｂ）において有機含有塗布溶液中の
固形含有量を非常に小さい状態にしても、上記と同様の
結果となる。この場合、塗布溶液の特性より下地パター
ンに起因する塗布むらが生じるが、微細な配線間には着
実に第１有機含有塗布絶縁膜３０３ｄと３０３ｅ、３０
３ｆが残存する。なおこの方法をとる場合、第２有機含
有塗布絶縁膜３０４は有機含有塗布溶液中の固形含有量
は通常レベルとすることが好ましい。すなわち第１有機
含有塗布絶縁膜３０３ａ〜３０３ｇと第２有機含有塗布
絶縁膜３０４で固形含有量を変えることが好ましい。
【００５７】その後、実施例１の図１（ｄ）以降と同様
の工程を経て２層配線構造を有する半導体装置を完成し
た。
【００５８】（実施例３）実施例３は、有機含有塗布絶
縁膜のエッチバック工程において下地となる第１の絶縁
膜と有機含有塗布絶縁膜との選択比を上げることを目的
としたものである。本実施例では下地の第１シリコン酸
化膜を表面窒化することにより選択比の向上を図ってい
る。
【００５９】図４は図１（ａ）及び図１（ｂ）と同じ工
程が終わった後の工程断面図である。すなわち下地の微
細配線の形成方法は図１（ａ）と同じで、第１シリコン
酸化膜の形成方法は図１（ｂ）と同じである。本実施例
は図１（ｂ）と図１（ｃ）の間に図４の工程を加えるこ
とを特徴としている。
【００６０】本実施例では、図１（ａ）及び図１（ｂ）
に示す工程の後、図４に示すように第１シリコン酸化膜
上の全面に窒素プラズマ４０１により窒化処理を施し、
窒化された第１シリコン酸化膜４０２を形成した。窒素
プラズマ発生条件としては、誘導結合型プラズマ発生装
置を用い、圧力約１０ｍｔｏｒｒ下、窒素（Ｎ2）流量
約２００ｓｃｃｍで、ソースパワーを３０００Ｗとし
た。基板には、約０．３Ｗ／ｃｍ2の高周波電力を印加
した。基板に印加した高周波周波数は２ＭＨｚを用い
た。処理時間は約３００ｓｅｃである。この条件でシリ
コン基板では約５ｎｍ窒化した。プラズマＣＶＤ成長法
によるシリコン酸化膜の場合は、最表面部分の窒素濃度
が高く、深さ方向にしたがって窒素濃度は減少した。そ
の結果、表面から約１０ｎｍが窒化される。
【００６１】この後、図１（ｃ）と同様に、全面に有機
含有塗布絶縁膜を形成し、全面で有機含有塗布絶縁膜の
エッチバックを行った。この場合、下地シリコン酸化膜
の表面が窒化しているために、ドライエッチングレート
が処理を施していないシリコン酸化膜に比べて低いとい
う利点がある。この効果のために、エッチバック時の下
地シリコン酸化膜の膜減りが少なく、第１シリコン酸化
膜の膜厚を小さくすることができる。したがって本実施
例に示す方法は、きわめて狭い微細配線間に対して特に
有効である。なお、窒化をすることで誘電率の増加が懸
念されるが、下地シリコン酸化膜の表面しか窒化されな
いので微細配線間の側壁は窒化されず、微細配線間の誘
電率の増加には繋がらない。
【００６２】その後、実施例１の図１（ｄ）以降と同様
の工程を経て２層配線構造を有する半導体装置を完成し
た。作製された半導体装置は、ヴィア不良やクラックの
発生が認められなかった。
【００６３】（実施例４）実施例４は、有機含有塗布絶
縁膜のエッチバック工程において下地となる第１の絶縁
膜と有機含有塗布絶縁膜との選択比を上げることを目的
としたものである。本実施例では下地となる第１の絶縁
膜として、第１シリコン酸化膜に代えシリコン酸窒化膜
を用いることにより選択比の向上を図っている。
【００６４】図５は図１の（ａ）と同じ工程を終了した
後の工程断面図である。すなわち、下地の微細配線の形
成は図１（ａ）と同様にして行い、次いで図５に示す工
程に移る。すなわち、絶縁膜１０２上及び下層配線１０
７ａ等上に平行平板型プラズマＣＶＤ装置を用いて、シ
リコン酸窒化膜５０１を約３００ｎｍ堆積した。この
際、シリコン酸窒化膜５０１堆積条件として、ＳｉＨ4
とＮＨ3、Ｎ2Ｏ、Ｎ2を原料とし、基板側の電極には２
５０ＫＨｚの高周波電圧を約０．２Ｗ／ｃｍ2印可し、
対向電極に１３．５６ＭＨｚの高周波電圧を約０．４Ｗ
／ｃｍ2印可した。また、成膜圧力を約２Ｔｏｒｒ、Ｓ
ｉＨ4流量に対するＮＨ3、Ｎ2Ｏ、Ｎ2のそれぞれの流量
比を約１：６：１．５：４とした。さらに、さらに、膜
成長時の基板温度を約４００℃に保持した。この条件
で、屈折率は約１．８４、膜応力は圧縮側に約１．０×
１０9ｄｙｎｅ／ｃｍ2の、均一性の良いシリコン酸窒化
膜５０１が得られた。この段階で、下層配線１０７ａ等
の微細配線間ではシリコン酸窒化膜５０１が下層配線の
肩の部分で出っ張りが生じ、オーバーハング形状とな
る。シリコン酸化膜中に窒素を含むことで、その後の有
機含有塗布絶縁膜のエッチバック時にドライエッチング
レートが処理を施していないシリコン酸化膜に比べて低
いという利点がある。この効果のために、エッチバック
時の膜減りが少なく、第１シリコン酸化膜の膜厚を小さ
くすることができる。また、膜自身が深さ方向に均質に
なっているため、上記第３の実施例よりもさらに狭い微
細配線間にも適用することができるという利点がある。
しかし、微細配線間の側壁もシリコン酸窒化膜となるた
めに、微細配線間の誘電率という点では、上記第３の実
施例に比べて誘電率は若干上昇する。
【００６５】プラズマＣＶＤ法によるＳｉＨ4を原料と
したシリコン酸窒化膜の場合、形成条件において、Ｎ2
Ｏの流量比率を減らすと、シリコン酸窒化膜中の窒素含
有量は上昇し、ＳｉＨ4を原料としたプラズマＣＶＤ法
のシリコン酸化膜に比べて、さらに極端なオーバーハン
グ形状となる。よって、微細配線間の側壁には、シリコ
ン酸窒化膜は付きにくいという利点となる。
【００６６】この後、図１（ｃ）と同様、全面に有機含
有塗布絶縁膜を形成し、全面で有機含有塗布絶縁膜のエ
ッチバックを行った。その後、実施例１の図１（ｄ）以
降と同様の工程を経て２層配線構造を有する半導体装置
を完成した。作製された半導体装置は、ヴィア不良やク
ラックの発生が認められなかった。
【００６７】なお、上記の各実施例では２層構造の例の
みを示したが、３層以上の多層構造にも適用できること
はいうまでもない。
【００６８】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は第１の絶縁膜をプラズマ化学気相成長法
によりオーバーハング形状に形成するため、微細配線間
のみに低誘電率の有機絶縁膜を埋め込むことができる。
このためビアホール側壁に有機絶縁膜が露出せず、ポイ
ズンドビアの発生を効果的に防止できる。また配線間隔
の広い部分には側壁部のみに有機ＳＯＧ膜が形成された
状態となるため、良好なクラック耐性を示す。
【００６９】また本発明の半導体装置の製造方法は、Ｃ
ＭＰによりチップサイズの平坦性を充分に得ることがで
きるため、フォーカスマージンを稼ぐ必要が無く、従来
よりも微細な配線及びヴィアホールを形成することがで
きる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための工程断
面図（前半）である。
【図２】本発明の第１の実施例を説明するための工程断
面図（後半）である。
【図３】本発明の第２の実施例を説明するための工程断
面図である。
【図４】本発明の第３の実施例を説明するための工程断
面図である。
【図５】本発明の第４の実施例を説明するための工程断
面図である。
【図６】第１の従来技術を説明するための工程断面図で
ある。
【図７】第２の従来技術を説明するための工程断面図で
ある。
【符号の説明】
１０１ シリコン基板 １０２ 絶縁膜 １０３ チタン膜 １０４ 窒化チタン膜 １０５ アルミ−銅合金膜 １０６ 窒化チタン膜 １０７ａ〜ｅ 下層配線 １０８ 第１シリコン酸化膜 １０９ 有機含有塗布絶縁膜 １１０ａ〜ｆ 有機含有塗布絶縁膜 １１１ 第２シリコン酸化膜 １１２ 第２シリコン酸化膜 １１３ａ、ｂ ヴィアホール １１４ チタン膜 １１５ 窒化チタン膜 １１６ａ、ｂ タングステン膜 １１７ アルミニウム−銅合金膜 １１８ 窒化チタン膜 １１９ 上層配線 １２０ 層間絶縁膜 ３０１ 第１有機含有塗布絶縁膜 ３０２ａ〜ｃ ボイド ３０３ａ〜ｇ 第１有機含有塗布絶縁膜 ３０４ 第２有機含有塗布絶縁膜 ４０１ 窒素プラズマ ４０２ 窒化された第１シリコン酸化膜 ５０１ シリコン酸窒化膜 ６０１ シリコン基板 ６０２ 絶縁膜 ６０３ａ〜ｃ 下層配線 ６０４ 第１シリコン酸化膜 ６０５ 有機含有スピンオングラス膜 ６０６ 第２シリコン酸化膜 ６０７ フォトレジスト ６０８ａ、ｂ ヴィアホール ６０９ 酸素プラズマ ６１０ チタン膜 ６１１ 窒化チタン膜 ６１２ タングステン膜 ６１３ａ，６１３ｂ ボイド ６１４ クラック ６１５ 層間絶縁膜 ７０１ シリコン基板 ７０２ 絶縁膜 ７０３ 金属導線 ７０４ 第１酸化物上層部 ７０６ 酸化物ライナー ７０７ 低誘電率膜 ７０８ 低誘電率膜 ７０９ 第２酸化物上層部 ７１０ 層間絶縁膜

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 （Ａ）半導体基板上に絶縁膜を形成した
    後、該絶縁膜を介して複数の下層配線を形成する工程
    と、（Ｂ）前記下層配線表面及び前記絶縁膜表面を覆う
    第１の絶縁膜をプラズマ化学気相成長法によりオーバー
    ハング形状に形成する工程と、（Ｃ）前記第１の絶縁膜
    上に回転塗布法で有機含有塗布絶縁膜を形成する工程
    と、（Ｄ）前記有機含有塗布絶縁膜を焼成する工程と、
    （Ｅ）ドライエッチング法により前記有機含有塗布絶縁
    膜の一部をエッチバックする工程と、（Ｆ）前記第１の
    絶縁膜上及び前記有機含有塗布絶縁膜上に第２の絶縁膜
    をプラズマ化学気相成長法により形成する工程と、
    （Ｇ）化学的機械研磨法により前記第２の絶縁膜を研磨
    し、表面を平坦化する工程とを有することを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 （Ｇ）の工程の後に、さらに、（Ｈ）前
    記第１の絶縁膜および前記第２の絶縁膜の所定部分をエ
    ッチングし、前記下層配線に達するホールを形成する工
    程と、（Ｉ）前記ホールを金属材料で埋め込む工程とを
    有することを特徴とする請求項１に記載の半導体装置の
    製造方法。
  3. 【請求項３】 （Ｅ）の工程におけるエッチバックを、
    前記下層配線の上部で、前記第１の絶縁膜の上部に形成
    された有機含有塗布絶縁膜が実質的に完全に除去される
    まで行うことを特徴とする請求項１または２に記載の半
    導体装置の製造方法。
  4. 【請求項４】 （Ａ）半導体基板上に絶縁膜を形成した
    後、該絶縁膜を介して複数の下層配線を形成する工程
    と、（Ｂ）前記下層配線表面及び前記絶縁膜表面を覆う
    第１の絶縁膜をプラズマ化学気相成長法によりオーバー
    ハング形状に形成する工程と、（Ｃ）前記第１の絶縁膜
    上に回転塗布法で第１の有機含有塗布絶縁膜を形成する
    工程と、（Ｄ）回転除去法により前記第１の有機塗布絶
    縁膜の一部を除去する工程と、（Ｅ）前記第１の有機含
    有塗布絶縁膜を焼成する工程と、（Ｆ）前記第１の絶縁
    膜及び第１の有機含有塗布絶縁膜の上に回転塗布法で第
    ２の有機含有塗布絶縁膜を形成する工程と、（Ｇ）前記
    第２の有機含有塗布絶縁膜を焼成する工程と、（Ｈ）ド
    ライエッチング法により前記第１の有機含有塗布絶縁膜
    及び前記第２の有機含有塗布絶縁膜の一部をエッチバッ
    クする工程と、（Ｉ）前記第１の絶縁膜、前記第１の有
    機含有塗布絶縁膜、及び前記第２の有機含有塗布絶縁膜
    の上に、第２の絶縁膜をプラズマ化学気相成長法により
    形成する工程と、（Ｊ）化学的機械研磨法により前記第
    ２の絶縁膜を研磨し、表面を平坦化する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 （Ｊ）の工程の後に、さらに、（Ｋ）前
    記第１の絶縁膜および前記第２の絶縁膜の所定部分をエ
    ッチングし、前記下層配線に達するホールを形成する工
    程と、（Ｌ）前記ホールを金属材料からなる膜で埋め込
    む工程とを有することを特徴とする請求項４に記載の半
    導体装置の製造方法。
  6. 【請求項６】 （Ｈ）の工程におけるエッチバックを、
    前記下層配線の上部で、前記第１の絶縁膜の上部に形成
    された有機含有塗布絶縁膜が実質的に完全に除去される
    まで行うことを特徴とする請求項４または５に記載の半
    導体装置の製造方法。
  7. 【請求項７】 （Ｂ）の工程と（Ｃ）の工程の間に、前
    記第１の絶縁膜をスパッタエッチする工程を有すること
    を特徴とする請求項１乃至６いずれかに記載の半導体装
    置の製造方法。
  8. 【請求項８】 前記第１の絶縁膜を形成する際の前記プ
    ラズマ化学気相成長法は、（ａ）モノシラン（Ｓｉ
    Ｈ4）と、（ｂ）酸素もしくは酸素含有化合物とを原料
    に用いたプラズマ化学気相成長法であることを特徴とす
    る請求項１乃至７いずれかに記載の半導体装置の製造方
    法。
  9. 【請求項９】 前記第１の絶縁膜が、表面が窒化された
    シリコン酸化膜であることを特徴とする請求項１乃至８
    いずれかに記載の半導体装置の製造方法。
  10. 【請求項１０】 前記第１の絶縁膜が、シリコン酸窒化
    膜であることを特徴とする請求項１乃至９いずれかに記
    載の半導体装置の製造方法。
  11. 【請求項１１】 前記下層配線の最小間隔が０．５μｍ
    以下である請求項１乃至１０いずれかに記載の半導体装
    置の製造方法。
JP05969098A 1998-03-11 1998-03-11 半導体装置の製造方法 Expired - Fee Related JP3362662B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP05969098A JP3362662B2 (ja) 1998-03-11 1998-03-11 半導体装置の製造方法
KR1019990007927A KR100346294B1 (ko) 1998-03-11 1999-03-10 반도체 장치의 제조 방법
TW088103679A TW396509B (en) 1998-03-11 1999-03-10 Method for making semiconductor device
US09/268,507 US6271119B1 (en) 1998-03-11 1999-03-11 Method for making semiconductor device
CN99102968A CN1229273A (zh) 1998-03-11 1999-03-11 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05969098A JP3362662B2 (ja) 1998-03-11 1998-03-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11260815A true JPH11260815A (ja) 1999-09-24
JP3362662B2 JP3362662B2 (ja) 2003-01-07

Family

ID=13120471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05969098A Expired - Fee Related JP3362662B2 (ja) 1998-03-11 1998-03-11 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6271119B1 (ja)
JP (1) JP3362662B2 (ja)
KR (1) KR100346294B1 (ja)
CN (1) CN1229273A (ja)
TW (1) TW396509B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010113458A (ko) * 2000-06-16 2001-12-28 다니구찌 이찌로오, 기타오카 다카시 반도체 장치의 제조 방법, 반도체 장치의 제조 방법에사용되는 매립 재료 및 반도체 장치
US6812128B2 (en) 2002-10-03 2004-11-02 Oki Electric Industry Co., Ltd. Method of manufacturing multilayer structured semiconductor device
JP2006116840A (ja) * 2004-10-22 2006-05-11 Sony Corp 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法
JP2006148046A (ja) * 2004-11-24 2006-06-08 Hynix Semiconductor Inc 半導体素子の製造方法
KR100744104B1 (ko) * 2001-06-01 2007-08-01 주식회사 하이닉스반도체 콘택 형성 방법
JP2012182256A (ja) * 2011-02-28 2012-09-20 Nichia Chem Ind Ltd 発光装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472307B1 (en) * 2000-01-27 2002-10-29 Agere Systems Guardian Corp. Methods for improved encapsulation of thick metal features in integrated circuit fabrication
US7026172B2 (en) * 2001-10-22 2006-04-11 Promos Technologies, Inc. Reduced thickness variation in a material layer deposited in narrow and wide integrated circuit trenches
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
KR100869357B1 (ko) * 2002-05-17 2008-11-19 주식회사 하이닉스반도체 공극 발생을 최소화할 수 있는 반도체소자 제조방법
KR100471411B1 (ko) * 2002-06-29 2005-03-10 주식회사 하이닉스반도체 플러그 심을 억제할 수 있는 반도체소자 제조방법
US7153776B2 (en) * 2002-11-27 2006-12-26 International Business Machines Corporation Method for reducing amine based contaminants
JP2005150151A (ja) * 2003-11-11 2005-06-09 Seiko Epson Corp 半導体装置の絶縁膜形成方法及び半導体装置
KR100930874B1 (ko) * 2005-06-10 2009-12-10 (주)아모레퍼시픽 유기 또는 무기 입자의 표면이 발수성 극박막 층으로표면개질된 분체의 제조방법
JP4793927B2 (ja) 2005-11-24 2011-10-12 東京エレクトロン株式会社 基板処理方法及びその装置
JP2008294123A (ja) * 2007-05-23 2008-12-04 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US8076778B2 (en) * 2009-09-30 2011-12-13 Macronix International Co., Ltd. Method for preventing Al-Cu bottom damage using TiN liner
CN109683412A (zh) 2019-01-29 2019-04-26 深圳市华星光电技术有限公司 阵列基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243402A (ja) * 1992-03-03 1993-09-21 Nec Corp 半導体装置の製造方法
JP2643793B2 (ja) 1993-09-14 1997-08-20 日本電気株式会社 半導体装置及びその製造方法
JPH07169833A (ja) * 1993-12-14 1995-07-04 Nec Corp 半導体装置及びその製造方法
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
JPH09139431A (ja) * 1995-11-15 1997-05-27 Nec Corp 半導体装置とその製造方法
JPH09246374A (ja) * 1996-03-05 1997-09-19 Hitachi Ltd 多層配線構造体及びその製造方法
JPH09306988A (ja) * 1996-03-13 1997-11-28 Sony Corp 多層配線の形成方法
KR100236052B1 (ko) * 1996-11-20 1999-12-15 김영환 반도체장치의 다층배선 형성방법
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010113458A (ko) * 2000-06-16 2001-12-28 다니구찌 이찌로오, 기타오카 다카시 반도체 장치의 제조 방법, 반도체 장치의 제조 방법에사용되는 매립 재료 및 반도체 장치
KR100744104B1 (ko) * 2001-06-01 2007-08-01 주식회사 하이닉스반도체 콘택 형성 방법
US6812128B2 (en) 2002-10-03 2004-11-02 Oki Electric Industry Co., Ltd. Method of manufacturing multilayer structured semiconductor device
JP2006116840A (ja) * 2004-10-22 2006-05-11 Sony Corp 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法
JP4617824B2 (ja) * 2004-10-22 2011-01-26 ソニー株式会社 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法
JP2006148046A (ja) * 2004-11-24 2006-06-08 Hynix Semiconductor Inc 半導体素子の製造方法
JP2012182256A (ja) * 2011-02-28 2012-09-20 Nichia Chem Ind Ltd 発光装置

Also Published As

Publication number Publication date
CN1229273A (zh) 1999-09-22
KR19990077752A (ko) 1999-10-25
TW396509B (en) 2000-07-01
US6271119B1 (en) 2001-08-07
KR100346294B1 (ko) 2002-07-26
JP3362662B2 (ja) 2003-01-07

Similar Documents

Publication Publication Date Title
KR100350811B1 (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
US6479380B2 (en) Semiconductor device and manufacturing method thereof
JP3362662B2 (ja) 半導体装置の製造方法
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US6265321B1 (en) Air bridge process for forming air gaps
KR100421055B1 (ko) 반도체 소자의 금속배선 형성방법
US7501339B2 (en) Methods for making dual-damascene dielectric structures
JP2973905B2 (ja) 半導体装置の製造方法
JP2001077196A (ja) 半導体装置の製造方法
KR20050114035A (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
JPH07201997A (ja) 集積回路及びその製造方法
KR100292403B1 (ko) 반도체소자의층간절연막및그제조방법
JPH10112503A (ja) 半導体装置の製造方法
US5821162A (en) Method of forming multi-layer wiring utilizing SOG
JP3399154B2 (ja) 積層絶縁膜のプラズマエッチング方法
US6376367B1 (en) Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
JP2001118928A (ja) 集積回路の製造方法
JPH1140669A (ja) 多層配線構造とその製造方法
JP2000306999A (ja) 半導体装置およびその製造方法
KR100497206B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100367499B1 (ko) 반도체소자의제조방법
US7482278B1 (en) Key-hole free process for high aspect ratio gap filling with reentrant spacer
TW423105B (en) Manufacturing method of dual damascene structure
KR100380281B1 (ko) 반도체 장치의 비아홀 형성 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees