JPH07201997A - 集積回路及びその製造方法 - Google Patents
集積回路及びその製造方法Info
- Publication number
- JPH07201997A JPH07201997A JP6301868A JP30186894A JPH07201997A JP H07201997 A JPH07201997 A JP H07201997A JP 6301868 A JP6301868 A JP 6301868A JP 30186894 A JP30186894 A JP 30186894A JP H07201997 A JPH07201997 A JP H07201997A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- layer
- depositing
- glass
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000011521 glass Substances 0.000 claims abstract description 31
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 95
- 238000000151 deposition Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 37
- 239000011229 interlayer Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 4
- 239000005368 silicate glass Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 abstract description 8
- 239000000126 substance Substances 0.000 abstract 1
- 239000011800 void material Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 238000005336 cracking Methods 0.000 description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
良。 【構成】 集積回路の平坦化を行なう改良した方法を提
供する。本方法によれば、第一スピンオンガラス層を付
着形成した後に、低温酸化物層を付着形成し、更にその
上に第二スピンオンガラス層を付着形成させる。
Description
方法に関するものであって、更に詳細には、集積回路の
製造における層間誘電体の製造方法及び構成に関するも
のである。
する場合に高度の平坦化を行なうことが必要である。所
望のレベルの表面平坦性を得るために、業界において
は、スピンオンガラスを付与し、次いでグローバル即ち
全体的なエッチバックを行なうことが広く行なわれてい
る。尚、スピンオンガラス付着は「ゾル−ゲル」プロセ
スの一例であり、それは長年の間半導体業界において使
用されている。未処理のスピンオンガラス物質(多数の
調合物として入手可能である)は流体物質(実際にはゲ
ル)である。その流体物質をウエハの表面上にコーティ
ングさせた後に、ウエハを高速で回転させて過剰な物質
を投げ飛ばす。該物質の表面張力及び付着力が制御され
た厚さを有する平坦な即ち平坦化された表面を与える。
次いで、その液体物質をベーキングして溶媒を取除き安
定な固体のシリゲートガラスを与える。この点に関して
は、例えば、Dauksher et al.著「進化
した二重ポリBiCMOSプロセスに関する前金属誘電
体平坦化のための3つの「低Dt」オプション(Thr
ee ’low Dt’ options for p
lanarizing the pre−metal
dielectricon an advanced
double poly Bicmos proces
s)」、139ジャーナル・オブ・エレクトロケミカル
・ソサエティ、532−6(1992)の文献を参照す
ると良い。
及びSOGエッチバック技術は、平坦性がなかったり又
はSOG亀裂のために高いアスペクト比を有するトポロ
ジィ即ち地形的特徴が存在する多様な状態においては不
適切である。多くの場合において、以下のシーケンスに
おいて単一又は二重のSOG付着及びエッチバックステ
ップによって厳しいトポロジィの有効な平坦化を行なう
ことが可能である。
に誘電体層を付与し、且つ(b)SOG層を付与し且つ
SOGをキュア即ち硬化し、(c)SOGの第二層を付
与し且つSOGを硬化し(オプション)、且つ(d)S
OGのエッチバックを行なう。
SOGの体積が非常に大きな場合には、平坦化及び平坦
化の後の処理期間中におけるSOGの収縮によって不所
望の亀裂又はボイド(空胴)が形成されることがある。
従来技術の欠点を解消し、改良された集積回路の平坦化
技術を提供することを目的とする。
は、以下の操作を行なうことによってSOG亀裂発生の
問題を緩和させようとしている。
ョン)、(b)SOG層を付与し、SOGを硬化し(従
来技術における如く)、(c)SOGと誘電体との間の
エッチバック選択性を調節するために、ドーパントを有
するか又は有しない状態で誘電体層(例えば、TEOS
/オゾン付着、又は単純なプラズマで向上させたTEO
S、又プラズマで向上させたシラン酸化物)を使用する
ことが可能である。1000Å乃至5000Åの間の厚
さを使用することが可能である。尚、TEOSはテトラ
エトキシシランであって、気相から酸化物を付着形成さ
せる一般的な供給材料である。
SOGを硬化させ、且つ(e)SOGのエッチバックを
行なう。
又はボイドを発生する蓋然性のある箇所において第一S
OG層と第二SOG層との間に誘電体層を設けている。
これにより信頼性を向上させている。下側に存在する装
置のフィールド反転や又はホットキャリア注入の増大等
の不所望の影響を回避するために第一SOG層の厚さを
減少させることが可能である。尚、ホットキャリア注入
の増大に関しては、例えば、Lifshitz et
al.著「層間誘電体としてのスピンオンガラスの存在
におけるMOSトランジスタのホットキャリア経時変化
(Hot−carrier aging of the
MOS transistor inthe pre
sence of spin−on−glass as
the interlevel dielectri
c)」、12 IEEE エレクトロン・デバイス・レ
ターズ140−2(1991年3月)の文献を参照する
と良い。
が形成される。この正の勾配のために段差被覆が向上さ
れる。
体は亀裂に対し改善された耐久性を有しており、且つ厚
いスピンオンガラス層のその他の不所望な硬化に対して
も改善された耐久性を有している。
の製造方法が提供され、その方法は、部分的に製造した
集積回路構成体を用意し、スピンオンガラスを付与し且
つ硬化させて第一誘電体層を形成し、真空条件下におい
て誘電体物質を付着形成させて前記第一誘電体層上に第
二誘電体層を形成し、スピンオンガラスを付与し且つ硬
化させて前記第一及び第二誘電体層の上の第三誘電体層
を包含する誘電体積層体を形成し、全体的なエッチバッ
クを行なって前記部分的に製造した構成体の高い位置か
ら前記誘電体積層体を実質的に除去し、層間誘電体を付
着形成し、前記層間誘電体の所定の位置に孔をエッチン
グ形成し、メタリゼーション層を付着形成し且つパター
ン形成して前記孔を介しての接続部を包含する所望のパ
ターンの接続部を形成する、上記各ステップを有してい
る。
の製造方法が提供され、その方法は、部分的に製造した
集積回路構成体を用意し、スピンオンガラスを付与し且
つ硬化させて第一誘電体層を形成し、真空条件下におい
て二酸化シリコンを付着形成して前記第一誘電体層の上
に第二誘電体層を形成し、スピンオンガラスを付与し且
つ硬化させて前記第一及び第二誘電体層の上の第三誘電
体層を包含する誘電体積層体を形成し、全体的なエッチ
バックを行なって前記部分的に製造した構成体の高い位
置から前記誘電体積層体を実質的に除去し、層間誘電体
を付着形成し、前記層間誘電体の所定の位置に孔をエッ
チング形成し、メタリゼーション層を付着形成し且つパ
ターン形成して前記孔を介しての接続部を包含する所望
のパターンの接続部を形成する、上記各ステップを有し
ている。
の製造方法が提供され、その方法は、部分的に製造した
集積回路構成体を用意し、スピンオンガラスを付与し且
つ硬化させて第一誘電体層を形成し、真空条件下におい
て誘電体物質を付着形成して前記第一誘電体層の上に前
記第一誘電体層と等しいか又はそれより小さな厚さを有
する第二誘電体層を形成し、スピンオンガラスを付与し
且つ硬化させて前記第一及び第二誘電体層の上に第二誘
電体層と等しいか又はそれより大きな厚さを有する第三
誘電体層を包含する誘電体積層体を形成し、全体的なエ
ッチバックを行なって前記部分的に製造した構成体の高
い位置から前記誘電体積層体を実質的に除去し、層間誘
電体を付着形成し、前記層間誘電体の所定の位置に孔を
エッチング形成し、メタリゼーション層を付着形成し且
つパターン形成して前記孔を介しての接続部を包含する
所望のパターンの接続部を形成する、上記各ステップを
有している。
回路が提供され、その集積回路は、基板と、活性装置構
成体と、分離構成体と、最上部導体層を包含する1つ又
はそれ以上のパターン形成した薄膜導体層とを有する活
性装置構成体が設けられており、且つ前記活性装置構成
体の凹設部分の上側に存在して平坦化構成体が設けられ
ており、前記平坦化構成体はゾル−ゲル付着誘電体層
と、その上側の真空蒸着誘電体層と、更にその上側のゾ
ル−ゲル付着誘電体層とを有しており、更に、層間誘電
体が前記平坦化構成体及び前記活性装置構成体の上側に
位置しており、且つ前記最上部導体層の選択した位置へ
延在する貫通孔を有しており、且つ前記層間誘電体の上
側に位置しており且つ前記貫通孔を介して前記最上部導
体層の前記選択した位置へ延在するパターン形成された
付加的な薄膜導体層が設けられている。
例を参照して特に説明する。然しながら、理解すべきこ
とであるが、現在好適な実施例は単に本発明の特徴を使
用することの可能な多くの態様のうちの幾つかの例を示
すに過ぎないものである。一般的に、本願明細書におけ
る説明は特許請求の範囲に記載した本発明の技術的範囲
を制限する目的をもってなされるものではない。又、本
願明細書における記載は本発明の幾つかの特徴に対して
適用可能なものであるが他のものには適用可能でない場
合もある。
ップは、例えば、第一金属層を製造した後に適用するこ
とが可能である。従って、その場合の出発点における構
成体は、コンタクト孔を有し且つ下側に存在するポリシ
リコン層及びフィールド酸化膜のために地形的な飛び出
しを有する層間誘電体の上側を走行するパターン形成し
たメタリゼーションラインの場合がある。最大の地形的
な飛び出しはこれらの全てのものからの貢献部分を包含
するものである。然しながら、本発明は、第三金属層を
付着形成する前の、第二金属層を製造した後に適用する
ことも可能である。
ステップを示している。出発点における構成体は、勿
論、種々のプロセスステップによって画定されるもので
あるが、例えば、凹所が各々0.8ミクロンの幅を有し
ており、最小ピッチが1.6ミクロンで離隔されてお
り、且つ最大深さが1ミクロンであるものと仮定する。
勿論、これらの数値は単に例示的なものであるに過ぎな
い。
オンガラスの第一層1を、平坦な区域において例えば3
000Åの厚さにスピンオンさせ且つ硬化させる。その
厚さは凹所区域においては実質的により厚いものであ
る。当業者に公知の如く、SOGの厚さは個々の組成及
び回転速度によって決定される。図1Aに示した如く、
SOGの単一付着では凹所を充填するのに充分なもので
はない。
二層2をスピンオンし且つ硬化させて、平坦区域におい
て例えば3000Åの付加的な厚さを与える。次いで、
グローバル即ち全体的なエッチバックステップを行なっ
て、平坦区域からSOGを除去する。その結果得られる
表面の形状を図1Cに示してあり、それはクラッキング
即ち亀裂が発生し易い。
るステップを示している。この場合に、図1A−1Cに
おける場合と同一の凹所の寸法を使用するものと仮定す
る。この場合にも、特定の寸法及びパラメータは単に例
示的なものに過ぎず、本発明を制限するために使用して
いるものではない。
付着形成する。即ち、例えば、シロキサンをベースとし
たスピンオンガラスを平坦な区域上に2000Åの厚さ
にスピンオンさせ、次いで425℃において60分間の
間硬化させる。尚、シロキサンをベースとしたスピンオ
ンガラスは、例えば、オウカアメリカ又はアライドシグ
ナル又はその他のサプライヤから入手することが可能で
ある。次いで、低温酸化物からなる層3を2000Åの
厚さに付着形成させる。例えば、これはTEOSのプラ
ズマで向上させた付着によって行なうことが可能であ
る。これにより図2Bに示した構成が得られる。
且つ硬化させて平坦区域において例えば3000Åの付
加的な厚さを与える。次いで、グローバル即ち全体的に
エッチバックを行なって、平坦区域からSOG及びTE
OSを除去する。その結果得られる表面の形状を図2C
に示してあり、凹所区域において改善された充填状態が
得られる。更に、僅かに異なる物質(SOG及び低温酸
化物)の組合わせによって亀裂が発生する可能性を減少
させている。説明の便宜上、図2Cにおいては正確に1
00%のエッチバックを行なった状態を示しているが、
勿論、エッチバックの程度は所望により異なるものとす
ることが可能である。
るステップを示している。この場合は、より極端なトポ
ロジィ即ち地形的特徴を有する場合に特に有益的であ
る。この実施例においては、例えば、凹設区域が各々
0.8ミクロンの幅を有し、最小ピッチが1.6ミクロ
ンで離隔されており、且つ最大深さが2ミクロンである
と仮定する。勿論、これらの数値は単に例示的なもので
あるに過ぎない。
且つ硬化させて、図3Aに示した如く、平坦区域上にお
いて2000Åの厚さを与える。次いで、低温酸化物の
層3を3000Åの厚さに付着形成させる。例えば、こ
れは、TEOSのプラズマで向上させた付着によって行
なうことが可能である。これにより、図3Bに示した構
成が得られる。
せ且つ硬化させて平坦区域において例えば2000Åの
付加的な厚さを与える。次いで、グローバル即ち全体的
なエッチバックを行なって、平坦区域からSOG及びT
EOSを除去する。図3Cに示した如く、その結果得ら
れる表面の形状は極端な地形的特徴の場合であっても、
凹設区域において改良した充填が得られる。更に、僅か
に異なる物質(SOG及び低温酸化物)の組合わせを使
用することによって亀裂が発生する可能性が減少されて
いる。尚、説明の便宜上、図3Cにおいては正確に10
0%エッチバックを行なった状態を示しているが、勿
論、エッチバックの程度は所望により異なるものとする
ことが可能である。
オンガラス(SOG)の第一層を付着形成する前にプラ
ズマ酸化物を付着形成することも可能である。このこと
は、SOGとその下側のメタリゼーションとの間におい
ての直接的なコンタクト即ち接触を防止するために行な
われる。この実施例においては、SOGの第一層を付着
形成する前に1000Å乃至5000Åの例えばTEO
Sからなる酸化物を付着形成させる。次いで、例えばP
SG等の層間誘電体を付着形成して処理を継続し、従来
の更なる処理ステップを行なう。
の簡単な順序変更によって(スピンオンガラスの第二層
の後ではなくその前に低温酸化物を付着形成させる)非
常に容易に実現することが可能であるということであ
る。
装置構成の一例を示している。この実施例においては、
部分的に製造した装置構成体は、ポリシリコンライン1
4を包含し、基板10内の活性装置12を有している。
フィールド酸化膜13は横方向分離活性装置を与えてい
る。メタルライン即ち金属線18が第一層間誘電体16
(例えば、TEOSの上にBPSGを設けたものからな
る)の上側に存在しており、且つコンタクト位置20に
おいて活性装置区域へのコンタクト即ち接触を形成して
いる。この構成が、上述した平坦化を実施する出発構成
体を与えている。次いで、上述した技術によって平坦化
層22を付着形成し、該構成体の地形的な突出部を減少
させるか又は除去する。層間誘電体24が平坦化層22
(及び平坦化された構成体の残部)の上側に存在してお
り、且つビアホール即ち貫通孔25を有しており、該貫
通孔を介して第二メタル層26が第一メタル層18とコ
ンタクトしている。図示した構成体は保護オーバーコー
ト(不図示)で被覆させることが可能であり、その保護
オーバーコートを介して孔をエッチングにより形成し第
二メタル層におけるコンタクトパッドの位置を露出させ
る。
能であることは当業者に明らかである。又、上述した好
適実施例は種々の態様で変形させることが可能である。
従って、上述した本発明の具体的実施例は単に例示的な
ものであり本発明はそれらに限定されるべきものではな
いことは明らかである。例えば、上述した実施例では、
ビア即ち孔を形成する場合(例えば、第二メタルから第
一メタルへの接続部を形成する場合、又は第三メタルか
ら第二メタルへの接続部を形成する場合)について説明
した。これらの場合には、地形的な突出部が蓄積される
ので、これらの段階において平坦化を行なうことは特に
好適である。然しながら、本発明はより低いレベル即ち
下層においての平坦化にも適用可能であることは勿論で
ある。又、本発明は、例えばポリイミド又はポリメチル
メタクリレート等のその他のスピンオン物質にも適用可
能である。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
断面図。
ける各段階においての状態を示した各概略断面図。
ける各段階においての状態を示した各概略断面図。
体の一例を示した概略図。
Claims (25)
- 【請求項1】 集積回路の製造方法において、 (a)部分的に製造された集積回路構成体を用意し、 (b)スピンオンガラスを付与し且つ硬化させて第一誘
電体層を形成し、 (c)真空条件下で誘電体物質を付着形成させて前記第
一誘電体層上に第二誘電体層を形成し、 (d)スピンオンガラスを付与し且つ硬化させて前記第
一及び第二誘電体層上の第三誘電体層を包含する誘電体
積層体を形成し、 (e)全体的にエッチバックを行なって前記部分的に製
造した構成体の高さの高い部分から前記誘電体積層体を
実質的に除去し、 (f)層間誘電体を付着形成し、 (g)前記層間誘電体の所定の位置に孔をエッチング形
成し、 (h)メタリゼーション層を付着形成すると共にパター
ン形成して前記孔を介しての接続部を包含する所望のパ
ターンの接続部を形成する、 上記各ステップを有することを特徴とする集積回路の製
造方法。 - 【請求項2】 請求項1において、前記付着形成ステッ
プ(c)がプラズマで向上されていることを特徴とする
方法。 - 【請求項3】 請求項1において、前記付着ステップ
(c)が供給ガスとしてTEOSを使用することを特徴
とする方法。 - 【請求項4】 請求項1において、前記ステップ(a)
の後で且つ前記付着ステップ(b)の前において真空条
件下においてパッシベーション用誘電体を付与すること
を特徴とする方法。 - 【請求項5】 請求項1において、前記付着ステップ
(b)が1000乃至5000Åの範囲内の厚さで前記
スピンオンガラスを付与することを特徴とする方法。 - 【請求項6】 請求項1において、前記付着ステップ
(d)が1000乃至5000Åの範囲内の厚さで前記
スピンオンガラスを付与することを特徴とする方法。 - 【請求項7】 請求項1において、前記層間誘電体がド
ープしたシリゲートガラスであることを特徴とする方
法。 - 【請求項8】 集積回路の製造方法において、 (a)部分的に製造した集積回路構成体を用意し、 (b)スピンオンガラスを付与し且つ硬化させて第一誘
電体層を形成し、 (c)真空条件下において二酸化シリコンを付着形成し
て前記第一誘電体層上に第二誘電体層を形成し、 (d)スピンオンガラスを付与し且つ硬化させて前記第
一及び第二誘電体層の上に第三誘電体層を包含する誘電
体積層体を形成し、 (e)全体的なエッチバックを行なって前記部分的に製
造した構成体の高い位置から前記誘電体積層体を実質的
に除去し、 (f)層間誘電体を付着形成し、 (g)前記層間誘電体の所定の位置に孔をエッチング形
成し、 (h)メタリゼーション層を付着形成し且つパターン形
成して前記孔を介しての接続部を包含する所望のパター
ンの接続部を形成する、 上記各ステップを有することを特徴とする集積回路の製
造方法。 - 【請求項9】 請求項8において、前記付着形成ステッ
プ(c)がプラズマで向上されていることを特徴とする
方法。 - 【請求項10】 請求項8において、前記付着ステップ
(c)が供給ガスとしてTEOSを使用することを特徴
とする方法。 - 【請求項11】 請求項8において、前記ステップ
(a)の後で且つ前記付着ステップ(b)の前において
真空条件下においてパッシベーション用誘電体を付与す
ることを特徴とする方法。 - 【請求項12】 請求項8において、前記付着ステップ
(b)が1000乃至5000Åの範囲内の厚さで前記
スピンオンガラスを付与することを特徴とする方法。 - 【請求項13】 請求項8において、前記付着ステップ
(d)が1000乃至5000Åの範囲内の厚さで前記
スピンオンガラスを付与することを特徴とする方法。 - 【請求項14】 請求項8において、前記層間誘電体が
ドープしたシリゲートガラスであることを特徴とする方
法。 - 【請求項15】 集積回路の製造方法において、 (a)部分的に製造した集積回路構成体を用意し、 (b)スピンオンガラスを付与し且つ硬化させて第一誘
電体層を形成し、 (c)真空条件下において誘電体物質を付着形成し、前
記第一誘電体層の上に前記第一誘電体層と等しいか又は
それより小さな厚さを有する第二誘電体層を形成し、 (d)スピンオンガラスを付与し且つ硬化させて、前記
第一及び第二誘電体層の上に前記第二誘電体層と等しい
か又はそれより大きな厚さを有する第三誘電体層を包含
する誘電体積層体を形成し、 (e)全体的なエッチバックを行なって前記部分的に製
造した構成体の高い位置から前記誘電体積層体を実質的
に除去し、 (f)層間誘電体を付着形成し、 (g)前記層間誘電体の所定の位置に孔をエッチング形
成し、 (h)メタリゼーション層を付着形成し且つパターン形
成して前記孔を介しての接続部を包含する所望のパター
ンの接続部を形成する、 上記各ステップを有することを特徴とする集積回路の製
造方法。 - 【請求項16】 請求項15において、前記付着形成ス
テップ(c)がプラズマで向上されていることを特徴と
する方法。 - 【請求項17】 請求項15において、前記付着ステッ
プ(c)が供給ガスとしてTEOSを使用することを特
徴とする方法。 - 【請求項18】 請求項15において、前記ステップ
(a)の後で且つ前記付着ステップ(b)の前において
真空条件下においてパッシベーション用誘電体を付与す
ることを特徴とする方法。 - 【請求項19】 請求項15において、前記付着ステッ
プ(b)が1000乃至5000Åの範囲内の厚さで前
記スピンオンガラスを付与することを特徴とする方法。 - 【請求項20】 請求項15において、前記層間誘電体
がドープしたシリゲートガラスであることを特徴とする
方法。 - 【請求項21】 請求項15において、前記付着ステッ
プ(d)が1000乃至5000Åの範囲内の厚さで前
記スピンオンガラスを付与することを特徴とする方法。 - 【請求項22】 請求項1の方法によって製造した集積
回路。 - 【請求項23】 請求項8の方法によって製造した集積
回路。 - 【請求項24】 請求項15の方法によって製造した集
積回路。 - 【請求項25】 集積回路において、 (a)基板と、活性装置構成体と、分離構成体と、最上
部の導電体層を包含する1つ又はそれ以上のパターン形
成した薄膜導体層とを包含する活性装置構成体が設けら
れており、 (b)前記活性装置構成体の凹設部分の上側に平坦化構
成体が設けられており、前記平坦化構成体は、ゾル−ゲ
ル付着誘電体層と、その上側の真空蒸着誘電体層と、更
にその上側のゾル−ゲル付着誘電体層とを有しており、 (c)前記平坦化構成体及び前記活性装置構成体の上側
に層間誘電体が設けられており、前記層間誘電体は前記
最上部導体層の選択した位置へ延在する貫通孔を有して
おり、 (d)前記層間誘電体の上側に設けられており且つ前記
貫通孔を介して前記最上部導体層の前記選択した位置へ
延在するパターン形成された付加的な薄膜導体が設けら
れている、 ことを特徴とする集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/163,043 US5435888A (en) | 1993-12-06 | 1993-12-06 | Enhanced planarization technique for an integrated circuit |
US163043 | 1993-12-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07201997A true JPH07201997A (ja) | 1995-08-04 |
Family
ID=22588229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6301868A Pending JPH07201997A (ja) | 1993-12-06 | 1994-12-06 | 集積回路及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (5) | US5435888A (ja) |
EP (1) | EP0657925B1 (ja) |
JP (1) | JPH07201997A (ja) |
DE (1) | DE69425636T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891535B1 (ko) * | 2007-10-26 | 2009-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
KR100891533B1 (ko) * | 2007-10-26 | 2009-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
DE4432294A1 (de) | 1994-09-12 | 1996-03-14 | Telefunken Microelectron | Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in Silizium |
US5534731A (en) * | 1994-10-28 | 1996-07-09 | Advanced Micro Devices, Incorporated | Layered low dielectric constant technology |
JP3369817B2 (ja) * | 1995-06-23 | 2003-01-20 | 三菱電機株式会社 | 半導体装置 |
US5631197A (en) * | 1995-08-30 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company, Ltd | Sacrificial etchback layer for improved spin-on-glass planarization |
US5770469A (en) * | 1995-12-29 | 1998-06-23 | Lam Research Corporation | Method for forming semiconductor structure using modulation doped silicate glasses |
US5691247A (en) * | 1996-12-19 | 1997-11-25 | Tower Semiconductor Ltd. | Method for depositing a flow fill layer on an integrated circuit wafer |
US5850105A (en) | 1997-03-21 | 1998-12-15 | Advanced Micro Devices, Inc. | Substantially planar semiconductor topography using dielectrics and chemical mechanical polish |
JP3909912B2 (ja) * | 1997-05-09 | 2007-04-25 | 東京応化工業株式会社 | シリカ系厚膜被膜形成方法 |
US5814564A (en) * | 1997-05-15 | 1998-09-29 | Vanguard International Semiconductor Corporation | Etch back method to planarize an interlayer having a critical HDP-CVD deposition process |
JP2000031488A (ja) * | 1997-08-26 | 2000-01-28 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
GB9718931D0 (en) * | 1997-09-05 | 1997-11-12 | Imperial College | Sol gel process |
US6114219A (en) * | 1997-09-15 | 2000-09-05 | Advanced Micro Devices, Inc. | Method of manufacturing an isolation region in a semiconductor device using a flowable oxide-generating material |
US5918152A (en) * | 1997-09-19 | 1999-06-29 | Chartered Semiconductor Manufacturing, Ltd. | Gap filling method using high pressure |
US6054390A (en) * | 1997-11-05 | 2000-04-25 | Chartered Semiconductor Manufacturing Ltd. | Grazing incident angle processing method for microelectronics layer fabrication |
US5933747A (en) * | 1997-12-18 | 1999-08-03 | Advanced Micro Devices, Inc. | Method and structure for an advanced isolation spacer shell |
US6376359B1 (en) * | 1998-03-18 | 2002-04-23 | United Microelectronics Corp. | Method of manufacturing metallic interconnect |
US6017780A (en) * | 1998-07-06 | 2000-01-25 | Chartered Semiconductor Manufacturing, Ltd. | Passivation scheme for LCD and other applications |
US6114220A (en) * | 1998-11-18 | 2000-09-05 | United Microelectronics Corp. | Method of fabricating a shallow trench isolation |
US6008108A (en) * | 1998-12-07 | 1999-12-28 | United Microelectronics Corp. | Method of fabricating a shallow-trench isolation structure in an integrated circuit |
US6204149B1 (en) * | 1999-05-26 | 2001-03-20 | Micron Technology, Inc. | Methods of forming polished material and methods of forming isolation regions |
US6303043B1 (en) * | 1999-07-07 | 2001-10-16 | United Microelectronics Corp. | Method of fabricating preserve layer |
WO2002069394A1 (en) * | 2001-02-27 | 2002-09-06 | Fairchild Semiconductor Corporation | Process for depositing and planarizing bpsg for dense trench mosfet application |
KR100512167B1 (ko) * | 2001-03-12 | 2005-09-02 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법 |
KR100428805B1 (ko) * | 2001-08-09 | 2004-04-28 | 삼성전자주식회사 | 트렌치 소자분리 구조체 및 그 형성 방법 |
US6503848B1 (en) | 2001-11-20 | 2003-01-07 | Taiwan Semiconductor Manufacturing Company | Method of forming a smooth polysilicon surface using a soft etch to enlarge the photo lithography window |
JP2004022575A (ja) * | 2002-06-12 | 2004-01-22 | Sanyo Electric Co Ltd | 半導体装置 |
US7323417B2 (en) * | 2004-09-21 | 2008-01-29 | Molecular Imprints, Inc. | Method of forming a recessed structure employing a reverse tone process |
JP4417962B2 (ja) * | 2003-12-19 | 2010-02-17 | サード ディメンジョン (スリーディ) セミコンダクタ インコーポレイテッド | 超接合デバイスの製造での平坦化方法 |
TWI348219B (en) * | 2003-12-19 | 2011-09-01 | Third Dimension 3D Sc Inc | A method for manufacturing a superjunction device with wide mesas |
US7023069B2 (en) * | 2003-12-19 | 2006-04-04 | Third Dimension (3D) Semiconductor, Inc. | Method for forming thick dielectric regions using etched trenches |
JP4928947B2 (ja) * | 2003-12-19 | 2012-05-09 | サード ディメンジョン (スリーディ) セミコンダクタ インコーポレイテッド | 超接合デバイスの製造方法 |
US7041560B2 (en) * | 2003-12-19 | 2006-05-09 | Third Dimension (3D) Semiconductor, Inc. | Method of manufacturing a superjunction device with conventional terminations |
US20050271325A1 (en) * | 2004-01-22 | 2005-12-08 | Anderson Michael H | Liquid crystal waveguide having refractive shapes for dynamically controlling light |
US8463080B1 (en) | 2004-01-22 | 2013-06-11 | Vescent Photonics, Inc. | Liquid crystal waveguide having two or more control voltages for controlling polarized light |
US8860897B1 (en) | 2004-01-22 | 2014-10-14 | Vescent Photonics, Inc. | Liquid crystal waveguide having electric field orientated for controlling light |
US7720116B2 (en) * | 2004-01-22 | 2010-05-18 | Vescent Photonics, Inc. | Tunable laser having liquid crystal waveguide |
US8989523B2 (en) | 2004-01-22 | 2015-03-24 | Vescent Photonics, Inc. | Liquid crystal waveguide for dynamically controlling polarized light |
US7205244B2 (en) | 2004-09-21 | 2007-04-17 | Molecular Imprints | Patterning substrates employing multi-film layers defining etch-differential interfaces |
US7547504B2 (en) | 2004-09-21 | 2009-06-16 | Molecular Imprints, Inc. | Pattern reversal employing thick residual layers |
US7439583B2 (en) * | 2004-12-27 | 2008-10-21 | Third Dimension (3D) Semiconductor, Inc. | Tungsten plug drain extension |
TWI401749B (zh) * | 2004-12-27 | 2013-07-11 | Third Dimension 3D Sc Inc | 用於高電壓超接面終止之方法 |
JP2008538659A (ja) * | 2005-04-22 | 2008-10-30 | アイスモス テクノロジー コーポレイション | 酸化物で内面が覆われた溝を有する超接合素子と酸化物で内面を覆われた溝を有する超接合素子を製造するための方法 |
US7446018B2 (en) * | 2005-08-22 | 2008-11-04 | Icemos Technology Corporation | Bonded-wafer superjunction semiconductor device |
US7570320B1 (en) | 2005-09-01 | 2009-08-04 | Vescent Photonics, Inc. | Thermo-optic liquid crystal waveguides |
KR100746223B1 (ko) * | 2005-09-09 | 2007-08-03 | 삼성전자주식회사 | 반도체소자의 트렌치 소자분리 방법 |
US20070077763A1 (en) * | 2005-09-30 | 2007-04-05 | Molecular Imprints, Inc. | Deposition technique to planarize a multi-layer structure |
KR101026479B1 (ko) * | 2006-12-28 | 2011-04-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
US8580651B2 (en) * | 2007-04-23 | 2013-11-12 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
US7723172B2 (en) * | 2007-04-23 | 2010-05-25 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
US20080272429A1 (en) * | 2007-05-04 | 2008-11-06 | Icemos Technology Corporation | Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices |
US8012806B2 (en) * | 2007-09-28 | 2011-09-06 | Icemos Technology Ltd. | Multi-directional trenching of a die in manufacturing superjunction devices |
US7846821B2 (en) * | 2008-02-13 | 2010-12-07 | Icemos Technology Ltd. | Multi-angle rotation for ion implantation of trenches in superjunction devices |
US8030133B2 (en) | 2008-03-28 | 2011-10-04 | Icemos Technology Ltd. | Method of fabricating a bonded wafer substrate for use in MEMS structures |
KR101003496B1 (ko) * | 2008-09-29 | 2010-12-30 | 주식회사 하이닉스반도체 | 소자분리 구조 및 리세스 게이트를 포함하는 반도체 소자 및 제조 방법 |
US9366938B1 (en) * | 2009-02-17 | 2016-06-14 | Vescent Photonics, Inc. | Electro-optic beam deflector device |
US8995038B1 (en) | 2010-07-06 | 2015-03-31 | Vescent Photonics, Inc. | Optical time delay control device |
US8946814B2 (en) | 2012-04-05 | 2015-02-03 | Icemos Technology Ltd. | Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates |
US9252080B1 (en) * | 2014-10-15 | 2016-02-02 | Globalfoundries Inc. | Dielectric cover for a through silicon via |
TWI687987B (zh) * | 2015-02-17 | 2020-03-11 | 愛爾蘭商滿捷特科技公司 | 填充蝕刻洞的製程 |
KR101926294B1 (ko) | 2015-03-30 | 2018-12-06 | 미쓰이 가가쿠 가부시키가이샤 | 매입 평탄화막의 제조 방법 및 전자 디바이스의 제조 방법 |
US9799529B2 (en) * | 2016-03-17 | 2017-10-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of planarizing a film layer |
US11201122B2 (en) | 2018-09-27 | 2021-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating semiconductor device with reduced warpage and better trench filling performance |
Family Cites Families (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE410244C (de) * | 1924-02-02 | 1925-02-26 | Friedrich Lunow | Loseblaetterbuch mit schwingbar gelagerten ineinander eintretenden Aufreihern |
US4253907A (en) * | 1979-03-28 | 1981-03-03 | Western Electric Company, Inc. | Anisotropic plasma etching |
US4354896A (en) * | 1980-08-05 | 1982-10-19 | Texas Instruments Incorporated | Formation of submicron substrate element |
US4333964A (en) * | 1980-09-15 | 1982-06-08 | General Electric Company | Method of making integrated circuits |
JPS5871589A (ja) * | 1981-10-22 | 1983-04-28 | シャープ株式会社 | 薄膜el素子 |
US4384938A (en) * | 1982-05-03 | 1983-05-24 | International Business Machines Corporation | Reactive ion etching chamber |
JPS59106172A (ja) * | 1982-12-07 | 1984-06-19 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 電界効果トランジスタの製造方法 |
JPS6058635A (ja) * | 1983-09-12 | 1985-04-04 | Toshiba Corp | 半導体装置の製造方法 |
JPS6126240A (ja) * | 1984-07-17 | 1986-02-05 | Hitachi Ltd | 絶縁分離方法 |
US4654112A (en) * | 1984-09-26 | 1987-03-31 | Texas Instruments Incorporated | Oxide etch |
EP0185787B1 (de) * | 1984-12-21 | 1988-08-10 | Deutsche ITT Industries GmbH | Plastikumhülltes Halbleiterbauelement |
US4686000A (en) * | 1985-04-02 | 1987-08-11 | Heath Barbara A | Self-aligned contact process |
JPS61232646A (ja) * | 1985-04-09 | 1986-10-16 | Nec Corp | 樹脂封止型半導体集積回路装置 |
US4657628A (en) * | 1985-05-01 | 1987-04-14 | Texas Instruments Incorporated | Process for patterning local interconnects |
JPS61292951A (ja) * | 1985-06-21 | 1986-12-23 | Hitachi Ltd | 半導体集積回路装置の製法 |
US4660278A (en) * | 1985-06-26 | 1987-04-28 | Texas Instruments Incorporated | Process of making IC isolation structure |
JPH0789562B2 (ja) * | 1985-11-01 | 1995-09-27 | 富士通株式会社 | 集積回路の素子分離方法 |
US4755476A (en) * | 1985-12-17 | 1988-07-05 | Siemens Aktiengesellschaft | Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance |
JPS62150826A (ja) * | 1985-12-25 | 1987-07-04 | Toshiba Corp | 半導体装置の製造方法 |
DE3684298D1 (de) * | 1986-01-09 | 1992-04-16 | Ibm | Verfahren zur herstellung eines kontakts unter verwendung der erweichung zweier glasschichten. |
JP2523488B2 (ja) * | 1986-04-18 | 1996-08-07 | 株式会社日立製作所 | 半導体記憶装置 |
US4676867A (en) * | 1986-06-06 | 1987-06-30 | Rockwell International Corporation | Planarization process for double metal MOS using spin-on glass as a sacrificial layer |
US4707218A (en) * | 1986-10-28 | 1987-11-17 | International Business Machines Corporation | Lithographic image size reduction |
US4872947A (en) * | 1986-12-19 | 1989-10-10 | Applied Materials, Inc. | CVD of silicon oxide using TEOS decomposition and in-situ planarization process |
US4801350A (en) * | 1986-12-29 | 1989-01-31 | Motorola, Inc. | Method for obtaining submicron features from optical lithography technology |
US4721548A (en) * | 1987-05-13 | 1988-01-26 | Intel Corporation | Semiconductor planarization process |
JPS63293946A (ja) * | 1987-05-27 | 1988-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
GB2207281B (en) * | 1987-07-24 | 1992-02-05 | Plessey Co Plc | A method of providing refilled trenches |
US4801560A (en) * | 1987-10-02 | 1989-01-31 | Motorola Inc. | Semiconductor processing utilizing carbon containing thick film spin-on glass |
FR2625839B1 (fr) * | 1988-01-13 | 1991-04-26 | Sgs Thomson Microelectronics | Procede de passivation d'un circuit integre |
US4962414A (en) * | 1988-02-11 | 1990-10-09 | Sgs-Thomson Microelectronics, Inc. | Method for forming a contact VIA |
US4894351A (en) * | 1988-02-16 | 1990-01-16 | Sprague Electric Company | Method for making a silicon IC with planar double layer metal conductors system |
US4912061A (en) * | 1988-04-04 | 1990-03-27 | Digital Equipment Corporation | Method of forming a salicided self-aligned metal oxide semiconductor device using a disposable silicon nitride spacer |
JPH0770623B2 (ja) * | 1988-07-08 | 1995-07-31 | 三菱電機株式会社 | スタティックランダムアクセスメモリ装置 |
US4986878A (en) * | 1988-07-19 | 1991-01-22 | Cypress Semiconductor Corp. | Process for improved planarization of the passivation layers for semiconductor devices |
JP2805765B2 (ja) * | 1988-09-13 | 1998-09-30 | ソニー株式会社 | 半導体メモリ装置 |
US5244841A (en) * | 1988-11-10 | 1993-09-14 | Applied Materials, Inc. | Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing |
US5204288A (en) * | 1988-11-10 | 1993-04-20 | Applied Materials, Inc. | Method for planarizing an integrated circuit structure using low melting inorganic material |
GB8901236D0 (en) * | 1989-01-20 | 1989-03-15 | Ensor Charles H | Improved display device |
US5068711A (en) * | 1989-03-20 | 1991-11-26 | Fujitsu Limited | Semiconductor device having a planarized surface |
KR920004541B1 (ko) * | 1989-05-30 | 1992-06-08 | 현대전자산업 주식회사 | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 |
US5083190A (en) * | 1989-09-05 | 1992-01-21 | Motorola, Inc. | Shared gate CMOS transistor |
JPH03133131A (ja) * | 1989-10-18 | 1991-06-06 | Mitsubishi Electric Corp | 半導体装置 |
JP2518435B2 (ja) * | 1990-01-29 | 1996-07-24 | ヤマハ株式会社 | 多層配線形成法 |
CA2009518C (en) * | 1990-02-07 | 2000-10-17 | Luc Ouellet | Spin-on glass processing technique for the fabrication of semiconductor device |
US5003062A (en) * | 1990-04-19 | 1991-03-26 | Taiwan Semiconductor Manufacturing Co. | Semiconductor planarization process for submicron devices |
DE69121629T2 (de) * | 1990-04-27 | 1997-02-13 | Nippon Electric Co | Dünnfilmtransistor mit Schottky-Sperrschicht |
US5166088A (en) * | 1990-07-03 | 1992-11-24 | Sharp Kabushiki Kaisha | Method of manufacturing semiconductor device contact vias in layers comprising silicon nitride and glass |
EP0469214A1 (en) * | 1990-07-31 | 1992-02-05 | International Business Machines Corporation | Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom |
JP3128811B2 (ja) * | 1990-08-07 | 2001-01-29 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JPH0492453A (ja) * | 1990-08-08 | 1992-03-25 | Seiko Epson Corp | 半導体装置 |
US5158910A (en) * | 1990-08-13 | 1992-10-27 | Motorola Inc. | Process for forming a contact structure |
US5117273A (en) * | 1990-11-16 | 1992-05-26 | Sgs-Thomson Microelectronics, Inc. | Contact for integrated circuits |
IT1243919B (it) * | 1990-11-20 | 1994-06-28 | Cons Ric Microelettronica | Procedimento per l'ottenimento di solchi submicrometrici planarizzati in circuiti integrati realizzati con tecnologia ulsi |
US5290399A (en) * | 1991-02-05 | 1994-03-01 | Advanced Micro Devices, Inc. | Surface planarizing methods for integrated circuit devices |
JPH0574958A (ja) * | 1991-09-13 | 1993-03-26 | Nec Corp | 半導体装置およびその製造方法 |
US5266516A (en) * | 1992-01-02 | 1993-11-30 | Chartered Semiconductor Manufacturing Pte Ltd | Method for making electrical contact through an opening of one micron or less for CMOS technology |
JPH05243223A (ja) * | 1992-02-28 | 1993-09-21 | Fujitsu Ltd | 集積回路装置の製造方法 |
EP0582724A1 (de) * | 1992-08-04 | 1994-02-16 | Siemens Aktiengesellschaft | Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten |
US5250472A (en) * | 1992-09-03 | 1993-10-05 | Industrial Technology Research Institute | Spin-on-glass integration planarization having siloxane partial etchback and silicate processes |
US5331117A (en) * | 1992-11-12 | 1994-07-19 | Sgs-Thomson Microelectronics, Inc. | Method to improve interlevel dielectric planarization |
US5373170A (en) * | 1993-03-15 | 1994-12-13 | Motorola Inc. | Semiconductor memory device having a compact symmetrical layout |
US5399533A (en) * | 1993-12-01 | 1995-03-21 | Vlsi Technology, Inc. | Method improving integrated circuit planarization during etchback |
US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
US5534731A (en) * | 1994-10-28 | 1996-07-09 | Advanced Micro Devices, Incorporated | Layered low dielectric constant technology |
-
1993
- 1993-12-06 US US08/163,043 patent/US5435888A/en not_active Expired - Lifetime
-
1994
- 1994-11-17 DE DE69425636T patent/DE69425636T2/de not_active Expired - Fee Related
- 1994-11-17 EP EP94308498A patent/EP0657925B1/en not_active Expired - Lifetime
- 1994-12-06 JP JP6301868A patent/JPH07201997A/ja active Pending
-
1996
- 1996-07-15 US US08/679,946 patent/US5633534A/en not_active Expired - Lifetime
-
1997
- 1997-11-24 US US08/976,760 patent/US5837613A/en not_active Expired - Lifetime
-
1998
- 1998-01-15 US US09/007,668 patent/US5986330A/en not_active Ceased
-
2001
- 2001-11-16 US US09/998,595 patent/USRE39690E1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891535B1 (ko) * | 2007-10-26 | 2009-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
KR100891533B1 (ko) * | 2007-10-26 | 2009-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
DE69425636T2 (de) | 2001-01-25 |
DE69425636D1 (de) | 2000-09-28 |
US5633534A (en) | 1997-05-27 |
EP0657925A1 (en) | 1995-06-14 |
US5837613A (en) | 1998-11-17 |
US5435888A (en) | 1995-07-25 |
USRE39690E1 (en) | 2007-06-12 |
EP0657925B1 (en) | 2000-08-23 |
US5986330A (en) | 1999-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07201997A (ja) | 集積回路及びその製造方法 | |
US5250472A (en) | Spin-on-glass integration planarization having siloxane partial etchback and silicate processes | |
US6265303B1 (en) | Integrated circuit dielectric and method | |
US5393708A (en) | Inter-metal-dielectric planarization process | |
US6351039B1 (en) | Integrated circuit dielectric and method | |
US5665657A (en) | Spin-on-glass partial etchback planarization process | |
EP0881678A2 (en) | Improvements in or relating to porous dielectric structures | |
US5296092A (en) | Planarization method for a semiconductor substrate | |
EP0822586A2 (en) | Improvements in or relating to integrated circuits | |
JPH09501543A (ja) | 半導体デバイスの平面化エッチバックマージン、信頼度、及び安定度を向上させる方法 | |
US5750403A (en) | Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin | |
US6750138B2 (en) | Semiconductor device of multi-wiring structure and method of manufacturing the same | |
US5366850A (en) | Submicron planarization process with passivation on metal line | |
JP3362662B2 (ja) | 半導体装置の製造方法 | |
JPH08293554A (ja) | 3層の誘電体層を有する半導体デバイス構造およびその製造方法 | |
US5567660A (en) | Spin-on-glass planarization by a new stagnant coating method | |
US6432843B1 (en) | Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern | |
US5930677A (en) | Method for reducing microloading in an etchback of spin-on-glass or polymer | |
US6800928B1 (en) | Porous integrated circuit dielectric with decreased surface porosity | |
US5821162A (en) | Method of forming multi-layer wiring utilizing SOG | |
US5817571A (en) | Multilayer interlevel dielectrics using phosphorus-doped glass | |
US5714038A (en) | Method for forming contact hole of semiconductor device | |
JP3371576B2 (ja) | 半導体集積回路装置の製法 | |
US20020063334A1 (en) | Integrated circuit devices having a composite insulation layer and methods of manufacturing same | |
JP3097839B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050411 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050414 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051108 |