DE69121629T2 - Dünnfilmtransistor mit Schottky-Sperrschicht - Google Patents

Dünnfilmtransistor mit Schottky-Sperrschicht

Info

Publication number
DE69121629T2
DE69121629T2 DE69121629T DE69121629T DE69121629T2 DE 69121629 T2 DE69121629 T2 DE 69121629T2 DE 69121629 T DE69121629 T DE 69121629T DE 69121629 T DE69121629 T DE 69121629T DE 69121629 T2 DE69121629 T2 DE 69121629T2
Authority
DE
Germany
Prior art keywords
drain
source
thin film
film
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69121629T
Other languages
English (en)
Other versions
DE69121629D1 (de
Inventor
Osamu Kudoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Publication of DE69121629D1 publication Critical patent/DE69121629D1/de
Application granted granted Critical
Publication of DE69121629T2 publication Critical patent/DE69121629T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung, und insbesondere eine integrierte Halbleiterschaltungsvorrichtung mit einem Dünnschichttransistor (im folgenden als "TFT" bezeichnet), der auf einer Isolierschicht ausgebildet ist, die ein Siliciumsubstrat abdeckt.
  • Ein TFT verwendet als Substratbereich, in dem ein Kanal auszubilden ist, einen Siliciumdünnschichtfilm, der auf einer Isolierschicht ausgebildet ist, und umfaßt Source- und Drainbereiche und eine Gateelektrode. Die Source- und Drainbereiche werden selektiv in der Substratfläche mit einem zum Substratbereich entgegengesetzten Leitfähigkeitstyp ausgebildet. Die Gateelektrode wird auf einem Gateisolierfilm ausgebildet, der die Substratfläche zwischen den Source- und Drainbereichen abdeckt.
  • Da in neuerer Zeit vorgeschlagen wurde, TFTs als Lastelemente von statischen Nur-Lese-Speicherzellen (SRAM) zu verwenden, wurden Forschungen und Entwicklungen hinsichtlich einer integrierten Schaltungsvorrichtung durchgeführt, die TFTs zusammen mit Metall-Isolator-Halbleitertransistoren (MIS) unter Verwendung eines Teils des Siliciumsubstrats als Substratfläche einschließen. Damit eine derartige Vorrichtung die gewünschten Eigenschaften zeigt, müssen die elektrischen Charakteristika des TFT verbessert werden. Ein großer Leckstrom ist eine der nachteiligen Eigenschaften eines TFT im Vergleich mit dem MIS-Transistor. Zum Reduzieren des Leckstroms ist es bekannt, die Substratfläche sehr dünn auszubilden, beispielsweise kleiner als 50 nm (500 Å).
  • Die dünne Ausbildung des Substrats bewirkt jedoch einen Anstieg des Reihenwiderstandes der Source- und Drainbereiche. Zusätzliche Leitungsschichten mit niedrigem Widerstand wie Metall sind somit erforderlich, um die Source- und Drainbereiche mit einer Signalquelle oder einer Versorgungsquelle zu verbinden, was zu einem Anstieg der Herstellungsschritte führt. Des weiteren schränken solche zusätzlichen Leitungsschichten den Anstieg der Speicherkapazität des SRAM, das TFTs verwendet, ein.
  • Patent abstracts of Japan, Band 13, Nr. 136, und JP-A-63300566 sowie Patent abstracts of Japan, Band 12, Nr. 293, und JP-A-63070576, die dem Oberbegriff des Anspruchs 1 entspricht, beschreiben jeweils einen TFT einschließlich einer Source und eines Drains, die jeweils aus einer Metallsilicidschicht zusammengesetzt sind. Patent abstracts of Japan, Band 10, Nr. 236, und JP-A-60197202 zeigt eine integrierte Schaltungsvorrichtung mit einer Polysiliciumschicht, die mit einem Transistor verbunden ist und eine Diode aufweist.
  • Patent abstracts of Japan, Band 13, Nr. 507, und JP-A-12002870 beschreibt einen TFT mit einem Schottky- Drainübergang zusammen mit einem Störstoffbereich auf der Sourceseite des Kanalbereichs.
  • Es ist eine Aufgabe der Erfindung eine Halbleitervorrichtung mit einem TFT zu schaffen, der eine geringe Leckstromcharakteristik ohne eine Erhöhung des Reihenwiderstandes von Source und Drain aufweist.
  • Eine weitere Aufgabe der Erfindung liegt in der Schaffung einer integrierten Halbleiterschaltungsvorrichtung mit einem TFT, der als Lastelement für einen MIS-Transistor geeignet ist.
  • Diese Aufgaben werden durch eine Halbleitervorrichtung gelöst, die in Anspruch 1 definiert ist; die abhängigen Patentansprüche betreffen weitere Entwicklungen der Erfindung.
  • Die erfindungsgemäße Halbleitervorrichtung umfaßt einen Dünnschichttransistor mit einem Silicium-Dünnschichtfilm, der auf einer Isolierschicht ausgebildet ist und eine Substratfläche umfaßt, ein Gate, das zur Ausbildung eines Kanals in der Substratfläche ausgebildet ist, zumindest einen Metallsilicidfilm, der auf dem Siliciumdünnschichtfilm ausgebildet ist, um eine Schottkybarriere dazwischen zu bilden, eine Source und ein Drain, wobei der Metallsilicidfilm zumindest die Source oder das Drain derart bildet, daß die Schottkybarriere einen Übergang zwischen der Source oder dem Drain und der Substratfläche bildet.
  • Auf diese Weise ist bei dem TFT gemäß der Erfindung zumindest die Source oder das Drain aus dem Silicidfilm gebildet und durch die Schottkybarriere definiert. Die durch den Silicidfilm gebildete Schottkybarriere hat eine ausreichende Diodencharakteristik bezüglich der Substratfläche. Des weiteren hat der Silicidfilm einen ausreichend geringen spezifischen Widerstand und arbeitet somit, so wie sie ist, als Verbindungs- oder Verdrahtungsschicht. Selbst wenn somit die Siliciumdünnschicht zum Reduzieren des Leckstroms dünn ausgebildet ist, ist keine zusätzliche Leitungsschicht erforderlich.
  • Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung sind sowohl die Source als auch das Drain aus Silicidfilm gebildet und somit durch die Schottkybarriere definiert.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung ist nur die Source oder das Drain, vorzugsweise die Source, aus dem Silicidfilm gebildet, um durch die Schottkybarriere definiert zu sein, und das andere, d.h. das Drain, ist aus einem Störstoffbereich gefertigt, der in dem Siliciumfilm mit einem Leitfähigkeitstyp gebildet ist, der dem des Siliciumfilms entgegengesetzt ist, um durch einen PN-Übergang definiert zu sein. Des weiteren ist ein Silicidfilm auf dem Störstoffbereich mit ohmschem Kontakt ausgebildet. Der Leckstrom wird dadurch weiter reduziert.
  • Die obigen und weitere Aufgaben, Vorteile und Merkmale der Erfindung werden aus der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlich. Es zeigen:
  • Figur 1 eine Querschnittsdarstellung eines bekannten TFT,
  • Figur 2 eine Schnittdarstellung eines ersten Ausführungsbeispiels der Erfindung,
  • Figur 3 eine Schnittdarstellung eines bekannten TFT,
  • Figur 4 eine Schnittdarstellung eines zweiten Ausführungsbeispiels der Erfindung,
  • Figur 5 eine Schnittdarstellung eines weiteren TFT,
  • Figur 6 eine Schnittdarstellung eines weiteren TFT,
  • Figur 7 einen Graphen, der die Drainstromcharakteristik der TFTs angibt, die in den Figuren 3 und 5 dargestellt sind,
  • Figur 8 einen Graphen der Leckstromcharakteristik, der TFTs, die in den Figuren 3 und 5 dargestellt sind,
  • Figur 9 eine Schnittdarstellung eines weiteren TFT,
  • Figur 10 eine Schnittdarstellung eines weiteren TFT, und
  • Figuren 11A, 11B und 11C ein Äquivalentschaltungsdiagramm, eine Aufsicht und eine Schnittdarstellung entlang der Linie I-I' gemäß Figur 11B einer SRAM-Zelle.
  • Im folgenden wird eine detaillierte Beschreibung der Ausführungsbeispiele gemäß der vorliegenden Erfindung mit Bezug auf die Zeichnungen gegeben, in denen die gleichen Bauteile mit denselben Bezugsziffern versehen sind, um bei den Ausführungsbeispielen wiederholte Erläuterungen wegzulassen. Es ist weiterhin offensichtlich, daß die Störstoff- Leitfähigkeitsarten und -materialien, die in der folgenden Beschreibung angegeben sind, geändert und modifiziert werden können.
  • Bezugnehmend auf Figur 1 umfaßt eine bekannte Dünnschicht- Halbleitervorrichtung ein P-Siliciumsubstrat 10, das mit einer Siliciumdioxid-Feldschicht 11 von etwa 0,5 µm Dicke bedeckt ist. Auf der Feldoxidschicht 11 ist ein polykristalliner Siliciumfilm 12 mit 40 nm (400 Å) Dicke und einer Störstoffkonzentration von etwa 1 x 10¹&sup5; cm&supmin;³ aufgebracht. Der Siliciumfilm 12 dient als Substratfläche des TFT. Der polykristalline Siliciumfilm 12 wird durch Polykristallisieren einer amorphen Siliciumschicht gebildet, die auf der Feldschicht 11 abgeschieden ist. Titansilicidfilme 15 und 16 sind selektiv auf dem Siliciumfilm 12 ausgebildet, um dazwischen Schottkybarrieren 18 bzw. 19 zu bilden. Die Silicidfilme 15 und 16 dienen als Source- bzw. Drainbereiche. Die Silicidfilme 15 und 16 sind durch Ausführen einer Wärmebehandlung von Titanfilmen ausgebildet, die selektiv auf dem Siliciumfilm 12 abgeschieden sind. Auf diese Weise sind die Source 15 und das Drain 16 durch die Schottkybarrieren 18 bzw. 19 definiert. Ein Siliciumdioxid-Gatefilm 13 bedeckt den Teil des Siliciumfilms 12 zwischen der Source 15 und dem Drain 16, und eine polykristalline N-Siliciumgateelektrode 14 mit einer Störstoffkonzentration von etwa 1 x 10²&sup0; cm&supmin;³ ist auf dem Gateoxidfilm 13 ausgebildet. Ein Titansilicidfilm 17 ist auf der Gateelektrode 14 mit ohmschem Kontakt ausgebildet.
  • Auf diese Weise ist der TFT mit den Silicidfilmen 15 versehen, die als Source bzw. Drain arbeiten. Da die Schottkybarrieren 18 und 19 der Source 15 und des Drains 16 eine zufriedenstellende Diodencharakteristik aufweisen und da der Siliciumfilm 14 als die Substratfläche des TFT dünn ausgebildet ist, wird eine ausreichend geringe Leckstromcharakteristik erhalten. Des weiteren ist der Blattwiderstand des Silicidfilms 15 und 16 etwa 5 Ω/ und somit bemerkenswert klein, und somit werden die Filme 15 und 16 als Verdrahtungsschichten für eine Spannungsversorgung und/oder eine Signalübertragung, so wie sie sind, verwendet.
  • Metalle wie Platin, Wolfram und Molybdän können zur Ausbildung der Silicidfilme 15, 16 und 17 verwendet werden.
  • Der Leckstrom des TFT wird des weiteren durch die Verwendung eines PN-Übergangs gering. Insbesondere, wie in Figur 2 als ein erstes Ausführungsbeispiel der Erfindung dargestellt ist, ist ein PN-Bereich 20 an der Seite des Drains ausgebildet, um einen PN-Übergang 22 zur Substratfläche 12 zu bilden. Der Bereich 20 dient als Drain. Der Drainbereich 20 wird durch Ionenimplantation mit einem Dosisbetrag von etwa 1 x 10¹³ cm² ausgebildet. Aufgrund dessen ist der Ionenimplantationsschritt nicht kompliziert. Ein Titansilicidf ilm 21 ist auf dem Drainbereich 20 ausgebildet. Da der Bereich 20 vom P-Typ ist, bildet der Silicidfilm 21 einen ohmschen Kontakt mit dem Bereich 20, unabhängig von seiner geringen Störstoffkonzentration.
  • Die Verminderung des Leckstroms wird ebenfalls durch Verminderung der Schottkybarrierenfläche erreicht. Insbesondere, wie in Figur 3 dargestellt ist, werden Source- und Drainsilicidfilme 30 und 31 ausgebildet, die die Feldoxidschicht 17 erreichen. Aufgrund dessen ist die Substratfläche 12 nur unterhalb der Gateelektrode 14 gebildet und vermindert die Flächen der Schottkybarrieren 35 und 36. Der Leckstrom ist weiter reduziert.
  • Figuren 7 und 8 zeigen die Drainstromcharakteristika und die Leckstromcharakteristika des TFT gemäß der Figur 3. Die Länge und die Breite dieses TFT-Gates betragen 1,0 µm und 0,8 µm. Das Verhältnis des Einschaltdrainstroms zum Abschneidedrainstrom zeigt fünf Größenordnungen, und der Leckstrom trägt etwa 10&supmin;¹³ (A).
  • Bezugnehmend auf Figur 4 umfaßt der dort als zweites Ausführungsbeispiel gezeigte TFT beide Merkmale der TFTs, die jeweils in den Figuren 2 und 3 dargestellt sind, um den Leckstrom weiter zu reduzieren. Insbesondere wird ein P-Bereich 40 anstatt des Drainsilicidfilms 31, der in Figur 3 dargestellt ist, verwendet und bildet einen PN-Übergang 41 mit der Substratfläche 12. Insbesondere ist ein Titansilicidfilm 42 auf dem Bereich 40 mit ohmschem Kontakt ausgebildet. Als Ergebnis wird der Leckstrom dieses TFT auf 5 x 10&supmin;¹&sup4; (A) reduziert.
  • In den umstehenden Ausführungsformen ist die Gateelektrode 14 oberhalb des Substratbereichs 12 als sogenannte Topgatestruktur ausgebildet. Die vorliegende Erfindung ist auch auf die sogenannte Bottomgatestruktur anwendbar.
  • Wie in Figur 5 dargestellt ist, ist eine polykristalline N- Siliciumgateelektrode 60 selektiv auf der Feldoxidschicht 11 ausgebildet und dann mit einem Gateoxidfilm 61 abgedeckt. Die Substratfläche 12 aus polykristallinem N-Silicium ist auf dem Gateoxidfilm 61 ausgebildet. Ein Titansilicidfilm 65 als Source und ein Titansilicidfilm als Drain 66 sind in Kontakt mit der Substratfläche 12 mit Schottkybarrieren 67 und 68 ausgebildet. Der TFT gemäß diesem Ausführungsbeispiel zeigt ähnliche Eigenschaften wie die der Figuren 7 und 8.
  • Bezugnehmend auf Figur 6 ist dort ein TFT gemäß einem fünften Ausführungsbeispiel dargestellt, bei dem das tech nische Konzept gemäß Figur 4 bei der Bottomgatestruktur angewandt wurde. Insbesondere ist ein P-Bereich 70 mit einem PN-Übergang mit der Substratfläche 12 ausgebildet. Ein Titansilicidbereich 72 ist in Kontakt mit dem Bereich 70 in ohmschem Kontakt ausgebildet.
  • Bezugnehmend auf Figur 9 ist dort ein Inverter aus einem N- Kanal-MIS-Transistor QM1 und ein P-Kanal-TFT QT1 dargestellt. Da der TFT QT1, der in Figur 9 dargestellt ist, der gleiche ist wie in Figur 1, wird seine Beschreibung hier weggelassen. Der Siliciumfilm 12 ist jedoch über die Feldoxidschicht 11 verlängert und dann in Kontakt mit einem N- Drainbereich 90 des Transistors QM1. Des weiteren ist der Drainsilicidfilm 16 verlängert, während er eine Schottkybarriere mit dem Siliciumfilm 12 bildet und dann auch in Kontakt mit dem Drainbereich 90 steht. Da dieser Bereich 90 eine hohe Störstoffkonzentration aufweist, bildet der Silicidfilm 16 einen ohmschen Kontakt mit dem Bereich 90. Der Silicidfilm 16 ist weiter verlängert und mit einem weiteren Logiktor (nicht dargestellt) als Ausgangsverdrahtungsschicht des Inverters verbunden. Obwohl der Sourcesilicidfilm 15 des TFT QT1 mit einer Betriebsspannung über eine Aluminiumverdrahtungsschicht 97 versorgt wird, kann er verlängert sein, um die Betriebsspannung zu erhalten.
  • Der Transistor QM1 umfaßt Drain- und Sourcebereiche 90 bzw. 91, die selektiv in dem Substrat 10 ausgebildet sind, und eine polykristalline N-Siliciumgateelektrode 93, die auf einem Gateoxidfilm 92 gebildet ist, der den Bereich des Substrats zwischen den Drain- und Sourcebereichen 90 und 91 abdeckt. Titansilicidfilme 94 und 95 sind auf der Gateelektrode 93 und dem Sourcebereich 91 mit ohmschem Kontakt ausgebildet. Eine Aluminiumverdrahtungsschicht 96 liefert ein Massenpotential an den Sourcebereich 91. Die Bezugszahl 98 bezeichnet eine Borphosphosilikat-Glasschicht.
  • Die Gateelektrode 14 des TFT QT1 und die Gateelektrode 93 des MIS-Transistors QM1 sind gemeinsam zum Empfang eines Eingangssignals, das zu invertieren ist, geschaltet. Auf diese Weise arbeitet der Inverter in der gleichen Weise wie ein gewöhnlicher CMOS-Inverter, der aus P-Kanal- und N-Kanal-MIS-Transistoren besteht.
  • Jeder TFT, der in den Figuren 2 bis 6 dargestellt ist, kann als TFT Q1 verwendet werden. Ein Inverter, der den TFT der Figur 5 verwendet, ist in Figur 10 dargestellt. Insbesondere ist der Drainsilicidfilm 66 des TFT Q2 über die Feldoxidschicht 11 verlängert und dann mit dem Drainbereich 101 des MIS-Transistors QM2 mit ohmschem Kontakt verbunden. Der Silicidfilm 66 wird weiterhin als Ausgangsverdrahtungsschicht dieses Inverters nach außen geleitet. Der Transistor QM2 umfaßt eine polykristalline N-Siliciumgateelektrode 104, die auf einem Gateoxidfilm 105 ausgebildet ist und gemeinsam mit der Gateelektrode 60 des TFT Q2 verbunden ist, um ein Eingangssignal zu empfangen. Obwohl die Massenverdrahtungsschicht 96 direkt mit dem Sourcebereich 102 verbunden ist, kann eine Silicidschicht dazugefügt sein.
  • Auf diese Weise ist ein Komplementarinverter mit einer geringen Leckstromcharakteristik als auch mit einer geringen Besetzungsfläche geschaffen.
  • Wie in Figur 11A dargestellt ist, ist eine SRAM-Zelle aus zwei Invertern gebildet, die jeweils aus P-Kanal und N-Kanal-Transistoren (QT11, QM11) und (QT12, QM12) und zwei Übetragungstortransistoren QM13 und QM14 gebildet sind. Aufgrund dessen kann die Zelle durch den in Figuren 9 oder 10 dargestellten Inverter aufgebaut sein. Der TFT ist jedoch in einem Abstand von dem MIS-Transistor in diesem Inverter ausgebildet, und somit besteht kein Raum für eine Verbesserung der Miniaturisierung der Zellfläche.
  • Aufgrund dessen ist eine SRAM-Zelle mit miniaturisierter Fläche in den Figuren 11B und 11C dargestellt. In dieser Zelle bestehen die P-Kanal-Transistoren QT11 und QT12 aus einem TFT, und N-Kanal-Transistoren QM11 bis QM14 bestehen aus MIS-Transistoren. Des weiteren wird der TFT des Bottomgatetyps, der in Figur 5 dargestellt ist, eingesetzt, so daß die Gates der TFTs QT11 und QT12 gemeinsam als die der MIS-Transistoren QM11 bzw. QM12 verwendet werden.
  • Insbesondere wie in Figur 11C dargestellt ist, umfaßt der Transistor QM12 eine Gateelektrode 126, die auf einem Gateoxidfilm 123 ausgebildet ist, der einen Teil des Substrats 10 zwischen den Source- und Drainbereichen 122 und 121 abdeckt. Die Gateelektrode 126 besteht aus einer polykristallinen N-Siliciumschicht 124 und einer Wolframsiliciumschicht 125, die darauf ausgebildet ist. Die Substratfläche 127 des TFT QT2 ist auf einem Siliciumdioxidfilm 130 als Gateisolierfilm ausgebildet, der auf der Gateelektrode 126 vorgesehen ist. Titansilicidfilme 128 und 129 für die Source und das Drain sind mit Schottkybarrieren mit der Substratfläche 127 ausgebildet. Der Silicidfilm 128 ist verlängert, um als Versorgungsverdrahtungsschicht zu dienen und eine Versorgungsspannung Vcc zu empfangen und als Source des TFT QT11. Der Drainsilicidfilm 129 ist mit einer Gateelektrode 133 des Transistors QM11 verbunden. Die Gateelektrode 133 besteht aus einer polykristallinen Siliciumschicht 131 und einer Wolframsilicidschicht 132, ähnlich wie die Gateelektrode 126, und ist mit dem Drainbereich 121 des Transistors QM12 verbunden. Die Gateelektrode 133 ist des weiteren mit dem Übertragungstortransistor QM14 verbunden (siehe Figur 11B). Die Sourcebereiche 122 und 138 der Transistoren QM12 und QM11 sind mit einer Titansilicidschicht 116 für eine Massenpotentialverdrahtungsschicht verbunden. Da die Strukturen des TFT QT11 und des MIS-Transistors QM11 dieselben sind wie in Figur 11C, wird hier ihre Beschreibung unterlassen.
  • Auf diese Weise zeigt die oben beschriebene SRAM-Zelle eine gewünschte Datenhalteeigenschaft aufgrund eines geringen Leckstroms, und sie besetzt eine sehr kleine Fläche. Dementsprechend wird ein SRAM mit großer Speicherkapazität geschaffen.

Claims (3)

1. Halbleitervorrichtung mit einem Dünnschichttransistor, wobei der Dünnschichttransistor einen Siliziumdünnschichtfilm (12) aufweist, der auf einer Isolierschicht (11) ausgebildet ist, ein Gate (14, 60), das zur Ausbildung eines Kanals in einem Teil des Silizium-Dünnschichtfilms vorgesehen ist, einen ersten Metallsilizidfilm (15, 30, 65), der eine Schottky-Barriere (18, 35, 67) mit dem Silizium-Dünnschichtfilm bildet, einer Source und einem Drain, wobei der Metallsilizidfilm die Source oder das Drain derart bildet, daß die Source oder das Drain die Schottky-Barriere mit dem Silizium-Dünnschichtfilm bildet, dadurch gekennzeichnet, daß der Dünnschicht-Transistor weiterhin aufweist einen Störstoffbereich (20, 40, 70), der in einem weiteren Teil des Silizium-Dünnschichtfilms ausgebildet ist und einen PN- Übergang (22, 41, 71) innerhalb des Siliziumdünnschichtfilms bildet, und einen zweiten Metallsilizidfilm (21, 42, 72), der einen Ohmschen Kontakt (23, 43, 73) mit dem Störstoffbereich aufweist, wobei das Drain oder die Source einschließlich des Störstoffbereiches den PN-Übergang mit dem Siliziumfilm bildet.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sowohl die Schottky-Barriere als auch der PN-Übergang die Isolierschicht erreichen.
3. Vorrichtung nach Anspruch 1 oder 2, gekennzeichnet durch weiterhin ein Halbleitersubstrat (10), das durch die Isolierschicht bedeckt ist, und einen Feldeffekttransistor (QM) mit isoliertem Gate mit Source- und Drainbereichen (90, 91), die selektiv in dem Halbleitersubstrat ausgebildet sind, wobei der erste oder der zweite Metallsilizidfilm verlängert ist, und mit dem Source oder dem Drainbereich des Feldeffekttransistors mit isoliertem Gate in Ohmschen Kontakt verbunden ist.
DE69121629T 1990-04-27 1991-04-26 Dünnfilmtransistor mit Schottky-Sperrschicht Expired - Fee Related DE69121629T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11239590 1990-04-27
JP25774590 1990-09-27

Publications (2)

Publication Number Publication Date
DE69121629D1 DE69121629D1 (de) 1996-10-02
DE69121629T2 true DE69121629T2 (de) 1997-02-13

Family

ID=26451564

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69121629T Expired - Fee Related DE69121629T2 (de) 1990-04-27 1991-04-26 Dünnfilmtransistor mit Schottky-Sperrschicht

Country Status (3)

Country Link
US (1) US5159416A (de)
EP (1) EP0456059B1 (de)
DE (1) DE69121629T2 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940009608B1 (ko) * 1991-11-30 1994-10-15 삼성전자 주식회사 반도체 메모리장치 및 그 제조방법
US5407837A (en) * 1992-08-31 1995-04-18 Texas Instruments Incorporated Method of making a thin film transistor
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5395785A (en) 1993-12-17 1995-03-07 Sgs-Thomson Microelectronics, Inc. SRAM cell fabrication with interlevel dielectric planarization
US5489792A (en) 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
RU2130668C1 (ru) * 1994-09-30 1999-05-20 Акционерное общество закрытого типа "VL" Полевой транзистор типа металл - диэлектрик-полупроводник
JP2751895B2 (ja) * 1995-10-31 1998-05-18 日本電気株式会社 半導体装置の製造方法
US6225218B1 (en) * 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5864160A (en) * 1996-05-24 1999-01-26 Advanced Micro Devices, Inc. Transistor device with reduced hot carrier injection effects
US5767549A (en) * 1996-07-03 1998-06-16 International Business Machines Corporation SOI CMOS structure
US6870232B1 (en) * 1996-07-18 2005-03-22 International Business Machines Corporation Scalable MOS field effect transistor
GB9626344D0 (en) * 1996-12-19 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
US5870330A (en) * 1996-12-27 1999-02-09 Stmicroelectronics, Inc. Method of making and structure of SRAM storage cell with N channel thin film transistor load devices
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
US6140163A (en) * 1997-07-11 2000-10-31 Advanced Micro Devices, Inc. Method and apparatus for upper level substrate isolation integrated with bulk silicon
WO2000070683A1 (fr) * 1999-05-13 2000-11-23 Hitachi, Ltd. Mémoire à semi-conducteurs
JP3608456B2 (ja) * 1999-12-08 2005-01-12 セイコーエプソン株式会社 Ｓｏｉ構造のｍｉｓ電界効果トランジスタの製造方法
FR2805395B1 (fr) * 2000-02-23 2002-05-10 Centre Nat Rech Scient Transistor mos pour circuits a haute densite d'integration
JP3833903B2 (ja) 2000-07-11 2006-10-18 株式会社東芝 半導体装置の製造方法
JP2003023112A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体集積回路装置
US6630714B2 (en) * 2001-12-27 2003-10-07 Kabushiki Kaisha Toshiba Semiconductor device formed in semiconductor layer arranged on substrate with one of insulating film and cavity interposed between the substrate and the semiconductor layer
CN100385677C (zh) * 2002-08-07 2008-04-30 皇家飞利浦电子股份有限公司 绝缘栅晶体管、晶体管电路、晶体管装置及晶体管的操作方法
KR100508548B1 (ko) * 2003-04-16 2005-08-17 한국전자통신연구원 쇼트키 장벽 트랜지스터 및 그 제조방법
US6876040B1 (en) * 2003-12-12 2005-04-05 International Business Machines Corporation Dense SRAM cells with selective SOI
KR100615085B1 (ko) 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US7777275B2 (en) * 2006-05-18 2010-08-17 Macronix International Co., Ltd. Silicon-on-insulator structures
DE102006035073B4 (de) * 2006-07-28 2014-03-20 Austriamicrosystems Ag Halbleiterbauelement mit einem Dünnfilmtransistor und CMOS-Transistoren, Verfahren zur Herstellung eines solchen Bauelements sowie Verwendung eines solchen Bauelements
CN101286530B (zh) * 2008-05-08 2010-06-02 西安电子科技大学 多晶硅薄膜晶体管
FR2965975B1 (fr) * 2010-10-11 2012-12-21 Commissariat Energie Atomique Transistor a effet de champ sur ilot de matériau semi-conducteur auto-assemble

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204171A (en) * 1981-06-10 1982-12-14 Mitsubishi Electric Corp Semiconductor device
EP0073487B1 (de) * 1981-08-31 1988-07-20 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer dreidimensionalen Halbleitervorrichtung
JPS58114453A (ja) * 1981-12-26 1983-07-07 Fujitsu Ltd 液晶表示装置
US4754314A (en) * 1984-01-24 1988-06-28 Texas Instruments Incorporated Split-level CMOS
US4814854A (en) * 1985-05-01 1989-03-21 Texas Instruments Incorporated Integrated circuit device and process with tin-gate transistor
JPS6169164A (ja) * 1985-09-06 1986-04-09 Nec Corp 論理回路装置
JPS62229873A (ja) * 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
JPS6370576A (ja) * 1986-09-12 1988-03-30 Komatsu Ltd 薄膜トランジスタおよびその製造方法
JPS63300566A (ja) * 1987-05-29 1988-12-07 Sharp Corp 薄膜トランジスタの製造方法
JPH01202870A (ja) * 1988-02-08 1989-08-15 Nec Corp 電界効果トランジスタ
JPH0691108B2 (ja) * 1988-03-22 1994-11-14 インタ‐ナシヨナル・ビジネス・マシ‐ンズ・コ‐ポレ‐シヨン 薄膜電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
US5159416A (en) 1992-10-27
DE69121629D1 (de) 1996-10-02
EP0456059B1 (de) 1996-08-28
EP0456059A1 (de) 1991-11-13

Similar Documents

Publication Publication Date Title
DE69121629T2 (de) Dünnfilmtransistor mit Schottky-Sperrschicht
DE69226405T2 (de) Geschichtete CMOS SRAM Zelle mit polysilizium-Lasttransistoren
DE69132305T2 (de) EPROM-Matrix mit virtueller Erdung
DE69329081T2 (de) Verfahren zur Herstellung von Dioden zum Schutz gegen elektrostatische Entladungen
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE3816667C2 (de) Gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit und Verfahren zu dessen Betrieb
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69108631T2 (de) Tunnelinjektions-Halbleiterbauelement und dessen Herstellungsverfahren.
DE102008064686B4 (de) Halbleitervorrichtung
DE69132387T2 (de) Verfahren zum Herstellen einer Feldeffektanordnung mit Kanal aus polykristallinem Silizium
DE69429018T2 (de) Ausgangsschaltung für Ladungsübertragungselement
DE19651247C2 (de) Eingabe/Ausgabeschutzschaltung
DE3530897A1 (de) Integrierte halbleiterschaltung
DE68923629T2 (de) MIS Bauelement mit zusätzlichem Gate.
DE3785249T2 (de) Dünnfilm-Feldeffekttransistor.
DE69119800T2 (de) Halbleiterspeicher
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69011038T2 (de) Integrierte Halbleiterschaltung.
DE69228786T2 (de) Verbindungsleitung und Widerstand für intergrierte Schaltungen
DE69226909T2 (de) Logik-Schaltung mit vertikal gestapelten Heteroübergangsfeldeffekttransistoren
DE69329543T2 (de) Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
DE2044027A1 (de) Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen
DE19609448A1 (de) Halbleiterspeichervorrichtung, die einen Speicherzellenbereich mit sechs Transistoren enthält
EP0166386A2 (de) Integrierte Schaltung in komplementärer Schaltungstechnik

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee