JPS63300566A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は集積回路、アクティブマトリックスディスプ
レイなどに応用される、多結晶シリコン薄膜を半導体活
性層とする薄膜トランジスタに関し、特に、駆動力が大
きく、高速動作可能な薄膜トランジスタの製造方法に関
するものである。

［従来の技術］ 薄膜トランジスタをアクティブマトリックス方式の液晶
ディスプレイ用駆動素子として大画面の情報端末やＴＶ
用に適用する場合、あるいは、集積回路、特に三次元Ｌ
ＳＩへ適用する場合、以下に列挙するような点が要請さ
れる。

（ｉ）　　多結晶トランジスタは単結晶トランジスタと
比較してキャリア移動度が小さいために、素子の駆動能
力が低く、高速動作を確保しにくい。

したがって、ソース、ドレインおよびゲート部分の抵抗
を低くする必要がある。

（１１）　　安価であるという特徴を生かすために、フ
ォトマスク数が少なく、プロセスが簡単である必要があ
る。

（１１１）　　三次元ＬＳＩへの適用の場合は、下層の
素子を破壊、変質させないため、アクティブマトリック
スへの適用の場合は基板ガラスを変形させないためにプ
ロセス温度は低い方が望ましい。

（ｌｖ）　　再現性を確保するために、セルファライン
方式であることが望ましい。

（Ｖ）　　多結晶シリコントランジスタの場合、多結晶
シリコン中のダングリングボンドを終端するため、水素
化を行なう必要があるが、ゲートが厚いと水素が入りに
くい。したがって、ゲートは薄く、かつ水素の透過しや
すい物質で構成する必要がある。

これら要求を満たすため、次に示すような先行技術があ
った。

第３図は１９８６年秋期応用物理学界学術講演会予稿集
２７Ｐ−Ｑ〜９に示されたＰｔＳｉのソースドレイン構
造を有する多結晶シリコントランジスタの断面構造であ
る。

図において１１は基板、１２は多結晶シリコン膜１３は
シリコン酸化膜、１４は電極、１５はゲートキャップ、
１６はＰＳＧの保護膜、１７は配線である。

従来技術によれば、ＰｔＳｉとＳｉのショットキー接合
を用いるため、ソース、ドレイン部へのＰ型不純物注入
工程が不要であり、かつ、低抵抗なため高速動作の妨げ
にならないという利点があった。

［発明が解決しようとする問題点コ 従来のサリサイド（Ｓｅｌｆ　Ａｌｉｇｎ　５ｉｌｌｓ
ｌｄｅ）構造を応用した多結晶シリコン薄膜トランジス
タは以上のように構成されているので、以下に示すよう
な問題点がある。

（ｉ）　　水素化を容易にするため、ゲートとなる多結
晶シリコンを薄くしなければならないが、ゲートが薄い
とサイドウオール構造を採用しにくい。その結果、ソー
ス、ドレイン部のＰｔＳｉとゲート部ＰｔＳｉが短絡す
るような欠陥が生じやすい。

（１１）　　水素化が容易で、かつＳＬとショットキー
接合を形成するようシリサイドを形成する金属としては
、Ｐｔ、Ｐｄなどが考えられるが、これらのスパッタタ
ーゲットは極めて高価である。

なお、プロセスの上からは、未反応の金属を選択エツチ
ング液でエツチング除去し、洗浄するウェット工程が必
要で、資源の有効活用の観点からもコストの面からも得
策ではない。

この発明は以上述べたような問題点を解消するためにな
されたもので、高速動作可能で低コストかつ再現性、歩
留りの優れた薄膜トランジスタの製造方法を得ることを
目的としている。

［問題点を解決するための手段］ この発明に係る薄膜トランジスタの製造方法は、Ｓｉと
シリサイドを形成し、かつＳｉと前記シリサイドとの接
合がショットキー接合となるような金属を、イオン化、
加速して多結晶シリコン膜に注入することによってゲー
ト、ソース、ドレイン部分を形成する。この後に３００
℃〜８００℃程度の比較的低温のアニールを行ない、被
注入金属をシリサイド化することによってゲート、ソー
ス、ドレイン部を形成したものである。

［作用］ この発明に係る薄膜トランジスタの製造方法は、シリサ
イドを形成する金属をイオン注入法を用いて注入してい
るセルファラインプロセスであるため、ソース、ドレイ
ン部と、ゲートとの短絡による歩留り低下が理論的に生
じない。また、選択エツチング洗浄等のウェット工程が
不要で、使用する金属も少量で済む。またシリサイド化
されたソース、ドレイン、ゲート部等は、不純物イオン
注入によって形成した導電層よりも低抵抗で、配線とし
ても使用できる。

［発明の実施例］ 以下、この発明の一実施例をガラス上に形成した低温プ
ロセス薄膜トランジスタを用いて図について説明する。

第１図（ａ）〜（ｆ）はこの発明に係る多結晶シリコン
薄膜トランジスタの製造プロセスを示した図である。

基板１は絶縁物質であるパイレックスガラスである。第
１図（ａ）に示すように有機洗浄および酸洗浄したパイ
レックスガラス基板１上面に、真空蒸着法により多結晶
シリコン薄膜２を蒸着し、バターニングを行なった。多
結晶シリコン薄膜２の形成は、基板温度５００℃、真空
度ｌＸｌ０−’Ｐａ、成膜速度ＩＡ／ｓｅｃの条件で行
ない、形成された膜厚は５００Ａであった。次いで第１
図（ｂ）に示すように常圧ＣＶＤ法により基板温度４２
０℃でゲート絶縁膜となるシリコン酸化ｌ１ｉｌＩ３を
５００人堆積した。酸素雰囲気中５００℃で２時間のア
ニールを行ない、次いで酸素プラズマを基板温度４００
℃で３０分間照射する。このときの酸素プラズマの出力
は１５０ｍＷ／ｃｍ”である。次いで第１図（Ｃ）のご
とく、前述と同一の条件による真空蒸着法により多結晶
シリコン膜４を１００ＯＡ堆積した後、この上に常圧Ｃ
ＶＤ法でシリコン酸化膜５を５０ＯＡ堆積した。これら
をＲＩＥ法を用いて引き続きパターニングしてゲート電
極を形成した。

次いで第１図（ｄ）のごとく１ｏ４６ｐｄ＋を２０ＯＫ
ｅＶで、２Ｘ１０”　ｃｍ−２注入する。前述の常圧Ｃ
ＶＤ法でアニール保護膜兼層間絶縁膜である５ｉＯ２６
を堆積した後、Ｎ２雰囲気中で５００℃で３０分間のア
ニールを行なう。これにより注入されたＰｄはＰｄ２Ｓ
ｉになる。（第１図（ｅ））その後、純水素、ＩＴｏｒ
ｒ、ＲＦパワー２００Ｗにて発生させた水素プラズマ雰
囲気中で基板温度３５０℃で３０分アニールを行なった
。次にソースドレインＳＤ領域のそれぞれのコンタクト
ホール７．８をフォトリソグラフィ法によって開孔し、
Ａ１１Ｓｉ膜を５０００Ａ堆積した後、再びフォトリソ
グラフィ法によってソース、ドレイン配線９．１０を形
成した。（第１図（ｆ））最後に水素雰囲気中で４４０
℃３０分のアニールを行なった。このプロセスの最高温
度は５００℃でありパイレックスガラス基板上に安定に
トランジスタを形成し得るのが特徴である。

第２図に、このトランジスタサンプルへのＩＤ−ＶＱ特
性を示す。

Ｐｄ＋注入の代わりに１１Ｂ＋を２×１０１０１ｓＣ２
，１５ＫｅＶで注入することによってソース、ドレイン
部を形成し、それ以外は全く同一のプロセスで作製した
多結晶シリコントランジスタサンプルＢの動作特性（破
線）と比較すると、ＯＮ電流が増加している。これは、
ソース、ドレイン部の抵抗が低下したためで、駆動力が
向上し、高速動作が可能なことを示している。

このソース、ドレイン部のシート抵抗を測定するとと３
０Ω／口であった。この値はサンプルＢのソース、ドレ
イン部のシート抵抗１．５にΩ／口と比較して著しく小
さく、配線材料としても使用可能である。

なお、本試作においては、トランジスタの母数１０４に
対し、ソース、ドレイン部とゲート部の短絡に起因する
破壊は１件もなく、この発明に係る薄膜トランジスタが
再現性においても極めて優れていることが判明した。

なお、ドーピングする金属の種類は、形成されるシリサ
イドとシリコンの接合が目的とする薄膜トランジスタの
チャンネル極性に対してはオーミック接合、異極性に対
してはショットキー接合となるように選択すればよく、
上記実施例に限定されるものではない。また、注入量と
加速電圧およびアニール条件は、それぞれの金属種と、
シリサイド化後の目標とする抵抗値によって決定される
。

［発明の効果］ 以上のようにこの発明によれば、薄膜トランジスタをＰ
ｄ＋のようなシリコンとシリサイドを形成し、かつシリ
コンと前記シリサイドとの接合がショットキー接合とな
る金属をイオン注入し、その後に３００℃〜８００℃程
度の比較的低温のアニールのを行なうことによって、Ｐ
ｄ＋のような被注入金属をシリサイド化することによっ
てソース、ドレイン部を形成したため、ソース、ドレイ
ン部とゲート部との短絡による歩留り低下がなく、また
選択エツチング洗浄等のウェット工程が不要で、使用す
る金属も少量のためコスト面からも有利であり、ソース
ドレイン部の抵抗が低いため高速動作も可能であるとい
った薄膜トランジスタが得られるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による多結晶シリコン薄膜
トランジスタの作製各プロセスにおける素子゛断面を示
す図、第２図は作製した多結晶シリコン薄膜トランジス
タの特性を示す図であり、第３図はＰｔＳｉのソースド
レイン構造を有する多結晶シリコントランジスタの断面
構造である。 図において１はパイレックスガラス（絶縁基板）２は多
結晶シリコン薄膜（活性層）、３はシリコン酸化膜（ゲ
ート絶縁膜）、４は多結晶シリコン膜（ゲート電極）、
５はシリコン酸化膜（ゲート電極キャップ）、６はシリ
コン酸化膜（層間絶縁膜）、７はコンタクトホール（ソ
ース部）、８はコンタクトホール（ドレイン部）、９は
ソース電極、１０はドレイン電極である。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）多結晶シリコン薄膜を半導体活性層とするＭＩＳ
   型電界効果トランジスタの製造方法において、基板であ
   る絶縁物質を用意し、前記基板上にソース、ドレインと
   なる多結晶シリコン薄膜を形成し、前記シリコン薄膜上
   にシリコン酸化膜を形成し、前記シリコン酸化膜上にゲ
   ートとなる多結晶シリコン膜を形成し、前記ゲートとな
   る多結晶シリコン膜上にシリコン酸化膜を形成し、その
   後、シリコンとシリサイドを形成し、かつ前記シリコン
   と前記シリサイドとの接合がショットキー接合となる金
   属をイオン化、加速して前記ゲート、ソース、ドレイン
   となる多結晶シリコン膜に注入し、前記被注入金属を低
   温アニールによってシリサイド化しゲート、ソース、ド
   レイン部を形成することを特徴とする薄膜トランジスタ
   の製造方法。