JP2854947B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2854947B2 JP2854947B2 JP23589390A JP23589390A JP2854947B2 JP 2854947 B2 JP2854947 B2 JP 2854947B2 JP 23589390 A JP23589390 A JP 23589390A JP 23589390 A JP23589390 A JP 23589390A JP 2854947 B2 JP2854947 B2 JP 2854947B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- main component
- layer
- window
- same main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に関するものであ
り、特に、不純物を含む多結晶シリコンを拡散源として
使用する半導体装置の製造方法に関するものである。
り、特に、不純物を含む多結晶シリコンを拡散源として
使用する半導体装置の製造方法に関するものである。
［従来の技術］ 従来例の一つとして、バイポーラ・トランジスタのエ
ミッタ領域形成方法は、エミッタ拡散領域の窓あけ、不
純物拡散、電極引き出し用の窓あけ、電極形成と２度の
窓あけ工程を有していた。
ミッタ領域形成方法は、エミッタ拡散領域の窓あけ、不
純物拡散、電極引き出し用の窓あけ、電極形成と２度の
窓あけ工程を有していた。
近年、微細化に伴い、窓あけを１度で形成する自己整
合技術が盛んに研究されており、特に不純物を含有する
多結晶シリコン（Doped Poly-Si）を使った技術は、一
般的である。
合技術が盛んに研究されており、特に不純物を含有する
多結晶シリコン（Doped Poly-Si）を使った技術は、一
般的である。
［発明が解決しようとしている課題］ ところが、従来の技術では、更なる微細化を進める上
で、問題が生じてきている。
で、問題が生じてきている。
その問題点のひとつは、窓あけ寸法の微細化に伴い、
多結晶シリコンを被覆させた後の工程において不純物を
導入しようとすると、不純物の導入が、窓あけ寸法依存
性を示すことである。これを第６図を用いて説明する。
多結晶シリコンを被覆させた後の工程において不純物を
導入しようとすると、不純物の導入が、窓あけ寸法依存
性を示すことである。これを第６図を用いて説明する。
第６図の様に、窓あけ寸法の異なる２種類のトランジ
スタがある場合、微細化が進むと、多結晶シリコン23表
面から基板（不図示）までの距離が異なることが生ず
る。そのため、基板側に形成される拡散層（エミッタ領
域11）の幅も変化してしまうため、特性が不均一なもの
になるという問題がある。
スタがある場合、微細化が進むと、多結晶シリコン23表
面から基板（不図示）までの距離が異なることが生ず
る。そのため、基板側に形成される拡散層（エミッタ領
域11）の幅も変化してしまうため、特性が不均一なもの
になるという問題がある。
［課題を解決するための手段及び作用］ 本発明は、前述の課題を解決するため、半導体基体の
主面上に絶縁膜を形成する工程と、該絶縁膜に寸法の異
なる複数の窓を開け、各窓から第１導電型の半導体のみ
からなる面を露呈させる工程と、該半導体基体と同じ主
成分からなる層を該絶縁膜上及び該各窓内に形成する工
程と、該半導体基体と同じ主成分からなる層の表面上に
平坦化剤の層を形成する工程と、該各窓内に該半導体基
体と同じ主成分からなる層の一部を残すように、エッチ
バックにより、該窓周囲の該絶縁膜上の該平坦化剤の層
と該半導体基体と同じ主成分からなる層を除去する除去
工程と、該除去工程の後、該各窓内に残った該半導体基
体と同じ主成分からなる層の一部に不純物を注入する工
程と、熱処理により、該各窓内に残った該半導体基体と
同じ主成分からなる層の一部から、該第１導電型の半導
体のみからなる面に不純物を導入し、該各窓の下方に第
２導電型の半導体からなる拡散層を形成する工程と、を
有することを特徴とする半導体装置の製造方法を提供す
るものである。
主面上に絶縁膜を形成する工程と、該絶縁膜に寸法の異
なる複数の窓を開け、各窓から第１導電型の半導体のみ
からなる面を露呈させる工程と、該半導体基体と同じ主
成分からなる層を該絶縁膜上及び該各窓内に形成する工
程と、該半導体基体と同じ主成分からなる層の表面上に
平坦化剤の層を形成する工程と、該各窓内に該半導体基
体と同じ主成分からなる層の一部を残すように、エッチ
バックにより、該窓周囲の該絶縁膜上の該平坦化剤の層
と該半導体基体と同じ主成分からなる層を除去する除去
工程と、該除去工程の後、該各窓内に残った該半導体基
体と同じ主成分からなる層の一部に不純物を注入する工
程と、熱処理により、該各窓内に残った該半導体基体と
同じ主成分からなる層の一部から、該第１導電型の半導
体のみからなる面に不純物を導入し、該各窓の下方に第
２導電型の半導体からなる拡散層を形成する工程と、を
有することを特徴とする半導体装置の製造方法を提供す
るものである。
また、該拡散層は、バイポーラトランジスタのエミッ
タであることを特徴とする半導体装置の製造方法でもあ
る。
タであることを特徴とする半導体装置の製造方法でもあ
る。
また、該除去工程において、該窓周囲以外の該絶縁膜
上にも、該半導体基板と同じ主成分からなる層の一部を
残し、該不純物を注入する工程において、該窓内の該半
導体基板と同じ主成分からなる層の一部にのみ、該不純
物がドーピングされるように加速電圧を選んでイオン注
入を行うことを特徴とする半導体装置の製造方法でもあ
る。
上にも、該半導体基板と同じ主成分からなる層の一部を
残し、該不純物を注入する工程において、該窓内の該半
導体基板と同じ主成分からなる層の一部にのみ、該不純
物がドーピングされるように加速電圧を選んでイオン注
入を行うことを特徴とする半導体装置の製造方法でもあ
る。
また、該半導体基体の主成分はシリコンであり、該半
導体基体と同じ主成分からなる層は、多結晶シリコンで
あることを特徴とする半導体装置の製造方法でもある。
導体基体と同じ主成分からなる層は、多結晶シリコンで
あることを特徴とする半導体装置の製造方法でもある。
また平坦化剤を塗布することで、前記平坦化剤層を形
成することを特徴とする半導体装置の製造方法により、 また前記平坦化剤として、SiO2を用いることを特徴と
する半導体装置の製造方法により、前記課題を解決しよ
うとするものである。
成することを特徴とする半導体装置の製造方法により、 また前記平坦化剤として、SiO2を用いることを特徴と
する半導体装置の製造方法により、前記課題を解決しよ
うとするものである。
本発明によれば、多結晶シリコン層形成後に、例え
ば、平坦化剤を塗布すること等により、平坦化剤層を形
成し、多結晶シリコン層と平坦化剤層を同時に全面的に
エッチング等により除去することにより、多結晶シリコ
ン表面から基板までの距離を均一にすることができる。
ば、平坦化剤を塗布すること等により、平坦化剤層を形
成し、多結晶シリコン層と平坦化剤層を同時に全面的に
エッチング等により除去することにより、多結晶シリコ
ン表面から基板までの距離を均一にすることができる。
また本発明では、不純物を導入する前にエッチングを
行うため、エッチングを均一に行なうことができ、縦方
向に対して均一の膜質が得られる。
行うため、エッチングを均一に行なうことができ、縦方
向に対して均一の膜質が得られる。
また、平坦にした後に不純物を導入するため、水平方
向には均一な粒径の多結晶シリコンと不純物濃度を得る
ことができる。
向には均一な粒径の多結晶シリコンと不純物濃度を得る
ことができる。
また、平坦化剤として無機質系（SiO2）を使えば、Si
O2/poly/Siの選択比が1:1になる条件であるため、制御
も容易となる。
O2/poly/Siの選択比が1:1になる条件であるため、制御
も容易となる。
［実施例］ （実施例１） 第１図（ａ）〜（ｅ）は、本発明を利用したバイポー
ラ・トランジスタの製造工程を示す断面図であり、また
第１図（ｅ）は本実施例で製造されるバイポーラトラン
ジスタの全体の構成を示す図でもある。
ラ・トランジスタの製造工程を示す断面図であり、また
第１図（ｅ）は本実施例で製造されるバイポーラトラン
ジスタの全体の構成を示す図でもある。
まず第１図（ｅ）を参照して、本実施例で製造しよう
としているバイポーラトランジスタの構成について説明
する。同図において、１は、Ｐ型のシリコン基板、２
は、コレクタ抵抗低減のために設けられたＮ型の埋め込
み領域、３はＮ型のエピタキシャル領域、４は、Ｐ型の
素子分離領域、５は、コレクタ領域、６はベース領域、
７は層間絶縁膜、８は、Ｐ型のDOPOS領域、9,10はＮ型
のDOPOS領域、11は、エミッタ領域、12,13,14は配線金
属である。
としているバイポーラトランジスタの構成について説明
する。同図において、１は、Ｐ型のシリコン基板、２
は、コレクタ抵抗低減のために設けられたＮ型の埋め込
み領域、３はＮ型のエピタキシャル領域、４は、Ｐ型の
素子分離領域、５は、コレクタ領域、６はベース領域、
７は層間絶縁膜、８は、Ｐ型のDOPOS領域、9,10はＮ型
のDOPOS領域、11は、エミッタ領域、12,13,14は配線金
属である。
以下、第１図（ａ）〜（ｅ）の順に上述のトランジス
タの本発明による製造方法について説明する。
タの本発明による製造方法について説明する。
まず、〈111〉のＰ型シリコン基板１を熱酸化し、所
望の領域の窓あけを行う。続いて、As+をイオン注入
し、熱処理を施すことにより、埋め込み領域２を形成す
る。
望の領域の窓あけを行う。続いて、As+をイオン注入
し、熱処理を施すことにより、埋め込み領域２を形成す
る。
次に熱酸化膜（不図示）を全面剥離し、エピタキシャ
ル成長を行う。成長条件は、常圧で基板温度を1050〜11
00℃とし、原料ガスとしてSiH2Cl2の熱分解により行
い、膜厚１〜２μｍ程度のエピタキシャル層３を形成す
る（第１図（ａ））。
ル成長を行う。成長条件は、常圧で基板温度を1050〜11
00℃とし、原料ガスとしてSiH2Cl2の熱分解により行
い、膜厚１〜２μｍ程度のエピタキシャル層３を形成す
る（第１図（ａ））。
次に再び、これを100〜1500Å程度熱酸化し、レジス
ト（不図示）により、所望の位置の窓あけを行い、B+を
イオン注入する。レジストを剥離した後、再びレジスト
により、コレクタ領域５の窓あけを行い、Ph+をイオン
注入する。レジストを剥離した後、熱処理を施すことに
より、素子分離領域４及びコレクタ領域５が形成され
る。
ト（不図示）により、所望の位置の窓あけを行い、B+を
イオン注入する。レジストを剥離した後、再びレジスト
により、コレクタ領域５の窓あけを行い、Ph+をイオン
注入する。レジストを剥離した後、熱処理を施すことに
より、素子分離領域４及びコレクタ領域５が形成され
る。
次に、再びレジストによりベース領域６の窓あけを行
い、B+をイオン注入し、熱処理を施すことにより、ベー
ス領域６が形成される（第１図（ｂ））。
い、B+をイオン注入し、熱処理を施すことにより、ベー
ス領域６が形成される（第１図（ｂ））。
次に本実施例におけるポイントとなるDOPOS領域の形
成方法について説明する。
成方法について説明する。
まず、層間絶縁膜７をCVDにより5000〜10000Å形成す
る。この膜は、SiO2でも、不純物が添加されたPSG膜で
もよい。続いて、これを熱処理（800〜1100℃）し、膜
質を向上させ、その後、所望の位置の窓あけを行う。
る。この膜は、SiO2でも、不純物が添加されたPSG膜で
もよい。続いて、これを熱処理（800〜1100℃）し、膜
質を向上させ、その後、所望の位置の窓あけを行う。
微細化に伴い、窓あけ寸法は小さくなってきている
が、本発明においては、開口角が90℃以上あれば、被覆
性等において問題はない。逆に、段差を小さくするため
には、窓あけ寸法を極力小さくした方が平坦化剤の膜厚
を薄くできることになる。
が、本発明においては、開口角が90℃以上あれば、被覆
性等において問題はない。逆に、段差を小さくするため
には、窓あけ寸法を極力小さくした方が平坦化剤の膜厚
を薄くできることになる。
次に、多結晶シリコンをLP-CVDで形成する。これはSi
H4を500〜650℃、0.1〜10Torr程度で熱分解すれば、被
覆性の良い多結晶シリコン膜23が形成される。膜厚とし
ては、500〜10000Å程度とする。微細化が進み0.1μｍ
角の開孔を埋め込む場合等は、500Åで十分である。
H4を500〜650℃、0.1〜10Torr程度で熱分解すれば、被
覆性の良い多結晶シリコン膜23が形成される。膜厚とし
ては、500〜10000Å程度とする。微細化が進み0.1μｍ
角の開孔を埋め込む場合等は、500Åで十分である。
続いて、平坦化剤26を塗布する。材料としては、１〜
5cpのレジスト、又は、無機質系のSOGを使用し、2000Å
程度塗布する（第１図（ｃ））。
5cpのレジスト、又は、無機質系のSOGを使用し、2000Å
程度塗布する（第１図（ｃ））。
続いてこれを、選択性のない全面エッチング（エッチ
バック）を施すことにより、平坦化剤26と多結晶シリコ
ン23を除去する（第１図（ｄ））。
バック）を施すことにより、平坦化剤26と多結晶シリコ
ン23を除去する（第１図（ｄ））。
続いて、平坦化されたＮ型DOPOSの領域9,10には、As+
又はPh+を、同じく平坦化されたＰ型DOPOSの領域８には
B+をイオン注入し、これを熱処理（800〜1100℃）する
ことにより、第１図（ｅ）に示すようなエミッタ領域11
が形成される。
又はPh+を、同じく平坦化されたＰ型DOPOSの領域８には
B+をイオン注入し、これを熱処理（800〜1100℃）する
ことにより、第１図（ｅ）に示すようなエミッタ領域11
が形成される。
最後に配線金属12〜14を形成して、第１図（ｅ）に示
すようなバイポーラトランジスタが完成する。
すようなバイポーラトランジスタが完成する。
本発明では、不純物を導入しない状態でエッチングを
行うため、膜質は縦方向に対して均一であり、また平坦
化剤として無機質系（SiO2）を使えば、SiO2/poly-Siの
選択比が1:1になる条件であるため、制御も容易とな
る。
行うため、膜質は縦方向に対して均一であり、また平坦
化剤として無機質系（SiO2）を使えば、SiO2/poly-Siの
選択比が1:1になる条件であるため、制御も容易とな
る。
又、不純物導入においては、周辺が酸化膜で分離され
ているために、アライメントマージンも大きくできる。
ているために、アライメントマージンも大きくできる。
第５図に、本発明を用いて形成したバイポーラ・トラ
ンジスタと、従来型のバイポーラトランジスタのエミッ
タサイズに対するhFEを示す。
ンジスタと、従来型のバイポーラトランジスタのエミッ
タサイズに対するhFEを示す。
同図に示されるように、本発明を使用することによ
り、エミッタサイズ依存性は小さくなっている。また更
に、同サイズのバイポーラトランジスタについても、h
FEバラツキが小さくなっていることが予想される。
り、エミッタサイズ依存性は小さくなっている。また更
に、同サイズのバイポーラトランジスタについても、h
FEバラツキが小さくなっていることが予想される。
（実施例２） バイポーラ・トランジスタのエミッタの微細化に伴
い、本発明を利用することにより、エミッタ部とフィー
ルド上とに膜厚の異なる多結晶シリコンを形成すること
が可能となる。
い、本発明を利用することにより、エミッタ部とフィー
ルド上とに膜厚の異なる多結晶シリコンを形成すること
が可能となる。
以下、第２図（ａ）〜（ｄ）を用いて説明する。
前述した実施例と同様に、シリコン基板１、絶縁膜
７、多結晶シリコン23の上に平坦化剤26を塗布後、第２
図（ａ）に示すような構成のものが得られる。
７、多結晶シリコン23の上に平坦化剤26を塗布後、第２
図（ａ）に示すような構成のものが得られる。
これを全面的にエッチングすることにより、第２図
（ｂ）に示すような構成のものが得られる。
（ｂ）に示すような構成のものが得られる。
次にエミッタ拡散源として、As+またはPh+をイオン注
入する。加速電圧を選ぶことにより、フィールド上の多
結晶シリコン23には、ドーピングされず、エミッタ11の
DOPOS部のみに選択的にドーピングされる（第２図
（ｃ））。
入する。加速電圧を選ぶことにより、フィールド上の多
結晶シリコン23には、ドーピングされず、エミッタ11の
DOPOS部のみに選択的にドーピングされる（第２図
（ｃ））。
続いて、高抵抗層66として多結晶シリコン23を使用し
たい部分のみ、レジストパターニング（55）し、エッチ
ングを施す（第２図（ｄ））。
たい部分のみ、レジストパターニング（55）し、エッチ
ングを施す（第２図（ｄ））。
上記方法により、１層多結晶シリコンにより、高抵抗
多結晶シリコン66と、低抵抗DOPOS67を得ることが可能
となる。
多結晶シリコン66と、低抵抗DOPOS67を得ることが可能
となる。
（実施例３） 第３図は、本発明の製造方法を窓開け寸法の異なる２
種類のトランジスタを同時に形成する場合に用いた実施
例を示す断面図ある。
種類のトランジスタを同時に形成する場合に用いた実施
例を示す断面図ある。
上述した実施例と同様に、ベース領域６、絶縁膜７、
多結晶シリコン層23を形成後、平坦化剤26を塗布する
（第３図（ａ）。
多結晶シリコン層23を形成後、平坦化剤26を塗布する
（第３図（ａ）。
次に平坦化剤26と多結晶シリコン層23とを選択性の無
い全面エッチングにより除去する（エッチバック）こと
により、平坦な表面を得ることができる。その後不純物
導入工程により、均一なエミッタ領域11を得ることがで
きる（第３図（ｂ））。
い全面エッチングにより除去する（エッチバック）こと
により、平坦な表面を得ることができる。その後不純物
導入工程により、均一なエミッタ領域11を得ることがで
きる（第３図（ｂ））。
以下、図と説明は省略するが、前述した実施例と同様
の工程でトランジスタとして形成する。
の工程でトランジスタとして形成する。
（実施例４） 本発明は、多結晶シリコン中のポテンシャルバリアを
利用したバイポーラトランジスタでは、更に大きな効果
を期待できる。
利用したバイポーラトランジスタでは、更に大きな効果
を期待できる。
このようなトランジスタの場合、多結晶シリコンの粒
径、不純物濃度が厚さ方向に分布を持つため、均一なエ
ッチングを行い難いという問題があった。又、その配線
抵抗も大きいため、全体を極力小さくしなければならな
かった。
径、不純物濃度が厚さ方向に分布を持つため、均一なエ
ッチングを行い難いという問題があった。又、その配線
抵抗も大きいため、全体を極力小さくしなければならな
かった。
本発明では、エッチングをした後に不純物を導入する
ため、エッチングを均一に行うことが可能であり、且
つ、多結晶シリコンが残るのは、窓開けされた溝の中だ
けであるため、前述の問題点を解決できる。
ため、エッチングを均一に行うことが可能であり、且
つ、多結晶シリコンが残るのは、窓開けされた溝の中だ
けであるため、前述の問題点を解決できる。
以下第４図を用いて、このようなトランジスタの実施
例について説明する。
例について説明する。
第４−１図は従来の製造方法によるトランジスタの部
分断面図であり、６はベース領域、７は層間絶縁膜、53
は低濃度不純物を有するDOPOS領域、54は高濃度不純物
を有するDOPOS領域、55はレジストである。図に示すと
おり、従来のDOPOSでは、不純物導入をした後にエッチ
ングを施すため、多結晶シリコンの粒径、不純物濃度に
より、断面形状が乱れたものになる。
分断面図であり、６はベース領域、７は層間絶縁膜、53
は低濃度不純物を有するDOPOS領域、54は高濃度不純物
を有するDOPOS領域、55はレジストである。図に示すと
おり、従来のDOPOSでは、不純物導入をした後にエッチ
ングを施すため、多結晶シリコンの粒径、不純物濃度に
より、断面形状が乱れたものになる。
しかしながら、第４−２図に示すように、本発明の製
造方法を利用する限り、断面は存在しないため、前述の
問題はない。
造方法を利用する限り、断面は存在しないため、前述の
問題はない。
又、平坦にした後に不純物を導入するため、水平方向
には均一な粒径の多結晶シリコンと不純物濃度を得るこ
とができる。
には均一な粒径の多結晶シリコンと不純物濃度を得るこ
とができる。
［発明の効果］ 以上説明したように、本発明の製造方法によれば、微
細バイポーラ・トランジスタにおいて、エミッタ領域の
拡散層が均一となり、均一で安定した特性のトランジス
タを得ることができるという効果がある。
細バイポーラ・トランジスタにおいて、エミッタ領域の
拡散層が均一となり、均一で安定した特性のトランジス
タを得ることができるという効果がある。
また、本発明は、平坦化の点でも優れているため、微
細化に対して有効な手段となり得るものである。
細化に対して有効な手段となり得るものである。
また本発明は、従来の製造装置で形成することがで
き、量産性等においても優れている。
き、量産性等においても優れている。
第１図は、本発明を用いた実施例１のバイポーラ・トラ
ンジスタの製造方法を示す工程断面図、 第２図は、本発明の実施例２の半導体装置の製造方法を
示す工程断面図であり、高抵抗多結晶シリコンと低抵抗
DOPOSの形成方法。 第３図は、本発明の実施例３の半導体装置の製造方法を
示す工程断面図。 第４図は、本発明の実施例４の、DOPOSにポテンシャル
・バリア機能をもたせたバイポーラトランジスタの製造
工程の一部を示す図と、従来のDOPOSにポテンシャル・
バリア機能をもたせたバイポーラトランジスタの問題点
を説明するための図。 第５図は、微細化したときの従来DOPOSと本発明のDOPOS
のhFE変化を示す図。 第６図は、従来の製造方法によるバイポーラトランジス
タの課題点を説明するための断面図。 1.シリコン基板、2.埋め込み領域 3.エピタキシャル領域 4.素子分離領域、5.コレクタ領域 6.ベース領域、7.層間絶縁膜 8.ベースDOPOS領域 9.エミッタDOPOS領域 10.コレクタDOPOS領域 11.エミッタ領域 12〜14.金属配線 15.熱酸化膜 23.多結晶シリコン（DOPOS） 26.平坦化剤 53.低濃度不純物を有するDOPOS 54.高濃度不純物を有するDOPOS 55.レジスト 65.I/I（As+ or Ph+） 66.高抵抗多結晶シリコン 67.低抵抗DOPOS
ンジスタの製造方法を示す工程断面図、 第２図は、本発明の実施例２の半導体装置の製造方法を
示す工程断面図であり、高抵抗多結晶シリコンと低抵抗
DOPOSの形成方法。 第３図は、本発明の実施例３の半導体装置の製造方法を
示す工程断面図。 第４図は、本発明の実施例４の、DOPOSにポテンシャル
・バリア機能をもたせたバイポーラトランジスタの製造
工程の一部を示す図と、従来のDOPOSにポテンシャル・
バリア機能をもたせたバイポーラトランジスタの問題点
を説明するための図。 第５図は、微細化したときの従来DOPOSと本発明のDOPOS
のhFE変化を示す図。 第６図は、従来の製造方法によるバイポーラトランジス
タの課題点を説明するための断面図。 1.シリコン基板、2.埋め込み領域 3.エピタキシャル領域 4.素子分離領域、5.コレクタ領域 6.ベース領域、7.層間絶縁膜 8.ベースDOPOS領域 9.エミッタDOPOS領域 10.コレクタDOPOS領域 11.エミッタ領域 12〜14.金属配線 15.熱酸化膜 23.多結晶シリコン（DOPOS） 26.平坦化剤 53.低濃度不純物を有するDOPOS 54.高濃度不純物を有するDOPOS 55.レジスト 65.I/I（As+ or Ph+） 66.高抵抗多結晶シリコン 67.低抵抗DOPOS
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445
Claims (6)
- 【請求項１】半導体基体の主面上に絶縁膜を形成する工
程と、 該絶縁膜に寸法の異なる複数の窓を開け、各窓から第１
導電型の半導体のみからなる面を露呈させる工程と、 該半導体基体と同じ主成分からなる層を該絶縁膜上及び
該各窓内に形成する工程と、 該半導体基体と同じ主成分からなる層の表面上に平坦化
剤の層を形成する工程と、 該各窓内に該半導体基体と同じ主成分からなる層の一部
を残すように、エッチバックにより、該窓周囲の該絶縁
膜上の該平坦化剤の層と該半導体基体と同じ主成分から
なる層を除去する除去工程と、 該除去工程の後、該各窓内に残った該半導体基体と同じ
主成分からなる層の一部に不純物を注入する工程と、 熱処理により、該各窓内に残った該半導体基体と同じ主
成分からなる層の一部から、該第１導電型の半導体のみ
からなる面に不純物を導入し、該各窓の下方に第２導電
型の半導体からなる拡散層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記平坦化剤を塗布することで、前記平坦
化剤の層を形成することを特徴とする請求項１に記載の
半導体装置の製造方法。 - 【請求項３】前記平坦化剤として、SiO2を用いることを
特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項４】該拡散層は、バイポーラトランジスタのエ
ミッタであることを特徴とする請求項１に記載の半導体
装置の製造方法。 - 【請求項５】該除去工程において、該窓周囲以外の該絶
縁膜上にも、該半導体基体と同じ主成分からなる層の一
部を残し、該不純物を注入する工程において、該窓内の
該半導体基体と同じ主成分からなる層の一部にのみ、該
不純物がドーピングされるように加速電圧を選んでイオ
ン注入を行うことを特徴とする請求項１に記載の半導体
装置の製造方法。 - 【請求項６】該半導体基体の主成分は、シリコンであ
り、該半導体基体と同じ主成分からなる層は、多結晶シ
リコンであることを特徴とする請求項１に記載の半導体
装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23589390A JP2854947B2 (ja) | 1990-09-07 | 1990-09-07 | 半導体装置の製造方法 |
| US07/755,452 US5242858A (en) | 1990-09-07 | 1991-09-05 | Process for preparing semiconductor device by use of a flattening agent and diffusion |
| EP19910115132 EP0480178A3 (en) | 1990-09-07 | 1991-09-06 | Process for preparing semiconductor device |
| CA002050781A CA2050781C (en) | 1990-09-07 | 1991-09-06 | Process for preparing semiconductor device |
| US08/067,788 US5476799A (en) | 1990-09-07 | 1993-05-27 | Process for preparing semiconductor device using a tunnel oxidized layer |
| US08/390,548 US5597741A (en) | 1990-09-07 | 1995-02-17 | Process for forming a recrystallized layer and diffusing impurities |
| US08/457,149 US5739590A (en) | 1990-09-07 | 1995-06-01 | Semiconductor device having improved surface evenness |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23589390A JP2854947B2 (ja) | 1990-09-07 | 1990-09-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04116924A JPH04116924A (ja) | 1992-04-17 |
| JP2854947B2 true JP2854947B2 (ja) | 1999-02-10 |
Family
ID=16992806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23589390A Expired - Fee Related JP2854947B2 (ja) | 1990-09-07 | 1990-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854947B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3527148B2 (ja) | 1999-09-24 | 2004-05-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2015103551A (ja) * | 2013-11-21 | 2015-06-04 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
1990
- 1990-09-07 JP JP23589390A patent/JP2854947B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04116924A (ja) | 1992-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4503601A (en) | Oxide trench structure for polysilicon gates and interconnects | |
| JPH04225529A (ja) | 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法 | |
| US4663825A (en) | Method of manufacturing semiconductor device | |
| JPS6249750B2 (ja) | ||
| US4939154A (en) | Method of fabricating an insulated gate semiconductor device having a self-aligned gate | |
| KR950010287B1 (ko) | 베이스 재결합 전류가 낮은 바이폴라 트랜지스터를 갖는 바이폴라 상보형 금속 산화물 반도체 제조 방법 | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| US5409843A (en) | Method of producing a semiconductor device by forming contacts after flowing a glass layer | |
| JPS6243547B2 (ja) | ||
| JPH0557741B2 (ja) | ||
| JPS6318346B2 (ja) | ||
| JP2854947B2 (ja) | 半導体装置の製造方法 | |
| JPH04260335A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05283687A (ja) | 半導体素子の製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JP3165715B2 (ja) | 半導体装置の製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JP3384158B2 (ja) | 半導体装置の製造方法 | |
| JPH065696B2 (ja) | 半導体装置の製造方法 | |
| JP2001308322A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0239091B2 (ja) | ||
| JP3043791B2 (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |